Статті в журналах з теми "Translation Lookaside Buffers"
Оформте джерело за APA, MLA, Chicago, Harvard та іншими стилями
Ознайомтеся з топ-25 статей у журналах для дослідження на тему "Translation Lookaside Buffers".
Біля кожної праці в переліку літератури доступна кнопка «Додати до бібліографії». Скористайтеся нею – і ми автоматично оформимо бібліографічне посилання на обрану працю в потрібному вам стилі цитування: APA, MLA, «Гарвард», «Чикаго», «Ванкувер» тощо.
Також ви можете завантажити повний текст наукової публікації у форматі «.pdf» та прочитати онлайн анотацію до роботи, якщо відповідні параметри наявні в метаданих.
Переглядайте статті в журналах для різних дисциплін та оформлюйте правильно вашу бібліографію.
SAGAHYROON, ASSIM, and AHMED H. MOHAMED. "RESIZABLE TRANSLATION STORAGE BUFFERS." Journal of Circuits, Systems and Computers 15, no. 02 (April 2006): 169–81. http://dx.doi.org/10.1142/s0218126606003027.
Повний текст джерелаLi, Yang, Rami Melhem, and Alex K. Jones. "Leveraging Sharing in Second Level Translation-Lookaside Buffers for Chip Multiprocessors." IEEE Computer Architecture Letters 11, no. 2 (July 2012): 49–52. http://dx.doi.org/10.1109/l-ca.2011.35.
Повний текст джерелаHaigh, Jonathan R., and Lawrence T. Clark. "High performance set associative translation lookaside buffers for low power microprocessors." Integration 41, no. 4 (July 2008): 509–23. http://dx.doi.org/10.1016/j.vlsi.2007.11.003.
Повний текст джерелаChang, Xiaotao, Hubertus Franke, Yi Ge, Tao Liu, Kun Wang, Jimi Xenidis, Fei Chen, and Yu Zhang. "Improving virtualization in the presence of software managed translation lookaside buffers." ACM SIGARCH Computer Architecture News 41, no. 3 (June 26, 2013): 120–29. http://dx.doi.org/10.1145/2508148.2485933.
Повний текст джерелаJaleel, A., and B. Jacob. "In-line interrupt handling and lock-up free translation lookaside buffers (TLBs)." IEEE Transactions on Computers 55, no. 5 (May 2006): 559–74. http://dx.doi.org/10.1109/tc.2006.77.
Повний текст джерелаKlimiankou, Y. I. "Translation lookaside buffer management." «System analysis and applied information science», no. 4 (December 30, 2019): 20–24. http://dx.doi.org/10.21122/2309-4923-2019-4-20-24.
Повний текст джерелаTeller, P. J. "Translation-lookaside buffer consistency." Computer 23, no. 6 (June 1990): 26–36. http://dx.doi.org/10.1109/2.55498.
Повний текст джерелаTamura, L. R., T. S. Yang, D. E. Wingard, M. A. Horowitz, and B. A. Wolley. "A 4-ns BiCMOS translation-lookaside buffer." IEEE Journal of Solid-State Circuits 25, no. 5 (1990): 1093–101. http://dx.doi.org/10.1109/4.62129.
Повний текст джерелаLee, Jung-Hoon, Seh-Woong Jeong, Shin-Dug Kim, and Charles Weems. "A banked-promotion translation lookaside buffer system." Journal of Systems Architecture 47, no. 14-15 (August 2002): 1065–78. http://dx.doi.org/10.1016/s1383-7621(02)00057-7.
Повний текст джерелаBlack, D. L., R. F. Rashid, D. B. Golub, and C. R. Hill. "Translation lookaside buffer consistency: a software approach." ACM SIGARCH Computer Architecture News 17, no. 2 (April 1989): 113–22. http://dx.doi.org/10.1145/68182.68193.
Повний текст джерелаCruz, Eduardo H. M., Matthias Diener, and Philippe O. A. Navaux. "Communication-aware thread mapping using the translation lookaside buffer." Concurrency and Computation: Practice and Experience 27, no. 17 (April 29, 2015): 4970–92. http://dx.doi.org/10.1002/cpe.3487.
Повний текст джерелаStenin, Vladimir, Artem Antonyuk, Yuri Katunin, and Pavel Stepanov. "Translation Lookaside buffer on the 65-NM STG dice hardened elements." Telfor Journal 10, no. 1 (2018): 50–55. http://dx.doi.org/10.5937/telfor1801050s.
Повний текст джерелаFarrens, Matthew, Arvin Park, Rob Fanfelle, Pius Ng, and Gary Tyson. "A partitioned translation lookaside buffer approach to reducing address bandwith (abstract)." ACM SIGARCH Computer Architecture News 20, no. 2 (May 1992): 435. http://dx.doi.org/10.1145/146628.140546.
Повний текст джерелаRosenburg, B. "Low-synchronization translation lookaside buffer consistency in large-scale shared-memory multiprocessors." ACM SIGOPS Operating Systems Review 23, no. 5 (November 1989): 137–46. http://dx.doi.org/10.1145/74851.74864.
Повний текст джерелаREZA, SAJJID, and GREGORY T. BYRD. "REDUCING MIGRATION-INDUCED MISSES IN AN OVER-SUBSCRIBED MULTIPROCESSOR SYSTEM." Parallel Processing Letters 23, no. 01 (March 2013): 1350006. http://dx.doi.org/10.1142/s0129626413500060.
Повний текст джерелаEswer, Varuna, and Sanket S. Naik Dessai. "Processor performance metrics analysis and implementation for MIPS using an open source OS." International Journal of Reconfigurable and Embedded Systems (IJRES) 10, no. 2 (July 1, 2021): 137. http://dx.doi.org/10.11591/ijres.v10.i2.pp137-148.
Повний текст джерелаWang, Baokang. "Design and Implementation of Cache Memory with Dual Unit Tile/Line Accessibility." Mathematical Problems in Engineering 2019 (April 1, 2019): 1–12. http://dx.doi.org/10.1155/2019/9601961.
Повний текст джерелаDi, Bang, Daokun Hu, Zhen Xie, Jianhua Sun, Hao Chen, Jinkui Ren, and Dong Li. "TLB-pilot: Mitigating TLB Contention Attack on GPUs with Microarchitecture-Aware Scheduling." ACM Transactions on Architecture and Code Optimization 19, no. 1 (March 31, 2022): 1–23. http://dx.doi.org/10.1145/3491218.
Повний текст джерелаNaik Dessai, Sanket Suresh, and Varuna Eswer. "Embedded Software Testing to Determine BCM5354 Processor Performance." International Journal of Software Engineering and Technologies (IJSET) 1, no. 3 (December 1, 2016): 121. http://dx.doi.org/10.11591/ijset.v1i3.4577.
Повний текст джерелаEswer, Varuna, and Sanket Suresh Naik Dessai. "Embedded Software Engineering Approach to Implement BCM5354 Processor Performance." International Journal of Software Engineering and Technologies (IJSET) 1, no. 1 (April 1, 2016): 41. http://dx.doi.org/10.11591/ijset.v1i1.4568.
Повний текст джерелаZhou, Yufeng, Alan L. Cox, Sandhya Dwarkadas, and Xiaowan Dong. "The Impact of Page Size and Microarchitecture on Instruction Address Translation Overhead." ACM Transactions on Architecture and Code Optimization, May 27, 2023. http://dx.doi.org/10.1145/3600089.
Повний текст джерелаYan, Jing, Yujuan Tan, Zhulin Ma, Jingcheng Liu, Xianzhang Chen, and Chengliang Wang. "LPE: Locality-based Dead Prediction in Exclusive TLB for Large Coverage." Journal of Circuits, Systems and Computers, June 28, 2021, 2150292. http://dx.doi.org/10.1142/s0218126621502923.
Повний текст джерелаStolz, Florian, Jan Philipp Thoma, Pascal Sasdrich, and Tim Güneysu. "Risky Translations: Securing TLBs against Timing Side Channels." IACR Transactions on Cryptographic Hardware and Embedded Systems, November 29, 2022, 1–31. http://dx.doi.org/10.46586/tches.v2023.i1.1-31.
Повний текст джерелаKumar, Krishan, and Renu. "A Multithreading Based Enhanced Process Scheduling Technique for Heterogeneous Distributed Environment." International Journal of Scientific Research in Computer Science, Engineering and Information Technology, October 10, 2021, 125–29. http://dx.doi.org/10.32628/cseit217543.
Повний текст джерелаUlfat Altaf and Deepinder Kaur. "Enhancement of Resource Scheduling on Gui Based Operating System." International Journal of Scientific Research in Computer Science, Engineering and Information Technology, January 1, 2022, 28–31. http://dx.doi.org/10.32628/cseit2176111.
Повний текст джерела