Готові списки джерел за темами / Ordinateurs – Mémoires – Informatique / Дисертації
Щоб переглянути інші типи публікацій з цієї теми, перейдіть за посиланням: Ordinateurs – Mémoires – Informatique.

Дисертації з теми "Ordinateurs – Mémoires – Informatique"

Автор: Grafiati
Опубліковано: 27 січня 2024

Оформте джерело за APA, MLA, Chicago, Harvard та іншими стилями

Оберіть тип джерела:

Ознайомтеся з топ-50 дисертацій для дослідження на тему "Ordinateurs – Mémoires – Informatique".

Біля кожної праці в переліку літератури доступна кнопка «Додати до бібліографії». Скористайтеся нею – і ми автоматично оформимо бібліографічне посилання на обрану працю в потрібному вам стилі цитування: APA, MLA, «Гарвард», «Чикаго», «Ванкувер» тощо.

Також ви можете завантажити повний текст наукової публікації у форматі «.pdf» та прочитати онлайн анотацію до роботи, якщо відповідні параметри наявні в метаданих.

Переглядайте дисертації для різних дисциплін та оформлюйте правильно вашу бібліографію.

1

Lalam, Mustapha. "Mémoire multiport série pour processeurs vectoriels." Toulouse 3, 1990. http://www.theses.fr/1990TOU30165.

Повний текст джерела
Анотація:
Cette these presente un procede d'organisation memoire a base de composants memoire multiports series. Ce procede d'echange d'informations permet d'envisager la realisation d'une memoire de donnees pour processeurs vectoriels. La bande passante memoire obtenue peut etre augmentee de facon modulaire, sans contrepartie liee par exemple a des contraintes pratiques de realisation. L'echange d'informations sur des liens series garantit un flot ininterrompu de donnees et permet l'obtention d'un rendement de pipeline maximum. Le premier chapitre presente le boitier memoire multiport serie et l'organi
Стилі APA, Harvard, Vancouver, ISO та ін.
2

Thiria, Sylvie. "L'Apprentissage supervisé dans les modèles connexionnistes." Paris 5, 1989. http://www.theses.fr/1989PA05S004.

Повний текст джерела
Анотація:
La thèse est consacrée à l'apprentissage dans les modèles connexionnistes. Elle expose en détail les problèmes théoriques soulèves par une classe particulière de réseaux d'automates: les réseaux multi-couches linéaires ou quasi linéaires dans l'apprentissage supervise. Des notions comme celles de mémorisation et de généralisation y sont discutées de façon théorique et illustrées d'exemples. Les paramètres relatifs a la construction d'un réseau tel que le nombre d'automates et de couches, le mode d'itération, y sont testes pour mettre en lumière leur influence sur les performances attendues. De
Стилі APA, Harvard, Vancouver, ISO та ін.
3

Tourancheau, Bernard. "Algorithmique parallèle pour les machines à mémoire distribuée : application aux algorithmes matriciels." Grenoble INPG, 1989. http://tel.archives-ouvertes.fr/tel-00332663/.

Повний текст джерела
Анотація:
Différents résultats de complexité sont présentés pour les communications et le calcul sur des machines à mémoire distribuée. Les topologies concernées sont le réseau linéaire, l'anneau, la grille, l'hypercube et le réseau complet. Un réseau systolique est présenté pour l'algorithme de diagonalisation de Jordan. Une étude sur l'accélération et une étude de l'allocation des données sont formulées dans le contexte des mémoires distribuées
Стилі APA, Harvard, Vancouver, ISO та ін.
4

Lefebvre, Vincent. "Restructuration automatique des variables d'un programme en vue de sa parallélisation." Versailles-St Quentin en Yvelines, 1998. http://www.theses.fr/1998VERS0008.

Повний текст джерела
Анотація:
Cette thèse se place dans le cadre de la parallélisation automatique de programmes. Toute tentative de parallélisation débute par une analyse des dépendances. Parmi toutes les dépendances, seules les vraies dépendances de flot correspondent effectivement à un échange d'informations entre opérations. Les autres dépendances sont artificielles, -i. E. Uniquement liées à la réutilisation mémoire. Toute dépendance artificielle peut être détruite par expansion mémoire (agrandissement des données du programme). Afin de dégager un maximum de parallélisme, on peut les supprimer toutes en réalisant une
Стилі APA, Harvard, Vancouver, ISO та ін.
5

Acquaviva, Jean-Thomas. "Architecture DSM et calcul scientifique : étude de la prédiction de la cohérence de données." Versailles-St Quentin en Yvelines, 2000. http://www.theses.fr/2000VERS0017.

Повний текст джерела
Анотація:
Dans une architecture DSM (distributed shared memory, mémoire distribuée partagée) la mémoire est physiquement distribuée entre les processeurs. Le fait que chaque processeur dispose de sa propre mémoire physique supprime la mise en place de mémoire partagée complexe à développer. Surtout, éliminer la mémoire physiquement partagée élimine une ressource partagée entre les processeurs et ouvre une voie à une bien meilleure extensibilité. Cependant, la vision partagée de la mémoire repose sur un système dit de cohérence de données. Le recours à ce mécanisme génère différents types de messages qui
Стилі APA, Harvard, Vancouver, ISO та ін.
6

Bernardi, Fabrice. "Conception de bibliothèques hiérarchisées de modèles réutilisables selon une approche orientée objet." Corte, 2002. http://www.theses.fr/2002CORT3068.

Повний текст джерела
Анотація:
Le domaine de la modélisation et de la simulation de systèmes est un domaine extrêmement vaste et complexe. De nombreux formalismes et de nombreuses techniques ont été développés depuis un certain nombre d'années, tous poursuivant le même objectif : dégager les meilleures métaphores et analogies permettant de mieux comprendre un phénomène quelconque. Cette multiplicité a conduit au développement de nombreux environnements de modélisation et de simulation le plus souvent incompatibles, et ce, même dans le cas d'environnements conçus sur la base d'un seul et même formalisme. Par ailleurs, les sy
Стилі APA, Harvard, Vancouver, ISO та ін.
7

Lacroix, Patrice. "RTL-Check : a practical static analysis framework to verify memory safety and more." Thesis, Université Laval, 2006. http://www.theses.ulaval.ca/2006/23909/23909.pdf.

Повний текст джерела
Анотація:
Puisque les ordinateurs sont omniprésents dans notre société et que, de plus en plus, nous dépendons de programmes pour accomplir nos activités de tous les jours, les bogues peuvent parfois avoir des conséquences cruciales. Une grande proportion des programmes existants sont écrits en C ou en C++ et la plupart des erreurs avec ces langages sont dues à l’absence de sûreté d’accès à la mémoire. Notre objectif à long terme est d’être en mesure de vérifier si un programme C ou C++ accède correctement à la mémoire malgré les défauts de ces langages. À cette fin, nous avons créé un cadre de développ
Стилі APA, Harvard, Vancouver, ISO та ін.
8

Petri, Gustavo. "Operational semantics of relaxed memory models." Nice, 2010. http://www.theses.fr/2010NICE4087.

Повний текст джерела
Анотація:
La plupart des architectures multiprocesseurs et des langages de programmation parallèle `a mémoire partagée actuels ne sont pas séquentiellement consistant pour les programmes parallèles. Leurs comportements possibles sont caractérisés par des modèles mémoire faibles ou relâchés. Un modèle mémoire décrit la manière dont les programmes parallèles peuvent interagir par des lectures et des écritures dans la mémoire partagée. Ainsi, un modèle mémoire relâché présente plus de comportements que le modèle séquentiellement consistant (modèle mémoire “fort”). Le fait que la plupart des architectures o
Стилі APA, Harvard, Vancouver, ISO та ін.
9

Barral, Pierre. "Un modèle neuro-mimétique de mémoire associative." Limoges, 1997. http://www.theses.fr/1997LIMO0029.

Повний текст джерела
Анотація:
Une memoire associative memorise des couples de donnees, dites respectivement entrees et sorties ; lors du rappel, la presentation d'une entree doit permettre d'obtenir la sortie associee. Les qualites attendues d'une memoire associative sont notamment : ? sa capacite ; ? sa fidelite ; ? sa resistance au bruit ; ? la rapidite des processus de rappel et d'apprentissage ; ? le caractere incremental de l'apprentissage. De telles qualites peuvent etre evaluees experimentalement ou prouvees theoriquement. Les modeles neuro-mimetiques repartissent les processus sur de nombreux neurones formels trava
Стилі APA, Harvard, Vancouver, ISO та ін.
10

Hammami, Omar. "Anticipation et gestion mémoire." Toulouse 3, 1992. http://www.theses.fr/1992TOU30159.

Повний текст джерела
Анотація:
Le travail presente dans ce memoire propose une contribution a l'anticipation des donnees et a la gestion memoire en environnement monoprocesseur et multiprocesseur. Notre travail a tout d'abord porte sur le probleme de l'identification des donnees. Une analyse exhaustive des techniques statiques proposees dans la litterature dans le cadre de la parallelisation et les limites de l'identification dynamique, nous a pousse a defendre la these que les techniques de gestion de donnees doivent etre adaptees en fonction du nombre de donnees statiquement connues. Nous effectuons ensuite une analyse de
Стилі APA, Harvard, Vancouver, ISO та ін.
11

Yin, Shaoyi. "Un modèle de stockage et d'indexation pour des données embarquées en mémoire flash." Versailles-St Quentin en Yvelines, 2011. http://www.theses.fr/2011VERS0008.

Повний текст джерела
Анотація:
La mémoire de type Flash NAND s’est imposée comme le moyen de stockage le plus populaire pour les systèmes embarqués. Les techniques efficaces de stockage et d'indexation sont très difficiles à concevoir en raison des contraintes de la Flash NAND combinées à celles des systèmes embarqués. Dans cette thèse, nous proposons un nouvel modèle reposant sur deux principes fondamentaux: la sérialisation de base de données et la stratification de base de données. Une technique d'indexation appelée PBFilter est présentée pour illustrer ces principes. PBFilter a été intégrée dans un moteur de SGBD embarq
Стилі APA, Harvard, Vancouver, ISO та ін.
12

Pham, Tuong Hai. "Techniques matérielles d'accélération des accès mémoire dans les processeurs superscalaires." Toulouse 3, 1997. http://www.theses.fr/1997TOU30182.

Повний текст джерела
Анотація:
Les processeurs recents exploitent un parallelisme entre instructions. Le principe de l'execution non ordonnee permet de reduire l'impact des dependances qui limitent le parallelisme disponible. Toutefois, il n'est pas aisement applique aux instructions d'acces memoire. Or, il est souhaitable que les lectures soient executees le plus rapidement possible, c'est a dire le plus tot possible et avec un temps de latence minimal. Pour traiter les lectures le plus tot possible, le reordonnancement dynamique des instructions peut etre etendu aux operations memoire. Diverses solutions ont ete proposees
Стилі APA, Harvard, Vancouver, ISO та ін.
13

Clere, Pascal. "Etude de l'architecture du processeur d'une machine pour les applications temps réel en intelligence artificielle : maia." Paris 11, 1989. http://www.theses.fr/1989PA112179.

Повний текст джерела
Анотація:
MAIA est un projet développé conjointement par les Laboratoires de Marcoussis et le Centre National d'Etudes des Télécommunications à Lannion. MAlA est un poste de travail qui répond essentiellement à deux types d'applications qui sont la station de travail pour le développement de logiciels dédiés au traitement symbolique et le poste de supervision/conduite de processus en temps réel. MAIA est une machine-langage spécialisée pour l'exécution de LISP et de PROLOG grâce à un jeu d'instructions spécialisé pour la manipulation de listes et du matériel spécifique pour la vérification dynamique du
Стилі APA, Harvard, Vancouver, ISO та ін.
14

Chu, Chengbin. "Nouvelles approches analytiques et concept de mémoire artificielle pour divers problèmes d'ordonnancement." Metz, 1990. http://docnum.univ-lorraine.fr/public/UPV-M/Theses/1990/Chu.Chengbin.SMZ9021.pdf.

Повний текст джерела
Анотація:
L'objectif de la thèse a été de construire une structure générale de mémoire artificielle et de l'évaluer sur de nombreux problèmes d'ordonnancement. En cherchant des algorithmes approches efficaces pour la mémoire artificielle relative à ces problèmes, il a été trouvé des résultats analytiques nouveaux sur les problèmes à une machine que nous présentons au chapitre 3. Le chapitre 1, essentiellement bibliographique, est une introduction générale aux problèmes d'ordonnancement et à leur résolution. La première partie du chapitre 2 est consacrée aux concepts et aux outils qui permettent de const
Стилі APA, Harvard, Vancouver, ISO та ін.
15

Vet, Jean-Yves. "Parallélisme de tâches et localité de données dans un contexte multi-modèle de programmation pour supercalculateurs hiérarchiques et hétérogènes." Paris 6, 2013. http://www.theses.fr/2013PA066483.

Повний текст джерела
Анотація:
Les contributions de cette thèse s'appuient sur un modèle de programmation par tâches, dont l'originalité réside dans l'ajustement de la quantité de calcul en fonction de l'unité d'exécution ciblée. Ce modèle de programmation est particulièrement adapté à un équilibrage de charge dynamique entre des ressources de calcul hétérogènes. Il favorise une meilleure exploitation des unités de traitement en offrant une meilleure réactivité en présence de variations des temps d'exécution, lesquelles peuvent être générées par des codes de calcul irréguliers ou des mécanismes matériels difficilement prévi
Стилі APA, Harvard, Vancouver, ISO та ін.
16

L'Excellent, Jean-Yves. "Utilisation de préconditionneurs élément-par-élément pour la résolution de problèmes d'optimisation de grande taille." Toulouse, INPT, 1995. http://www.theses.fr/1995INPT091H.

Повний текст джерела
Анотація:
L'auteur etudie la resolution de problemes d'optimisation non lineaire de grande taille a l'aide de methodes utilisant au mieux leur structure. En particulier, la propriete de separabilite partielle est utilisee. Une methode typique de minimisation pour des problemes non lineaires consiste a resoudre approximativement une suite de sous-problemes linearises. La propriete de separabilite partielle peut etre exploitee par des methodes iteratives pour la resolution de ces sous-problemes grace a l'utilisation de preconditionneurs adaptes. L'auteur s'interesse aux preconditionneurs element-par-eleme
Стилі APA, Harvard, Vancouver, ISO та ін.
17

Petit, Éric. "Vers un partitionnement automatique d'applications en codelets spéculatifs pour les systèmes hétérogènes à mémoires distribuées." Rennes 1, 2009. http://www.theses.fr/2009REN1S087.

Повний текст джерела
Анотація:
Devant les difficultés croissantes liées au coût en développement, en consommation, en surface de silicium, nécessaires aux nouvelles optimisations des architectures monocœur, on assiste au retour en force du parallélisme et des coprocesseurs spécialisés dans les architectures. Cette technique apporte le meilleur compromis entre puissance de calcul élevée et utilisations des ressources. Afin d’exploiter efficacement toutes ces architectures, il faut partitionner le code en tâches, appelées codelets, avant de les distribuer aux différentes unités de calcul. Les travaux présentés dans cette thès
Стилі APA, Harvard, Vancouver, ISO та ін.
18

Ben, Fradj Hanene. "Optimisation de l'énergie dans une architecture mémoire multi-bancs pour des applications multi-tâches temps réel." Phd thesis, Université de Nice Sophia-Antipolis, 2006. http://tel.archives-ouvertes.fr/tel-00192473.

Повний текст джерела
Анотація:
De nombreuses techniques ont été développées pour réduire la consommation processeur considéré jusqu'à présent comme l'élément le plus gourmand en consommation. Avec l'évolution technologique et l'apparition de nouvelles applications toujours plus volumineuses en nombre de données, la surface de silicium dédiée aux unités de mémorisation ne cesse de croître. Les techniques d'optimisation ciblant uniquement le processeur peuvent alors être remises en cause avec cette nouvelle tendance. Certaines études montrent que la technique du DVS (Dynamic Voltage Scaling), la plus performante dans la réduc
Стилі APA, Harvard, Vancouver, ISO та ін.
19

Kiefer, Renaud. "Etude et conception d'un système de stockage et d'adressage photonique de données." Université Louis Pasteur (Strasbourg) (1971-2008), 2002. http://www.theses.fr/2002STR13199.

Повний текст джерела
Анотація:
L'accélération des cadences des processeurs, l'évolution du multimédia et des applications de l'Internet ont créé une demande croissante de solutions de stockage de données. Encouragée par les progrès technologiques rapides de ces dix dernières années, cette demande s'est accrue de façon exponentielle. Même si la technologie DVD satisfait actuellement aux exigences en matière de stockage (dizaines de bits par æm2), de nouvelles applications comme l'imagerie 3D, les grandes bases de données nécessitent le développement de nouvelles technologies. L'objectif de cette thèse a été d'étudier et de c
Стилі APA, Harvard, Vancouver, ISO та ін.
20

Burgod, Céline. "Contribution à la sécurisation du routage dans les réseaux ad hoc." Limoges, 2009. https://aurore.unilim.fr/theses/nxfile/default/e252c1c0-3541-48df-85fd-a4e7e7d12206/blobholder:0/2009LIMO4046.pdf.

Повний текст джерела
Анотація:
Les travaux réalisés dans le cadre de cette thèse portent sur la sécurité du routage. Notre approche consiste d'une part à empêcher les attaques sur les messages de contrôle, et d'autre part à fournir un support fiable pour la détection des comportements malveillants. Afin de pallier les limites des approches existantes, nous étudions l'utilisation d'un équipement matériel résistant à la manipulation. Nous décrivons un schéma de contrôle, situé entre la couche liaison de données et la couche réseau, permettant de détecter avec précision les entités corrompues dans les opérations élémentaires r
Стилі APA, Harvard, Vancouver, ISO та ін.
21

Spir, Eric. "Etude et implantation d'un glaneur de cellules adaptatif pour LISP." Paris 7, 1989. http://www.theses.fr/1989PA077117.

Повний текст джерела
Анотація:
Un module de gestion de la mémoire pour LISP écrit en LISP et portable sur des matériels standards (VAX, MC68000,. . . ), est présenté. Chaque tâche du gestionnaire mémoire a fait l'objet d'une étude bibliographique poussée afin de déterminer les solutions les plus satisfaisantes dans notre contexte. Souvent, une approche originale a été choisie. L'algorithme d'exploration est une synthèse des stratégies Mark 6 Sweep et Stop 6 Copy due à une publication de B. Lang et F. Dupont qui n'avait pas encore fait l'objet d'une implémentation. Le balayage de la zone des listes est incrémental et des opt
Стилі APA, Harvard, Vancouver, ISO та ін.
22

Lalanne, Philippe. "Les réseaux de neurones formels et leurs réalisations optoélectroniques : génération optique de tableaux de nombres aléatoires." Paris 11, 1989. http://www.theses.fr/1989PA112240.

Повний текст джерела
Анотація:
Depuis quelques années, l'étude des réseaux de neurones a connu dans l'ensemble de la communauté scientifique un essor considérable. Les neurobiologistes partant de leurs observations proposent des modèles que mathématiciens et informaticiens s'attachent à élaborer de manière à les rendre susceptibles de résoudre des problèmes complexes qui se prêtent mal à une mise sous forme algorithmique. Depuis le premier travail (1985), montrant un montage optoélectronique permettant la réalisation d'un réseau de neurones, plus de 80 publications émanant des opticiens peuvent être recensées. Ces modèles,
Стилі APA, Harvard, Vancouver, ISO та ін.
23

Margery, David. "Environnement logiciel temps-réel distribué pour la simulation sur réseau de PC." Rennes 1, 2001. http://www.theses.fr/2001REN10132.

Повний текст джерела
Анотація:
Cette thèse a pour objet l'étude d'un environnement logiciel temps-réel distribué pour la simulation sur le réseau de PC. Le travail présenté dans ce document se décompose donc en deux parties. L'objectif de cette distribution est la recherche de performance. La première partie concerne l'étude d'un environnement logiciel distribuable pour la simulation d'environnements virtuels. Dans cette partie, je présente un certain nombre de contributions notables au modèle d'entité de simulation développé au cours de travaux antérieurs au sein du groupe Siames de l'Irisa en précisant la notion d'interfa
Стилі APA, Harvard, Vancouver, ISO та ін.
24

Courbot, Alexandre. "Spécialisation tardive de systèmes Java embarqués pour petits objets portables et sécurisés." Phd thesis, Université des Sciences et Technologie de Lille - Lille I, 2006. http://tel.archives-ouvertes.fr/tel-00113765.

Повний текст джерела
Анотація:
Java est une technologie attractive pour les équipements embarqués et contraints, de par ses propriétés de sûreté, de portabilité et de faible empreinte mémoire du code. Cependant, la taille imposante d'un environnement Java complet a obligé les producteurs d'équipements embarqués à utiliser des spécifications dégradées de Java aux fonctionnalités limitées, telles que J2ME ou Java Card. Ces spécialisations précoces de Java perdent la compatibilité au niveau applicatif avec l'édition standard, et ne peuvent ainsi s'adresser qu'à des cas d'utilisation particuliers.Notre travail consiste à permet
Стилі APA, Harvard, Vancouver, ISO та ін.
25

Bonet, Zordan Leonardo Henrique. "Test de mémoires SRAM à faible consommation." Thesis, Montpellier 2, 2013. http://www.theses.fr/2013MON20080.

Повний текст джерела
Анотація:
De nos jours, les mémoires embarquées sont les composants les plus denses dans les "System-On-Chips" (SOCs), représentant actuellement plus que 90% de leur superficie totale. Parmi les différents types de mémoires, les SRAMs sont très largement utilisées dans la conception des SOCs, particulièrement en raison de leur haute performance et haute densité d'intégration. En revanche, les SRAMs conçues en utilisant des technologies submicroniques sont devenus les principaux contributeurs de la consommation d'énergie globale des SOCs. Par conséquent, un effort élevé est actuellement consacré à la con
Стилі APA, Harvard, Vancouver, ISO та ін.
26

Godard, Benoît. "Techniques de conception en vue d'améliorer la fiabilité des mémoires Flash embarquées." Montpellier 2, 2008. http://www.theses.fr/2008MON20080.

Повний текст джерела
Анотація:
Les mémoires non-volatiles de type Flash sont désormais présentes dans un grand nombre de circuits intégrés utilisés dans des applications électroniques portatives. Leur non-volatilité, faible consommation et flexibilité en font des mémoires extrêmement populaires. Néanmoins, leur fiabilité devient un enjeu majeur et une caractéristique à améliorer. Des solutions de tolérance aux fautes peu couteuses et faciles à intégrer doivent être mise en place. Premièrement, ce travail fut l'occasion d'établir un modèle de fiabilité d'une cellule à grille flottante dépendant de nombreux paramètres. Ensuit
Стилі APA, Harvard, Vancouver, ISO та ін.
27

Carver, Damien. "Advanced consolidation for dynamic containers." Electronic Thesis or Diss., Sorbonne université, 2019. http://www.theses.fr/2019SORUS513.

Повний текст джерела
Анотація:
La virtualisation des ressources informatiques a donné naissance au Cloud Computing. Plus récemment, la virtualisation légère à base de conteneur est devenu de plus en plus populaire. En effet, les conteneurs offrent une isolation des performances comparable à celle des machines virtuelles, mais promettent une meilleur consolidation des ressources grâce à leur flexibilité. Dans cette thèse nous mettons en lumière des pertes d'isolation de performance supposé garanti à un conteneur actif. Ces pertes apparaissent pendant la consolidation, c'est-à-dire, lorsque la mémoire inutilisée d'un conteneu
Стилі APA, Harvard, Vancouver, ISO та ін.
28

Wakrim, Tariq. "Commutation de capacitance dans les mémoires résistives (ReRAM), application aux mémoires d’impédance (ZRAM ou mem-capacitors)." Thesis, Université Grenoble Alpes (ComUE), 2018. http://www.theses.fr/2018GREAT085/document.

Повний текст джерела
Анотація:
Les mémoires résistives ReRAM (ou memristors) sont destinées à remplacer les mémoires non volatiles Flash. Les ReRAM utilisent le changement de résistance d’une structure MIM (Métal-Isolant-Métal) soumise à un stress en tension. Jusqu’à présent, l’attention était focalisée sur les mécanismes qui régissent la commutation de résistance dans les dispositifs ReRAM. Moins d’attention a été accordée à la variation de capacitance, c'est-à-dire à la variation de capacité des structures MIM lorsque ces dernières sont soumises à un stress en tension. C’est sur ce dernier point que notre travail porte. N
Стилі APA, Harvard, Vancouver, ISO та ін.
29

Cargnini, Luís Vitório. "Applications des technologies mémoires MRAM appliquées aux processeurs embarqués." Thesis, Montpellier 2, 2013. http://www.theses.fr/2013MON20091/document.

Повний текст джерела
Анотація:
Le secteur Semi-conducteurs avec l'avènement de fabrication submicroniques coule dessous de 45 nm ont commencé à relever de nouveaux défis pour continuer à évoluer en fonction de la loi de Moore. En ce qui concerne l'adoption généralisée de systèmes embarqués une contrainte majeure est devenu la consommation d'énergie de l'IC. En outre, les technologies de mémoire comme le standard actuel de la technologie de mémoire intégré pour la hiérarchie de la mémoire, la mémoire SRAM, ou le flash pour le stockage non-volatile ont des contraintes complexes extrêmes pour être en mesure de produire des mat
Стилі APA, Harvard, Vancouver, ISO та ін.
30

Torres, Lucio Domingo. "Elaboration et validation de LAPMAM : processeur parallèle SIMD/MIMD dédié au traitement bas et moyen niveau d'images." Nancy 1, 1999. http://www.theses.fr/1999NAN10293.

Повний текст джерела
Анотація:
Les processeurs parallèles à architecture monodimensionnelle présentent un bon compromis entre complexité matérielle et performances de traitement pour des applications de traitement d'images. LAPCAM (Linear Array Processors with Content addressable Memory) se classe dans cette catégorie et une étude théorique initiale à montré les performances intéressantes de cette architecture en comparaison avec des machines de même complexité. L'association originale d'un réseau linéaire de processeurs élémentaires et d'une mémoire CAM matricielle communicant à travers un réseau arborescent a permis l'éla
Стилі APA, Harvard, Vancouver, ISO та ін.
31

Cogniaux, Geoffroy. "Exécution d'applications stockées dans la mémoire non-adressable d'une carte à puce." Phd thesis, Université des Sciences et Technologie de Lille - Lille I, 2012. http://tel.archives-ouvertes.fr/tel-00855002.

Повний текст джерела
Анотація:
La dernière génération de cartes à puce permet le téléchargement d'applications après leur mise en circulation. Outre les problèmes que cela implique, cette capacité d'extension applicative reste encore aujourd'hui bridée par un espace de stockage adressable restreint. La thèse défendue dans ce mémoire est qu'il est possible d'exécuter efficacement des applications stockées dans la mémoire non-adressable des cartes à puce, disponible en plus grande quantité, et ce, malgré ses temps de latences très longs, donc peu favorables a priori à l'exécution de code. Notre travail consiste d'abord à étud
Стилі APA, Harvard, Vancouver, ISO та ін.
32

Bartoli, Jonathan. "Développement et caractérisation d'architectures mémoires non volatiles pour des applications basse consommation." Thesis, Aix-Marseille, 2015. http://www.theses.fr/2015AIXM4373.

Повний текст джерела
Анотація:
Avec l'évolution des technologies et le développement des objets connectés, la consommation des circuits est devenue un sujet important. Dans cette thèse nous nous concentrons sur la consommation des mémoires non volatiles à piégeage de charge. Afin de diminuer la consommation, différentes architectures ont vu le jour comme les mémoires 2T ou Split Gate. Nous proposons deux nouvelles architectures de mémoires permettant la diminution de la consommation par rapport à une mémoire Flash standard. La première, appelée ATW (Asymmetrical Tunnel Window), est composée d'une marche d'oxyde au niveau de
Стилі APA, Harvard, Vancouver, ISO та ін.
33

Roman-Alonso, Graciela. "Contribution à l'étude du placement dynamique sur machines parallèles de type MIMD." Phd thesis, Université de Technologie de Compiègne, 1997. http://tel.archives-ouvertes.fr/tel-00944934.

Повний текст джерела
Анотація:
Cette thèse est une contribution à l'étude du placement dynamique de processus sur des machines multiprocesseurs à mémoire distribuée. Le contexte de notre travail est celui de la simulation et de l'évaluation de l'exécution d'applications dont le nombre de processus et le moment de leur création dépendent de l'exécution en cours. Nous proposons un nouvel algorithme évolutif de placement dynamique de processus de type approximatif, avec des éléments de contrôle et d'information distribués. A chaque noeud X d'une machine parallèle est associé un sous-ensemble de processeurs avec lesquels il peu
Стилі APA, Harvard, Vancouver, ISO та ін.
34

Dulong, Rémi. "Towards new memory paradigms : Integrating non-volatile main memory and remote direct memory access in modern systems." Electronic Thesis or Diss., Institut polytechnique de Paris, 2023. http://www.theses.fr/2023IPPAS027.

Повний текст джерела
Анотація:
Les ordinateurs modernes sont construits autour de deux éléments : leur CPU etleur mémoire principale volatile, ou RAM. Depuis les années 1970, ce principe a étéconstamment amélioré pour offrir toujours plus de fonctionnalités et de performances.Dans cette thèse, nous étudions deux paradigmes de mémoire qui proposent denouvelles façons d'interagir avec la mémoire dans les systèmes modernes : la mémoirenon-volatile et les accès mémoire distants. Nous mettons en œuvre des outils logicielsqui exploitent ces nouvelles approches afin de les rendre compatibles et d'exploiterleurs performances avec d
Стилі APA, Harvard, Vancouver, ISO та ін.
35

Claisse, Harry. "Structures chainées et environnement paginé." Compiègne, 1987. http://www.theses.fr/1987COMPI270.

Повний текст джерела
Анотація:
Cette thèse est orientée vers les problèmes de structures de pointeurs. La première partie est consacrée à la recherche des éléments qui résultent de décisions de conception pouvant influencer l'efficacité de l'exécution de LISP dans un environnement paginé. Le problème se résume en une recherche de la réduction du nombre de défauts de pages. Nous utilisons pour cela un ensemble de mesures qui permettent de cerner les points cruciaux tels que : structure de l'espace virtuel, espace de travail, ramasse-miettes. Nous étudions plusieurs méthodes de stockage des symboles (chaînes de caractères per
Стилі APA, Harvard, Vancouver, ISO та ін.
36

Postel-Pellerin, Jérémy. "Fiabilité des Mémoires Non-Volatiles de type Flash en architectures NOR et NAND." Phd thesis, Université de Provence - Aix-Marseille I, 2008. http://tel.archives-ouvertes.fr/tel-00370377.

Повний текст джерела
Анотація:
Cette thèse étudie divers aspects de la fiabilité des mémoires, notamment les tests en endurance et les tenues en rétention sur des mémoires Flash, en architectures NOR et NAND. Nous abordons différentes méthodes de programmation existantes dans la littérature, à savoir l'utilisation de signaux très courts et un algorithme de programmation intelligent, que nous avons appliquées sur nos cellules mémoires afin de réduire la dégradation qu'elles subissent lors des phases successives de programmation /effacement. Les améliorations observées n'étant pas significatives, nous n'avons pas choisi d'uti
Стилі APA, Harvard, Vancouver, ISO та ін.
37

Onkaraiah, Santhosh. "Modélisation et conception de circuits à base de mémoires non-volatiles résistives innovantes." Thesis, Aix-Marseille, 2013. http://www.theses.fr/2013AIXM4759.

Повний текст джерела
Анотація:
Les limites rencontrées par les dernières générations de mémoires Flash et DRAM (Dynamic Random Access Memory) nécessitent la recherche de nouvelles variables physiques (autres que la charge et la tension), de nouveaux dispositifs ainsi que de nouvelles architectures de circuits. Plusieurs dispositifs à résistance variable sont très prometteurs. Parmi eux, les OxRRAMs (Oxide Resistive Random Access Memory) et les CBRAMs (Conductive Bridge Random Access Memory) sont de sérieux candidats pour la prochaine génération de mémoire dense. Ce travail se concentre donc sur le rôle des mémoires résistiv
Стилі APA, Harvard, Vancouver, ISO та ін.
38

Le, Sergent Thierry. "Méthodes d'exécution et machines virtuelles parallèles pour l'implantation distribuée du langage de programmation parallèle LCS." Toulouse 3, 1993. http://www.theses.fr/1993TOU30021.

Повний текст джерела
Анотація:
L'objet de cette these est l'implantation d'un langage de programmation parallele de haut niveau sur des machines physiques paralleles a memoire partagee ou distribuee. Le langage support de l'etude, lcs, combine les aspects haut niveau du langage fonctionnel standard ml et le modele des processus communicants ccs. L'implantation repose sur une machine virtuelle parallele, composee d'un nombre limite de machines virtuelles sequentielles elementaires partageant l'ensemble des objets construits dans un tas. Les principales contributions sont: (1) la gestion du tas partage, qui fait appel a un ra
Стилі APA, Harvard, Vancouver, ISO та ін.
39

Bresch, Cyril. "Approches, Stratégies, et Implémentations de Protections Mémoire dans les Systèmes Embarqués Critiques et Contraints." Thesis, Université Grenoble Alpes, 2020. http://www.theses.fr/2020GRALT043.

Повний текст джерела
Анотація:
Cette thèse traite de la problématique des corruptions de mémoire dans les dispositifs médicaux vitaux. Au cours des dernières années, plusieurs vulnérabilités telles que les exploits de mémoire ont été identifiées dans divers dispositifs connectés de l’Internet des objets médicaux (IoMT). Dans le pire des cas, ces vulnérabilités permettent à un attaquant de forcer à distance une application à exécuter des actions malveillantes. Si de nombreuses contre-mesures contre les exploits logiciels ont été proposées jusqu’à présent, seules quelques-unes d’entre elles semblent convenir aux dispositifs m
Стилі APA, Harvard, Vancouver, ISO та ін.
40

Mugwaneza, Léon. "Contrôle des communications dans les machines parallèles à mémoire distribuée : contribution au routage automatique des messages." Grenoble INPG, 1993. http://tel.archives-ouvertes.fr/tel-00005138.

Повний текст джерела
Анотація:
Cette thèse traite d'un ensemble de problèmes liés à l'acheminement des messages dans les machines parallèles à mémoire distribuée. L'accent est mis sur des solutions extensibles qui nécessitent un nombre de ressources indépendant de la taille de la machine. A travers l'exemple des machines supernodes (dont les processeurs sont interconnectés par un réseau de clos 3-étages) nous montrons que l'acheminement des messages par reconfiguration dynamique est difficilement envisageable dans des machines de grande taille. Nous nous intéressons ensuite au routage des messages dans des réseaux à topolog
Стилі APA, Harvard, Vancouver, ISO та ін.
41

Martinez, Peck Mariano. "Application-Level Virtual Memory for Object-Oriented Systems." Phd thesis, Université des Sciences et Technologie de Lille - Lille I, 2012. http://tel.archives-ouvertes.fr/tel-00764991.

Повний текст джерела
Анотація:
Lors de l'exécution des applications à base d'objets, plusieurs millions d'objets peuvent être créés, utilisés et enfin détruits s'ils ne sont plus référencés. Néanmoins, des dysfonc- tionnements peuvent apparaître, quand des objets qui ne sont plus utilisés ne peuvent être détruits car ils sont référencés. De tels objets gaspillent la mémoire principale et les ap- plications utilisent donc davantage de mémoire que ce qui est effectivement requis. Nous affirmons que l'utilisation du gestionnaire de mémoire virtuel du système d'exploitation ne convient pas toujours, car ce dernier est totalemen
Стилі APA, Harvard, Vancouver, ISO та ін.
42

Salihoglu, Utku. "Toward a brain-like memory with recurrent neural networks." Doctoral thesis, Universite Libre de Bruxelles, 2009. http://hdl.handle.net/2013/ULB-DIPOT:oai:dipot.ulb.ac.be:2013/210221.

Повний текст джерела
Анотація:
For the last twenty years, several assumptions have been expressed in the fields of information processing, neurophysiology and cognitive sciences. First, neural networks and their dynamical behaviors in terms of attractors is the natural way adopted by the brain to encode information. Any information item to be stored in the neural network should be coded in some way or another in one of the dynamical attractors of the brain, and retrieved by stimulating the network to trap its dynamics in the desired item’s basin of attraction. The second view shared by neural network researchers is to base
Стилі APA, Harvard, Vancouver, ISO та ін.
43

Guitarra, Silvana Raquel. "Modélisation multi-échelles des mémoires de type résistives (ReRAM)." Thesis, Aix-Marseille, 2018. http://www.theses.fr/2018AIXM0537/document.

Повний текст джерела
Анотація:
Un modèle de commutation de mémoires résistives (ReRAM) est présenté. Celui-ci est basé sur deux hypothèses : (1) la commutation résistive est causée par des changements qui se produisent dans la zone étroite (région active) du filament conducteur sous l'influence du champ électrique et (2) la commutation résistive est un processus stochastique, donc régi par une probabilité. La région active est représentée par un réseau de connexions verticales, chacune composée de trois éléments électriques : deux d'entre eux sont de faible résistance tandis que le troisième agit comme un disjoncteur et peu
Стилі APA, Harvard, Vancouver, ISO та ін.
44

Hsu, Lung-Cheng. "Pbase : une base de données déductive en Prolog." Compiègne, 1988. http://www.theses.fr/1988COMPD126.

Повний текст джерела
Анотація:
Ce travail présente un SGBD (Système de Gestion de Base de Données) couplant PROLOG II et VAX RMS (Record Management System). Les LDD (Langage de Définition de Données) et le LMD (Langage de Manipulation des Données) sont implantés en PROLOG et la gestion du stockage et de la recherche des enregistrements correspondant aux faits est déléguée à RMS. L'organisation indexée est adoptée pour fournir un temps de réponse satisfaisant. Une interface écrite en PASCAL assure la communication entre PROLOG et RMS. L'intérêt de PBASE est qu'il peut fonctionner comme un SGBD général ou bien qu'il peut coop
Стилі APA, Harvard, Vancouver, ISO та ін.
45

Ezzadeen, Mona. "Conception d'un circuit dédié au calcul dans la mémoire à base de technologie 3D innovante." Electronic Thesis or Diss., Aix-Marseille, 2022. http://theses.univ-amu.fr.lama.univ-amu.fr/221212_EZZADEEN_955e754k888gvxorp699jljcho_TH.pdf.

Повний текст джерела
Анотація:
Avec le développement de l'internet des objets et de l'intelligence artificielle, le "déluge de données" est une réalité, poussant au développement de systèmes de calcul efficaces énergétiquement. Dans ce contexte, en effectuant le calcul directement à l'intérieur ou à proximité des mémoires, le paradigme de l'in/near-memory-computing (I/NMC) semble être une voie prometteuse. En effet, les transferts de données entre les mémoires et les unités de calcul sont très énergivores. Cependant, les classiques mémoires Flash souffrent de problèmes de miniaturisation et ne semblent pas facilement adapté
Стилі APA, Harvard, Vancouver, ISO та ін.
46

Nesvadba, Jan. "Segmentation sémantique des contenus audio-visuels." Bordeaux 1, 2007. http://www.theses.fr/2007BOR13456.

Повний текст джерела
Анотація:
Dans ce travail, nous avons mis au point une méthode de segmentation des contenus audiovisuels applicable aux appareils de stockage domestiques pour cela nous avons expérimenté un système distribué pour l'analyse du contenu composé de modules individuels d'analyse : les service unit. L'un entre eux a été dédié à la caractérisation des éléments hors contenu, i. E. Les publicités, et offre de bonnes perfermances. Parallélement, nous avons testé différents détecteurs de changement de plans afin de retenir le meilleur d'ente eux pour la suite. Puis, nous avons proposé une étude des règles de produ
Стилі APA, Harvard, Vancouver, ISO та ін.
47

Novembre, Christophe. "Architectures des systèmes de l'information adaptées aux technologies nanométriques et/ou moléculaires : développement d'un composant moléculaire neuromorphique." Lille 1, 2007. https://pepite-depot.univ-lille.fr/LIBRE/Th_Num/2007/50376-2007-Novembre.pdf.

Повний текст джерела
Анотація:
Avec le développement des objets nanométriques (nanotube de carbone,. . . ), se pose la question de leur utilisation dans des structures de calcul. Ce travail de thèse a consisté à rechercher l'architecture de calcul qui serait la plus adaptée pour les dispositifs issus des nanotechnologies. Dans un premier temps une étude critique de ces architectures de calcul envisageables a été réalisée. Celle-ci s'est basée sur une évaluation des propriétés de chaque architecture en fonction des particularités des objets nanométriques. De notre étude, il est ressorti que les réseaux de neurones constituen
Стилі APA, Harvard, Vancouver, ISO та ін.
48

Teste, Olivier. "Modélisation et manipulation d'entrepôts de données complexes et historisées." Phd thesis, Université Paul Sabatier - Toulouse III, 2000. http://tel.archives-ouvertes.fr/tel-00088986.

Повний текст джерела
Анотація:
Le mémoire de cette thèse traite de la modélisation conceptuelle et de la manipulation des données (par des algèbres) dans les systèmes d'aide à la décision. Notre thèse repose sur la dichotomie de deux espaces de stockage : l'entrepôt de données regroupe les extraits des bases sources utiles pour les décideurs et les magasins de données sont déduits de l'entrepôt et dédiés à un besoin d'analyse particulier.<br />Au niveau de l'entrepôt, nous définissons un modèle de données permettant de décrire l'évolution temporelle des objets complexes. Dans notre proposition, l'objet entrepôt intègre des
Стилі APA, Harvard, Vancouver, ISO та ін.
49

Decouchant, Dominique. "Partage et migration de l'information dans un système réparti à objets." Phd thesis, Grenoble 1, 1987. http://tel.archives-ouvertes.fr/tel-00324431.

Повний текст джерела
Стилі APA, Harvard, Vancouver, ISO та ін.
50

Nono, Wouafo Hugues Gérald. "Architectures matérielles numériques intégrées et réseaux de neurones à codage parcimonieux." Thesis, Lorient, 2016. http://www.theses.fr/2016LORIS394/document.

Повний текст джерела
Анотація:
De nos jours, les réseaux de neurones artificiels sont largement utilisés dans de nombreusesapplications telles que le traitement d’image ou du signal. Récemment, un nouveau modèlede réseau de neurones a été proposé pour concevoir des mémoires associatives, le GBNN(Gripon-Berrou Neural Network). Ce modèle offre une capacité de stockage supérieure àcelle des réseaux de Hopfield lorsque les informations à mémoriser ont une distributionuniforme. Des méthodes améliorant leur performance pour des distributions non-uniformesainsi que des architectures matérielles mettant en œuvre les réseaux GBNN on
Стилі APA, Harvard, Vancouver, ISO та ін.
Ми пропонуємо знижки на всі преміум-плани для авторів, чиї праці увійшли до тематичних добірок літератури. Зв'яжіться з нами, щоб отримати унікальний промокод!

До бібліографії