Literatura científica selecionada sobre o tema "Circuit neuromorphique"

Avec la fin annoncée de la loi de Moore, les acteurs de la microélectronique cherchent de nouveaux paradigmes sur lesquels s’appuyer pour alimenter les développements futurs de notre société de l’information. En s’inspirant des systèmes nerveux biologiques, l’ingénierie neuromorphique offre des perspectives nouvelles qui révolutionnent d’ores et déjà l’intelligence artificielle. Pour que leurs performances permettent leur généralisation, les processeurs neuronaux se doivent d’intégrer des circuits de neurones les plus petits et les moins énergivores possible afin que les réseaux de neurones artificiels qu’ils implémentent atteignent une taille critique. Dans ce travail, nous montrons qu’il est possible de réduire le nombre de composants nécessaires à la conception d’un circuit analogique de neurone impulsionnel par la fonctionnalisation des courants de génération parasites dans un transistor BIMOS intégré en technologie 28 nm FD-SOI et dimensionné aux tailles minimales autorisées par la technologie. Après une caractérisation systématique des ces courants par des mesures quasi-statiques du FD-SOI BIMOS à température ambiante sous différentes polarisations, une modélisation compacte de ce composant adaptée à partir du modèle CEA-LETI UTSOI est proposée. Le circuit analogique de neurone impulsionnel à fuite, intégration et déclenchement basé sur le BIMOS (« BIMOS-based leaky, integrate-and-fire spiking neuron » : BB-LIF SN) est ensuite décrit. L’influence des différentes dimensions caractéristiques et polarisations de contrôle sur son fonctionnement observée lors des mesures sur des démonstrateurs fabriqués sur silicium est expliquée en détail. Un modèle analytique simple de ses limites de fonctionnement est proposé. La cohérence entre les résultats de mesures, ceux de simulations compactes et les prédictions du modèle analytique simple atteste la pertinence des analyses proposées. Dans sa version la plus aboutie, le BB-LIF SN occupe une surface de 15 µm², consomme environ 2 pJ/spike, fonctionne à des fréquences de déclenchement comprises entre 3 et 75 kHz pour des courant synaptique compris entre 600 pA et 25 nA sous une tension d’alimentation de 3 V
While Moore’s law reaches its limits, microelectronics actors are looking for new paradigms to ensure future developments of our information society. Inspired by biologic nervous systems, neuromorphic engineering is providing new perspectives which have already enabled breakthroughs in artificial intelligence. To achieve sufficient performances to allow their spread, neural processors have to integrate neuron circuits as small and as low power(ed) as possible so that artificial neural networks they implement reach a critical size. In this work, we show that it is possible to reduce the number of components necessary to design an analogue spiking neuron circuit thanks to the functionalisation of parasitic generation currents in a BIMOS transistor integrated in 28 nm FD-SOI technology and sized with the minimum dimensions allowed by this technology. After a systematic characterization of the FD-SOI BIMOS currents under several biases through quasi-static measurements at room temperature, a compact model of this component, adapted from the CEA-LETI UTSOI one, is proposed. The BIMOS-based leaky, integrate-and-fire spiking neuron (BB-LIF SN) circuit is described. Influence of the different design and bias parameters on its behaviour observed during measurements performed on a demonstrator fabricated in silicon is explained in detail. A simple analytic model of its operating boundaries is proposed. The coherence between measurement and compact simulation results and predictions coming from the simple analytic model attests to the relevance of the proposed analysis. In its most successful achievement, the BB-LIF SN circuit is 15 µm², consumes around 2 pJ/spike, triggers at a rate between 3 and 75 kHz for 600 pA to 25 nA synaptic currents under a 3 V power supply

Avec le développement de l'internet des objets et de l'intelligence artificielle, le "déluge de données" est une réalité, poussant au développement de systèmes de calcul efficaces énergétiquement. Dans ce contexte, en effectuant le calcul directement à l'intérieur ou à proximité des mémoires, le paradigme de l'in/near-memory-computing (I/NMC) semble être une voie prometteuse. En effet, les transferts de données entre les mémoires et les unités de calcul sont très énergivores. Cependant, les classiques mémoires Flash souffrent de problèmes de miniaturisation et ne semblent pas facilement adaptées à l'I/NMC. Ceci n'est pas le cas de nouvelles technologies mémoires émergentes comme les ReRAM. Ces dernières souffrent cependant d'une variabilité importante, et nécessitent l'utilisation d'un transistor d'accès par bit (1T1R) pour limiter les courants de fuite, dégradant ainsi leur densité. Dans cette thèse, nous nous proposons de résoudre ces deux défis. Tout d'abord, l'impact de la variabilité des ReRAM sur les opérations de lecture et de calcul en mémoire est étudié, et de nouvelles techniques de calculs booléens robustes et à faible impact surfacique sont développées. Dans le contexte des réseaux de neurones, de nouveaux accélérateurs neuromorphiques à base de ReRAM sont proposés et caractérisés, visant une bonne robustesse face à la variabilité, un bon parallélisme et une efficacité énergétique élevée. Dans un deuxième temps, pour résoudre les problèmes de densité d'intégration, une nouvelle technologie de cube mémoire 3D à base de ReRAM 1T1R est proposée, pouvant à la fois être utilisée en tant que mémoire de type NOR 3D dense qu'en tant qu'accélérateur pour l'I/NMC
With the advent of edge devices and artificial intelligence, the data deluge is a reality, making energy-efficient computing systems a must-have. Unfortunately, classical von Neumann architectures suffer from the high cost of data transfers between memories and processing units. At the same time, CMOS scaling seems more and more challenging and costly to afford, limiting the chips' performance due to power consumption issues.In this context, bringing the computation directly inside or near memories (I/NMC) seems an appealing solution. However, data-centric applications require an important amount of non-volatile storage, and modern Flash memories suffer from scaling issues and are not very suited for I/NMC. On the other hand, emerging memory technologies such as ReRAM present very appealing memory performances, good scalability, and interesting I/NMC features. However, they suffer from variability issues and from a degraded density integration if an access transistor per bitcell (1T1R) is used to limit the sneak-path currents. This thesis work aims to overcome these two challenges. First, the variability impact on read and I/NMC operations is assessed and new robust and low-overhead ReRAM-based boolean operations are proposed. In the context of neural networks, new ReRAM-based neuromorphic accelerators are developed and characterized, with an emphasis on good robustness against variability, good parallelism, and high energy efficiency. Second, to resolve the density integration issues, an ultra-dense 3D 1T1R ReRAM-based Cube and its architecture are proposed, which can be used as a 3D NOR memory as well as a low overhead and energy-efficient I/NMC accelerator

Les machines de vision basées sur les méthodes computationnelles actuelles ont besoin de capteurs de caractéristiques de bas niveau. Ces capteurs mesurent des propriétés locales de l'image comme l'échelle, l'orientation et le mouvement. Les dispositifs de circuits intégrés analogiques qui imitent les fonctions des systèmes biologiques sont robustes, de basse consommation et assez rapides afin de résoudre des problèmes de vision et de traitement d'image en temps en réel. Dans cette thèse, nous montrons comment les réseaux résistifs actifs avec peu de connections offrent un cadre pertinent pour la réalisation de capteurs de caractéristiques de bas niveaux habituellement utilisés en vision par ordinateur (filtrage passe-bande, détecteurs de contours, détecteurs de vitesse, etc. ). Ces réseaux résistifs actifs permettent également de construire une architecture homogène et simple. Les réseaux résistifs avec une interaction à quatre voisins implémentent à la fois des filtres spatio-temporels sélectifs à la vitesse et des filtres spatiaux orientés. Avec une architecture basée sur des réseaux résistifs actifs, les filtres sélectifs à la vitesse permettent d'estimer avec efficacité et fiabilité le mouvement. La génération de filtres complexes utilisés en vision par ordinateur est réalisée à partir d'une base de filtres spatiaux orientés basés sur les réseaux résistifs. La génération de filtres complexes (ex. , filtres passe-bande orientés en quadrature, détecteurs de coins, détecteurs de mouvement, etc. ) est approximée à partir d'une combinaison linéaire de cette base de filtres. Changer la combinaison linéaire des filtres de la base permet alors d'ajuster l'architecture à d'autres caractéristiques de l'image. En conclusion, l'architecture que nous proposons offre une méthode de faible complexité permettant la réalisation de filtres spatiaux et spatiotemporels
Vision machines based on actual computational methods require the development of simple low-level feature detectors. The low-level feature detectors measure local image properties as scale, orientation, and velocity. Analog VLSI devices that mimic some functionality of biological systems appear to be robust, low power consuming, and fast enough to solve vision problems in real time. In this thesis, it is shown that active resistive diffusion networks with low connectivity offer a common framework for the implementation of the low-level feature detectors commonly used in vision (band-pass, wedge, endstopped, velocity-tuned, etc. ) yielding to a simple and homogeneous architecture. Diffusion networks with four neighbor interactions implement velocity-tuned spatiotemporal filters and oriented spatial filters. Velocity-tuned filters yield to efficient and reliable motion estimation using an analog architecture based on active resistive networks from the photoreceptor level to velocity estimation. Oriented spatial filters using resistive diffusion networks yield to a filter basis able to generate complex filters commonly used in vision. From this basis of filters, we generate more complex filters (e. G. Oriented quadrature band-pass, quadrature wedge filters) that are approximated by a linear combination of that basis. Changing the linear combination of the basis filters allows the tuning of the architecture to different features. The proposed architecture offers a way to implement both spatial and spatiotemporal filters (motion sensors) with a low cost. This approach opens an issue to the problem of implementing large sets of spatial and spatiotemporal filters tuned to different features (edges, junctions, velocity, etc. ) in a single chip

Alors que les exigences en matière d'IA augmentent, de nouveaux paradigmes informatiques deviennent essentiels. Les architectures traditionnelles de von Neumann peinent à répondre aux exigences intensives de l'IA. L'informatique neuromorphique, inspirée par le cerveau, intègre traitement et mémoire pour une computation plus rapide et efficace, idéale pour des applications d'IA comme l'apprentissage profond et la reconnaissance de formes. Les matériaux clés pour l'informatique neuromorphique incluent les synaptors et les neuristors. Les memristors, des mémoires non volatiles fabriquées à partir d'oxydes tels que HfO2 et TiO2, imitent le comportement synaptique en changeant d'état via des filaments à l'échelle nanométrique ou des transitions de phase. Quant aux neuristors, ils imitent le celui du déclenchement des neurones en utilisant des memristors et des circuits résistance-condensateur reproduisant le modèle LIF (Leaky, Integrate, and Fire). À température ambiante, l’isolant de Mott VO2 remplit les fonctions neuronales en formant des chemins conducteurs volatiles. Cependant, les synaptors et les neuristors nécessitent souvent des matériaux différents. L'optimisation de VO2 comme synapse pourrait lui permettre de remplir les deux fonctions à température ambiante.Étudier des systèmes à séparation de phases comme VO2 reste complexe en raison des inhomogénéités. Les avancées en microscopie infrarouge et optique permettent désormais d'imager ces régions avec une résolution nanométrique. Les techniques de champ proche peuvent sonder la conductivité locale à l'échelle nanométrique. Cependant, ces sondes ont des limites : (i) des scans longs pour les inhomogénéités plus grandes et (ii) des transitions de phase induites par la température causant des dérives thermiques et des comparaisons d'images difficiles. Pour y remédier, nous avons développé un système de microscopie optique à champ lointain pour étudier les transitions de phase dans le VO2. Ce système exploite le contraste optique entre les phases isolantes et métalliques, observable des nanomètres aux microns.Nous avons mis en œuvre différents protocoles de température en imagerie continue, compensant la dérive thermique et alignant des images nettes. Cela permet des traces temporelles de pixels uniques pour indiquer les températures spécifiques de transition de phase. Nous avons tout d’abord cartographié la température critique (Tc), la largeur de transition (ΔTc) et leur netteté (δTc). Ces cartographies pourraient permettre d'adapter les propriétés du VO2 pour des applications spécifiques comme les dispositifs de mémoire et les composants à commutation rapide. Nous avons également présenté la première imagerie optique de la mémoire à inversion de rampe (RRM) dans le VO2, montrant l'évolution des clusters pendant l'entraînement thermique. L'accumulation de mémoire se produit aux frontières des clusters et à l'intérieur des patchs, suggérant une diffusion préférentielle des défauts ponctuels.De plus, nous avons mené une analyse d'apprentissage automatique (ML) des motifs fractals dans le VO2, en utilisant le ML pour classifier l'Hamiltonien, conduisant à la formation de motifs. Notre réseau neuronal convolutionnel (CNN) a atteint une haute précision avec des données synthétiques et expérimentales, confirmant la formation de motifs due à la proximité d'un point critique du modèle Ising 2D à champ aléatoire. Cela, combiné à la réduction de symétrie et à la quantification de confiance, offre un puissant nouvel outil pour analyser les transitions de phase complexes dans les matériaux corrélés. Notre recherche fournit une nouvelle méthode de caractérisation optique pour comprendre la dynamique de transition du VO2 et introduit des approches innovantes pour des applications non-mémoires. Ces perspectives posent les bases d'études futures explorant le potentiel de la RRM et étendant les cadres ML à d'autres matériaux corrélés
As AI demands grow, new computing paradigms are essential. Traditional von Neumann architectures struggle with intensive AI requirements. Neuromorphic computing, inspired by the brain, integrates processing and memory for faster, efficient computation, ideal for AI applications like deep learning and pattern recognition.Key materials for neuromorphic computing include synaptors and neuristors. Memristors, non-volatile memories made from oxides like HfO2 and TiO2, mimic synaptic behavior by switching states via nanoscale filaments or phase transitions. Neuristors emulate neuron spiking behavior using memristors and resistance-capacitance circuits to replicate the Leaky, Integrate, and Fire model. Mott insulators like VO2 mimic neuron-like behavior by forming volatile conductive pathways. However, synaptors and neuristors often require different materials. Optimizing VO2 for synaptic behavior could enable it to serve both functions at room temperature.Studying phase-separated systems like VO2 is complex due to inhomogeneities. Advances in infrared and optical microscopy now allow imaging these regions with nanometer-scale resolution. Near-field techniques, using atomic force microscopes coupled to IR lasers, can probe local conductivity at the nanoscale. However, these probes have limitations: (i) long scans for larger inhomogeneities and (ii) temperature-driven phase transitions causing temperature drifts and difficult imaging comparisons.To address these, we developed a far-field optical microscopy setup to study VO2 phase transitions. This setup leverages optical contrast between insulating and metallic phases, observable from nanometers to microns. We applied different temperature protocols while continuously imaging, counteracting temperature drift and aligning sharp images. This enables single-pixel time traces to indicate specific phase transition temperatures.We first mapped critical temperature (Tc), transition width (ΔTc), and transition sharpness (δTc) in VO2. These maps could enable tailoring VO2 properties for specific applications like memory devices and fast switching components.We also presented the first optical imaging of ramp reversal memory (RRM) in VO2, showing cluster evolution during thermal subloop training. Memory accumulation occurs at cluster boundaries and within patches, suggesting preferential diffusion of point defects. This could enhance memory effects through defect engineering, improving memory devices' robustness and stability.Additionally, we pursued a machine learning (ML) analysis of fractal patterns in VO2, using ML to classify the Hamiltonian driving pattern formation. Our convolutional neural network (CNN) achieved high accuracy with synthetic and experimental data, confirming pattern formation driven by proximity to a critical point of the two-dimensional random field Ising model. This framework, combined with symmetry reduction and confidence quantification, offers a new powerful tool for analyzing complex phase transitions in correlated materials.Our research provides a new optical characterization method for understanding VO2 transition dynamics and introduces innovative approaches for optimizing VO2 for non-memory applications. These insights lay a foundation for future studies that explore RRM's potential, and extend ML frameworks to other correlated materials

Le cerveau humain est un système computationnel complexe mais énergétiquement efficace qui excelle aux applications cognitives grâce à sa capacité naturelle à faire de l'inférence. À l'inverse, les systèmes de calculs traditionnels reposant sur la classique architecture de Von Neumann exigent des consommations de puissance importantes pour exécuter de telles tâches. Ces considérations ont donné naissance à la fameuse approche neuromorphique, qui consiste à construire des systèmes de calculs inspirés du cerveau. Dans cette thèse, nous examinons l'utilisation de technologies novatrices, à savoir les mémoires résistives (RRAMs) et les technologies tridimensionnelles (3D) monolithiques, pour permettre l'implémentation matérielle compacte de processeurs neuromorphiques impulssionnels (SNNs) et reconfigurables à faible puissance. Dans un premier temps, nous fournirons une étude détaillée sur l'impact des propriétés électriques des RRAMs dans les SNNs utilisant des synapses à base de RRAMs, et entraînés avec des méthodes d'apprentissage non-supervisées (plasticité fonction du temps d'occurence des impulsions, STDP). Notamment, nous clarifierons le rôle de la variabilité synaptique provenant de la variabilité résistive des RRAMs. Dans un second temps, nous étudierons l'utilisation de matrices de mémoires ternaires adressables par contenu (TCAMs) à base de RRAMs en tant que tables de routage synaptique dans les processeurs SNNs, afin de permettre la reconfigurabilité de la topologie du réseau. Pour ce faire, nous présenterons des caractérisations électriques approfondies de deux circuits TCAMs à base de RRAMs: (i) la structure TCAM la plus courante avec deux-transistors/deux-RRAMs (2T2R), et (ii) une nouvelle structure TCAM avec un-transistor/deux-RRAMs/un-transistor (1T2R1T), toutes deux dotées de la plus petite surface silicium à l'heure actuelle. Nous comparerons les deux structures en termes de performances, fiabilité et endurance. Pour finir, nous explorerons le potentiel des technologies 3D monolithiques en vue d'améliorer l'efficacité en surface. En plus de la classique intégration monolithique des RRAMs dans le retour en fin de ligne (back-end-of-line) des technologies CMOS, nous analyserons l'empilement vertical de transistors CMOS les uns au-dessus des autres. Pour cela, nous démontrerons la possibilité d'intégrer monolithiquement deux niveaux de transistors CMOS avec un niveau de dispositifs RRAMs. Cette preuve de concept sera appuyée par des caractérisations électriques effectuées sur les dispositifs fabriqués
The human brain is a complex, energy-efficient computational system that excels at cognitive tasks thanks to its natural capability to perform inference. By contrast, conventional computing systems based on the classic Von Neumann architecture require large power budget to execute such assignments. Herein comes the idea to build brain-inspired electronic computing systems, the so-called neuromorphic approach. In this thesis, we explore the use of novel technologies, namely Resistive Memories (RRAMs) and three-dimensional (3D) monolithic technologies, to enable the hardware implementation of compact, low-power reconfigurable Spiking Neural Network (SNN) processors. We first provide a comprehensive study of the impact of RRAM electrical properties on SNNs with RRAM synapses and trained with unsupervised learning (Spike-Timing-Dependent Plasticity (STDP)). In particular, we clarify the role of synaptic variability originating from RRAM resistance variability. Second, we investigate the use of RRAM-based Ternary Content-Addressable Memory (TCAM) arrays as synaptic routing tables in SNN processors to enable on-the-fly reconfigurability of network topology. For this purpose, we present in-depth electrical characterisations of two RRAM-based TCAM circuits: (i) the most common two-transistors/two-RRAMs (2T2R) RRAM-based TCAM, and (ii) a novel one-transistor/two-RRAMs/one-transistor (1T2R1T) RRAM-based TCAM, both featuring the smallest silicon area up-to-date. We compare both structures in terms of performance, reliability, and endurance. Finally, we explore the potential of 3D monolithic technologies to improve area-efficiency. In addition to the conventional monolithic integration of RRAMs in the back-end-of-line of CMOS technology, we examine the vertical stacking of CMOS over CMOS transistors. To this end, we demonstrate the full 3D monolithic integration of two tiers of CMOS transistors with one tier of RRAM devices, and present electrical characterisations performed on the fabricated devices

Les travaux de cette thèse apportent une contribution à l'automatisation du flot de conception analogique et mixte, en termes de méthodologies de réutilisation. Des méthodologies de développement et d'exploration de bibliothèques d'IPs (Intellectual Property) analogiques sont développées : définition et caractérisation d'un IP analogique, création et exploration d'une base de données d'IPs, aide à la réutilisation destinée au concepteur. Le circuit utilisé pour l'application de ces méthodologies est un système neuromimétique c'est-à-dire qu'il reproduit l'activité électrique de neurones biologiques. Ces applications montrent à travers trois exemples, l'efficacité et la souplesse de notre méthodologie. Ces travaux proposent également une méthodologie de redimensionnement de circuits analogiques CMOS lors d'une migration technologique.

Les travaux de cette thèse apportent une contribution à l'automatisation du flot de conception analogique et mixte, en termes de méthodologies de réutilisation. Des méthodologies de développement et d'exploration de bibliothèque d'IPs (Intellectual Property) analogiques sont développées : définition et caractérisation d'un IP analogiques, création et exploration d'une base de données d'IPs, aide à la réutilisation destinée au concepteur. Le circuit utilisé pour l'application de ces méthodologies est un système neuromimétique c'est-à-dire qu'il reproduit l'activité électrique de neurones biologiques. Ces applications montrent à travers trois exemples, l'efficacité et la souplesse de notre méthodologie de redimensionnement de circuits analogiques CMOS lors d'une migration technologique.

Cette thèse s’intègre dans le cadre du projet Européen FACETS. Pour ce projet, des systèmes matériels mixtes analogique-numérique effectuant des simulations en temps réel des réseaux de neurones doivent être développés. Le but est d’aider à la compréhension des phénomènes d’apprentissage dans le néocortex. Des circuits intégrés spécifiques analogiques ont préalablement été conçus par l’équipe pour simuler le comportement de plusieurs types de neurones selon le formalisme de Hodgkin-Huxley. La contribution de cette thèse consiste à la conception et la réalisation des circuits numériques permettant de gérer la connectivité entre les cellules au sein du réseau de neurones, suivant les règles de plasticité configurées par l’utilisateur. L’implantation de ces règles est réalisée sur des circuits numériques programmables (FPGA) et est optimisée pour assurer un fonctionnement temps réel pour des réseaux de grande taille. Des nouvelles méthodes de calculs et de communication ont été développées pour satisfaire les contraintes temporelles et spatiales imposées par le degré de réalisme souhaité. Entre autres, un protocole de communication basé sur la technique anneau à jeton a été conçu pour assurer le dialogue entre plusieurs FPGAs situés dans un système multicarte tout en garantissant l’aspect temps-réel des simulations. Les systèmes ainsi développés seront exploités par les laboratoires partenaires, neurobiologistes ou informaticiens
This work has been supported by the European FACETS project. Within this project, we contribute in developing hardware mixed-signal devices for real-time spiking neural network simulation. These devices may potentially contribute to an improved understanding of learning phenomena in the neo-cortex. Neuron behaviours are reproduced using analog integrated circuits which implement Hodgkin-Huxley based models. In this work, we propose a digital architecture aiming to connect many neuron circuits together, forming a network. The inter-neuron connections are reconfigurable and can be ruled by a plasticity model. The architecture is mapped onto a commercial programmable circuit (FPGA). Many methods are developed to optimize the utilisation of hardware resources as well as to meet real-time constraints. In particular, a token-passing communication protocol has been designed and developed to guarantee real-time aspects of the dialogue between several FPGAs in a multiboard system allowing the integration of a large number of neurons. The global system is able to run neural simulations in biological real-time with high degree of realism, and then can be used by neurobiologists and computer scientists to carry on neural experiments

Actuellement, les technologies du traitement d'information ont atteint leurs limites et il devient donc urgent de proposer de nouveaux paradigmes capables de réduire la consommation d'énergie tout en augmentant la capacité de calcul des ordinateurs. Le cerveau humain est un fascinant et puissant organe, avec ses 300 milliards de cellule, il est capable d’effectuer des taches cognitives en consommant 20W. Dans ce contexte nous avons investiguer un nouveau paradigme appelé "neuromorphic computing" ou le traitement bio-inspiré de l'information.L'objectif de cette thèse est de concevoir et de fabriquer un neurone artificiel a très faible consommation utilisant les récentes avancées scientifiques dans les neurosciences et les nanotechnologies. Premièrement, on a investigué le fonctionnement d'un neurone vivant, sa membrane neuronale et nous avons exploré 3 différents modèles de membranes connues sous le nom de Hodgkin Huxley, Wei et Morris Lecar. Deuxièmement, en se basant sur le modèle de Morris Lecar, nous avons réalisé des neurones artificiels analogiques à spike avec différentes constantes de temps. Puis ils ont été fabriqués avec la technologie 65nm CMOS. Par la suite, nous les avons caractérisés et obtenu des performances dépassant l’état de l’art en terme de surface occupée, puissance dissipée et efficacité énergétique. Finalement, on a analysé et comparé le bruit dans ces neurones artificiels avec le bruit dans des neurones biologiques et on a démontré expérimentalement le phénomène de résonance stochastique. Ces neurones artificiels peuvent être extrêmement utiles pour une large variété d’application allant du traitement de données à l’application médicale
Current computing technology has now reached its limits and it becomes thus urgent to propose new paradigms for information processing capable of reducing the energy consumption while improving the computing performances. Moreover, the human brain, is a fascinating and powerful organ with remarkable performances in areas as varied as learning, creativity, fault tolerance. Furthermore, with its total 300 billion cells, is able to perform complex cognitive tasks by consuming only around 20W. In this context, we investigated a new paradigm called neuromorphic or bio-inspired information processing.More precisely, the purpose of this thesis was to design and fabricate an ultra-low power artificial neuron using recent advances in neuroscience and nanotechnology. First, we investigated the functionalities of living neurons, their neuronal membrane and explored different membrane models known as Hodgkin Huxley, Wei and Morris Lecar models. Second, based on the Morris Lecar model, we designed analog spiking artificial neurons with different time constants and these neurons were fabricated using 65nm CMOS technology. Then we characterized these artificial neurons and obtained state of the art performances in terms of area, dissipated power and energy efficiency. Finally we investigated the noise within these artificial neurons, compared it with the biological sources of noise in a living neuron and experimentally demonstrated the stochastic resonance phenomenon. These artificial neurons can be extremely useful for a large variety of applications, ranging from data analysis (image and video processing) to medical aspect (neuronal implants)