Artykuły w czasopismach na temat „Modeling of processor design”
Utwórz poprawne odniesienie w stylach APA, MLA, Chicago, Harvard i wielu innych
Sprawdź 50 najlepszych artykułów w czasopismach naukowych na temat „Modeling of processor design”.
Przycisk „Dodaj do bibliografii” jest dostępny obok każdej pracy w bibliografii. Użyj go – a my automatycznie utworzymy odniesienie bibliograficzne do wybranej pracy w stylu cytowania, którego potrzebujesz: APA, MLA, Harvard, Chicago, Vancouver itp.
Możesz również pobrać pełny tekst publikacji naukowej w formacie „.pdf” i przeczytać adnotację do pracy online, jeśli odpowiednie parametry są dostępne w metadanych.
Przeglądaj artykuły w czasopismach z różnych dziedzin i twórz odpowiednie bibliografie.
Li, Lei, Hai-bin Shen, Kai Huang, Xiao-lang Yan, Han Sangil i Ahmed A Jerraya. "Distributed Memory Service Modeling in Multi-Processor Design". Journal of Electronics & Information Technology 30, nr 11 (14.04.2011): 2750–54. http://dx.doi.org/10.3724/sp.j.1146.2007.00596.
Pełny tekst źródłaEyerman, Stijn, i Lieven Eeckhout. "Probabilistic job symbiosis modeling for SMT processor scheduling". ACM SIGPLAN Notices 45, nr 3 (5.03.2010): 91–102. http://dx.doi.org/10.1145/1735971.1736033.
Pełny tekst źródłaLee, Je-Hoon. "Power Modeling Framework for an Asynchronous Processor". Journal of Circuits, Systems and Computers 25, nr 06 (31.03.2016): 1650057. http://dx.doi.org/10.1142/s0218126616500572.
Pełny tekst źródłaLIN, S., Y. CHEN, C. YU, Y. LIU i C. LEE. "Dynamic modeling and control structure design of an experimental fuel processor". International Journal of Hydrogen Energy 31, nr 3 (marzec 2006): 413–26. http://dx.doi.org/10.1016/j.ijhydene.2005.06.027.
Pełny tekst źródłaWu, Wei, Shu-Bo Yang, Jenn-Jiang Hwang i Xinggui Zhou. "Design, modeling, and optimization of a lightweight MeOH-to-H2 processor". International Journal of Hydrogen Energy 43, nr 31 (sierpień 2018): 14451–65. http://dx.doi.org/10.1016/j.ijhydene.2018.05.135.
Pełny tekst źródłaSo, Hwisoo, Yohan Ko, Jinhyo Jung, Kyoungwoo Lee i Aviral Shrivastava. "gemV-tool: A Comprehensive Soft Error Reliability Estimation Tool for Design Space Exploration". Electronics 12, nr 22 (8.11.2023): 4573. http://dx.doi.org/10.3390/electronics12224573.
Pełny tekst źródłaKumar, K. S., i J. H. Tracey. "Modeling and Description of Processor-Based Systems with DTMSII". IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems 6, nr 1 (styczeń 1987): 116–27. http://dx.doi.org/10.1109/tcad.1987.1270254.
Pełny tekst źródłaMartin, Grant. "Multi-Processor SoC-Based Design Methodologies Using Configurable and Extensible Processors". Journal of Signal Processing Systems 53, nr 1-2 (29.11.2007): 113–27. http://dx.doi.org/10.1007/s11265-007-0153-7.
Pełny tekst źródłaMartono i Zulfi. "Perancangan Aplikasi Point of Sale (POS) pada Karya Maju Jaya". Jurnal PROCESSOR 17, nr 2 (28.10.2022): 114–24. http://dx.doi.org/10.33998/processor.2022.17.2.1266.
Pełny tekst źródłaOliveira, Marcio F. da S., Eduardo W. Brião, Francisco A. Nascimento i Flávio R. Wagner. "Model Driven Engineering for MPSoC Design Space Exploration". Journal of Integrated Circuits and Systems 3, nr 1 (18.11.2008): 13–22. http://dx.doi.org/10.29292/jics.v3i1.277.
Pełny tekst źródłaFleury, M., A. C. Downton i A. F. Clark. "Modelling pipelines for embedded parallel processor system design". Electronics Letters 33, nr 22 (1997): 1852. http://dx.doi.org/10.1049/el:19971249.
Pełny tekst źródłaLakhdara, Zakaria, i Salah Merniz. "A SysML and CLEAN Based Methodology for RISC Processor Micro-Architecture Design". International Journal of Embedded and Real-Time Communication Systems 6, nr 1 (styczeń 2015): 101–31. http://dx.doi.org/10.4018/ijertcs.2015010105.
Pełny tekst źródłaEeckhout, Lieven, Robert H. Bell Jr., Bastiaan Stougie, Koen De Bosschere i Lizy K. John. "Control Flow Modeling in Statistical Simulation for Accurate and Efficient Processor Design Studies". ACM SIGARCH Computer Architecture News 32, nr 2 (2.03.2004): 350. http://dx.doi.org/10.1145/1028176.1006730.
Pełny tekst źródłaConte, T. M., K. N. Menezes, S. W. Sathaye i M. C. Toburen. "System-level power consumption modeling and tradeoff analysis techniques for superscalar processor design". IEEE Transactions on Very Large Scale Integration (VLSI) Systems 8, nr 2 (kwiecień 2000): 129–37. http://dx.doi.org/10.1109/92.831433.
Pełny tekst źródłaPrado, Bruno, Edna Barros, Thiago Figueredo i André Aziz. "HdSC: A Fast and Preemptive Modeling for on Host HdS Development". Journal of Integrated Circuits and Systems 7, nr 1 (27.12.2012): 61–71. http://dx.doi.org/10.29292/jics.v7i1.356.
Pełny tekst źródłaChakraborty, Bidesh, Mamata Dalui i Biplab K. Sikdar. "Design of a Reliable Cache System for Heterogeneous CMPs". Journal of Circuits, Systems and Computers 27, nr 14 (23.08.2018): 1850219. http://dx.doi.org/10.1142/s0218126618502195.
Pełny tekst źródłaKnopf, George K., i Madan M. Gupta. "Design of a multitask neurovision processor". Journal of Mathematical Imaging and Vision 2, nr 2-3 (listopad 1992): 233–50. http://dx.doi.org/10.1007/bf00118592.
Pełny tekst źródłaGadag, Shiva P., Susan K. Patra, Volkan Ozguz, Phillipe Marchand i Sadik Esener. "Design and Analysis: Thermal Emulator Cubes for Opto-Electronic Stacked Processor". Journal of Electronic Packaging 124, nr 3 (26.07.2002): 198–204. http://dx.doi.org/10.1115/1.1481894.
Pełny tekst źródłaFleury, M., R. P. Self i A. C. Downton. "Large-Scale, Parallel Embedded Applications: A Hardware Design Model for Software Engineers". International Journal of Electrical Engineering & Education 38, nr 4 (październik 2001): 348–67. http://dx.doi.org/10.7227/ijeee.38.4.8.
Pełny tekst źródłaReshadi, Mehrdad, Bita Gorjiara i Nikil D. Dutt. "Generic Processor Modeling for Automatically Generating Very Fast Cycle-Accurate Simulators". IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems 25, nr 12 (grudzień 2006): 2904–18. http://dx.doi.org/10.1109/tcad.2006.882597.
Pełny tekst źródłaKim, Sung Je, i Young Man Cho. "Optimal design of a rapid thermal processor via physics-based modeling and convex optimization". Control Engineering Practice 10, nr 11 (listopad 2002): 1199–210. http://dx.doi.org/10.1016/s0967-0661(02)00098-9.
Pełny tekst źródłaUma, S., i P. Sakthivel. "Hardware Evaluation and Software Framework Construction for Performance Measurement of Embedded Processor". Journal of Computational and Theoretical Nanoscience 15, nr 2 (1.02.2018): 586–94. http://dx.doi.org/10.1166/jctn.2018.7126.
Pełny tekst źródłaJain, Abhishek, i Richa Gupta. "Unified and Modular Modeling and Functional Verification Framework of Real-Time Image Signal Processors". VLSI Design 2016 (26.09.2016): 1–14. http://dx.doi.org/10.1155/2016/7283471.
Pełny tekst źródłaPon Pushpa, S. Ewins, i Manamalli Devasikamani. "Schedulability Analysis for Rate Monotonic Algorithm-Shortest Job First Using UML-RT". Modelling and Simulation in Engineering 2014 (2014): 1–10. http://dx.doi.org/10.1155/2014/206364.
Pełny tekst źródłaYao, Wu-Sung. "Modeling and stabilization of eccentric gravity machinery". Advances in Mechanical Engineering 10, nr 1 (styczeń 2018): 168781401775178. http://dx.doi.org/10.1177/1687814017751782.
Pełny tekst źródłaZou, An, Huifeng Zhu, Jingwen Leng, Xin He, Vijay Janapa Reddi, Christopher D. Gill i Xuan Zhang. "System-level Early-stage Modeling and Evaluation of IVR-assisted Processor Power Delivery System". ACM Transactions on Architecture and Code Optimization 18, nr 4 (31.12.2021): 1–27. http://dx.doi.org/10.1145/3468145.
Pełny tekst źródłaChadha, Ankit, Shreyas Gaonkar i Aditi Desai. "Design, Modeling and Implementation of 8-bit Processor for Intelligent Automatic Chocolate Vending Machine (AVM)". International Journal of Computer Applications 89, nr 17 (26.03.2014): 1–7. http://dx.doi.org/10.5120/15720-4549.
Pełny tekst źródłaZhang, Qi, i Wenhui Pei. "DSP Processer-in-the-Loop Tests Based on Automatic Code Generation". Inventions 7, nr 1 (11.01.2022): 12. http://dx.doi.org/10.3390/inventions7010012.
Pełny tekst źródłaOgbodo, Mark, Khanh Dang, Fukuchi Tomohide i Abderazek Abdallah. "Architecture and Design of a Spiking Neuron Processor Core Towards the Design of a Large-scale Event-Driven 3D-NoC-based Neuromorphic Processor". SHS Web of Conferences 77 (2020): 04003. http://dx.doi.org/10.1051/shsconf/20207704003.
Pełny tekst źródłaLiu, Shaohan, i Dake Liu. "Design Space Exploration of 1-D FFT Processor". Journal of Signal Processing Systems 90, nr 11 (23.07.2018): 1609–21. http://dx.doi.org/10.1007/s11265-018-1393-4.
Pełny tekst źródłaGarrett, James H., i Steven J. Fenves. "A knowledge-based standards processor for structural component design". Engineering with Computers 2, nr 4 (grudzień 1987): 219–38. http://dx.doi.org/10.1007/bf01276414.
Pełny tekst źródłaZiolek, Scott A., i Pieter C. Kruithof. "Human Modeling & Simulation: A Primer for Practitioners". Proceedings of the Human Factors and Ergonomics Society Annual Meeting 44, nr 38 (lipiec 2000): 825–27. http://dx.doi.org/10.1177/154193120004403839.
Pełny tekst źródłaDuan, Feng Yang, Li Min Chang i Ye Zhan. "Realization of the Detecting Method for Aircraft Digital Image Transmission System Based on Multi-Processor". Advanced Materials Research 490-495 (marzec 2012): 2352–56. http://dx.doi.org/10.4028/www.scientific.net/amr.490-495.2352.
Pełny tekst źródłaSrinivasan, V. Prasanna, i A. P. Shanthi. "A BBN-Based Framework for Design Space Pruning of Application Specific Instruction Processors". Journal of Circuits, Systems and Computers 25, nr 04 (2.02.2016): 1650028. http://dx.doi.org/10.1142/s0218126616500286.
Pełny tekst źródłaHamblen, James O. "Using Vhdl Based Modeling, Synthesis, and Simulation in an Introductory Computer Architecture Laboratory". International Journal of Electrical Engineering & Education 33, nr 3 (lipiec 1996): 251–60. http://dx.doi.org/10.1177/002072099603300306.
Pełny tekst źródłaSarigul, N., M. Jin, G. R. Kolar i H. A. Kamel. "Design of array processor software for nonlinear structural analysis". Computers & Structures 20, nr 6 (1985): 963–74. http://dx.doi.org/10.1016/0045-7949(85)90016-1.
Pełny tekst źródłaUgwueze, Ogechukwu Kingsley, Chijindu C. V., Udeze C. C., Ahaneku A. M., Eneh N. J., Obinna M. Ezeja i Edward C. Anoliefo. "Modeling cache performance for embedded systems". Bulletin of Electrical Engineering and Informatics 10, nr 5 (1.10.2021): 2910–20. http://dx.doi.org/10.11591/eei.v10i5.2459.
Pełny tekst źródłaKIM, H. Y. "Trace-Driven Performance Simulation Modeling for Fast Evaluation of Multimedia Processor by Simulation Reuse". IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences E88-A, nr 12 (1.12.2005): 3306–14. http://dx.doi.org/10.1093/ietfec/e88-a.12.3306.
Pełny tekst źródłaBAHN, JUN HO, SEUNG EUN LEE, YOON SEOK YANG, JUNGSOOK YANG i NADER BAGHERZADEH. "ON DESIGN AND APPLICATION MAPPING OF A NETWORK-ON-CHIP(NOC) ARCHITECTURE". Parallel Processing Letters 18, nr 02 (czerwiec 2008): 239–55. http://dx.doi.org/10.1142/s0129626408003363.
Pełny tekst źródłaBai, Mingsian R., i Kwuen-Yieng Ou. "Design and Implementation of Electromagnetic Active Control Actuators". Journal of Vibration and Control 9, nr 8 (sierpień 2003): 997–1017. http://dx.doi.org/10.1177/10775463030098006.
Pełny tekst źródłaDzitac, Pavel, i Md Mazid Abdul. "Modeling of an Object Manipulation Motion Planner and Grasping Rules". Applied Mechanics and Materials 278-280 (styczeń 2013): 664–72. http://dx.doi.org/10.4028/www.scientific.net/amm.278-280.664.
Pełny tekst źródłaHaj Ahmad, Hanan, Ehab M. Almetwally i Dina A. Ramadan. "Investigating the Relationship between Processor and Memory Reliability in Data Science: A Bivariate Model Approach". Mathematics 11, nr 9 (3.05.2023): 2142. http://dx.doi.org/10.3390/math11092142.
Pełny tekst źródłaZhang, Zeng Nian, Zun Yi Wang, Mian Mian Chen i Jiong Shi. "Intelligent Transportation Video Detecting System Based on DSP". Applied Mechanics and Materials 701-702 (grudzień 2014): 498–504. http://dx.doi.org/10.4028/www.scientific.net/amm.701-702.498.
Pełny tekst źródłaISKANDARANI, MAHMOUD Z. "MATHEMATICAL MODELING OF THE PROGRAMING FIELD IN A NEURAL SWITCH USING THE SEMI-INFINITE COPLANAR ELECTRODE APPROXIMATION". Advances in Complex Systems 09, nr 03 (wrzesień 2006): 193–207. http://dx.doi.org/10.1142/s021952590600080x.
Pełny tekst źródłaA S, Asif Ahmad. "A Cost Effective DVI interface on Virtex-5 FPGA Through Verilog HDL". INTERNATIONAL JOURNAL OF COMPUTERS & TECHNOLOGY 13, nr 2 (12.04.2014): 4230–36. http://dx.doi.org/10.24297/ijct.v13i2.2905.
Pełny tekst źródłaZaitsev, Vladimir, i Evgeniy Tsybaev. "Estimation of timing characteristics in real-time computer systems using Petri nets". Management of Development of Complex Systems, nr 54 (2.06.2023): 48–62. http://dx.doi.org/10.32347/2412-9933.2023.54.48-62.
Pełny tekst źródłaLee, Ki Dong, Bum Hee Lee i Myoung Sam Ko. "A comparative model-based analysis and design for multi-robot systems". Robotica 13, nr 1 (styczeń 1995): 65–76. http://dx.doi.org/10.1017/s0263574700017495.
Pełny tekst źródłaDiehl, Joao B., i Eduardo W. Bergamini. "The L language for parallel processor machines". SIMULATION 58, nr 1 (styczeń 1992): 49–61. http://dx.doi.org/10.1177/003754979205800108.
Pełny tekst źródłaYADAV, PRADEEP KUMAR, M. P. SINGH i KULDEEP SHARMA. "TASK ALLOCATION MODEL FOR RELIABILITY AND COST OPTIMIZATION IN DISTRIBUTED COMPUTING SYSTEM". International Journal of Modeling, Simulation, and Scientific Computing 02, nr 02 (czerwiec 2011): 131–49. http://dx.doi.org/10.1142/s179396231100044x.
Pełny tekst źródłaBeaman, Brian, i Jean Audet. "High Current Testing and Simulation for Land Grid Array Sockets". International Symposium on Microelectronics 2017, nr 1 (1.10.2017): 000659–62. http://dx.doi.org/10.4071/isom-2017-poster3_002.
Pełny tekst źródła