Artykuły w czasopismach na temat „Metal oxide semiconductors, Complementary Design and construction”
Utwórz poprawne odniesienie w stylach APA, MLA, Chicago, Harvard i wielu innych
Sprawdź 20 najlepszych artykułów w czasopismach naukowych na temat „Metal oxide semiconductors, Complementary Design and construction”.
Przycisk „Dodaj do bibliografii” jest dostępny obok każdej pracy w bibliografii. Użyj go – a my automatycznie utworzymy odniesienie bibliograficzne do wybranej pracy w stylu cytowania, którego potrzebujesz: APA, MLA, Harvard, Chicago, Vancouver itp.
Możesz również pobrać pełny tekst publikacji naukowej w formacie „.pdf” i przeczytać adnotację do pracy online, jeśli odpowiednie parametry są dostępne w metadanych.
Przeglądaj artykuły w czasopismach z różnych dziedzin i twórz odpowiednie bibliografie.
Sotner, Roman, Jan Jerabek, Ladislav Polak, Roman Prokop i Vilem Kledrowetz. "Integrated Building Cells for a Simple Modular Design of Electronic Circuits with Reduced External Complexity: Performance, Active Element Assembly, and an Application Example". Electronics 8, nr 5 (22.05.2019): 568. http://dx.doi.org/10.3390/electronics8050568.
Pełny tekst źródłaBreslin, Catherine, i Adrian O'Lenskie. "Neuromorphic hardware databases for exploring structure–function relationships in the brain". Philosophical Transactions of the Royal Society of London. Series B: Biological Sciences 356, nr 1412 (29.08.2001): 1249–58. http://dx.doi.org/10.1098/rstb.2001.0904.
Pełny tekst źródłaAnusha, N., i T. Sasilatha. "Performance Analysis of Wide AND OR Structures Using Keeper Architectures in Various Complementary Metal Oxide Semiconductors Technologies". Journal of Computational and Theoretical Nanoscience 13, nr 10 (1.10.2016): 6999–7008. http://dx.doi.org/10.1166/jctn.2016.5660.
Pełny tekst źródłaRajendran, Selvakumar, Arvind Chakrapani, Srihari Kannan i Abdul Quaiyum Ansari. "A Research Perspective on CMOS Current Mirror Circuits: Configurations and Techniques". Recent Advances in Electrical & Electronic Engineering (Formerly Recent Patents on Electrical & Electronic Engineering) 14, nr 4 (17.06.2021): 377–97. http://dx.doi.org/10.2174/2352096514666210127140831.
Pełny tekst źródłaKalagadda, B., N. Muthyala i K. K. Korlapati. "Performance Comparison of Digital Circuits Using Subthreshold Leakage Power Reduction Techniques". Journal of Engineering Research [TJER] 14, nr 1 (1.03.2017): 74. http://dx.doi.org/10.24200/tjer.vol14iss1pp74-84.
Pełny tekst źródłaWang, Xiaochun, Meicheng Fu, Heng Yang, Jiali Liao i Xiujian Li. "Temperature and Pulse-Energy Range Suitable for Femtosecond Pulse Transmission in Si Nanowire Waveguide". Applied Sciences 10, nr 23 (26.11.2020): 8429. http://dx.doi.org/10.3390/app10238429.
Pełny tekst źródłaMizuno, Tomohisa, Naoki Mizoguchi, Kotaro Tanimoto, Tomoaki Yamauchi, Mitsuo Hasegawa, Toshiyuki Sameshima i Tsutomu Tezuka. "New Source Heterojunction Structures with Relaxed/Strained Semiconductors for Quasi-Ballistic Complementary Metal–Oxide–Semiconductor Transistors: Relaxation Technique of Strained Substrates and Design of Sub-10 nm Devices". Japanese Journal of Applied Physics 49, nr 4 (20.04.2010): 04DC13. http://dx.doi.org/10.1143/jjap.49.04dc13.
Pełny tekst źródłaChang, Wen-Teng, Hsu-Jung Hsu i Po-Heng Pao. "Vertical Field Emission Air-Channel Diodes and Transistors". Micromachines 10, nr 12 (6.12.2019): 858. http://dx.doi.org/10.3390/mi10120858.
Pełny tekst źródłaHeyns, M., i W. Tsai. "Ultimate Scaling of CMOS Logic Devices with Ge and III–V Materials". MRS Bulletin 34, nr 7 (lipiec 2009): 485–92. http://dx.doi.org/10.1557/mrs2009.136.
Pełny tekst źródłaBanerjee, Writam. "Challenges and Applications of Emerging Nonvolatile Memory Devices". Electronics 9, nr 6 (22.06.2020): 1029. http://dx.doi.org/10.3390/electronics9061029.
Pełny tekst źródłaRen, Xiaojiao, Ming Zhang, Nicolas Llaser i Yiqi Zhuang. "On-Chip Measurement of Quality Factor Implemented in 0.35μm CMOS". Journal of Circuits, Systems and Computers 25, nr 08 (17.05.2016): 1650087. http://dx.doi.org/10.1142/s0218126616500870.
Pełny tekst źródłaKajal i Vijay Kumar Sharma. "An Investigation for the Negative-Bias Temperature Instability Aware CMOS Logic". Micro and Nanosystems 13 (25.01.2021). http://dx.doi.org/10.2174/1876402913666210125144339.
Pełny tekst źródła"The Mixed Logic Style based Low Power and High Speed 3-2 Compressor for ASIC designs at 32nm Technology". International Journal of Engineering and Advanced Technology 9, nr 1 (30.10.2019): 43–49. http://dx.doi.org/10.35940/ijeat.a1027.109119.
Pełny tekst źródła"The Mixed Logic Style based Low Power and High Speed One-bit Binary adder for SOI Designs AT 32NM Technology". International Journal of Recent Technology and Engineering 8, nr 4 (30.11.2019): 361–66. http://dx.doi.org/10.35940/ijrte.d6903.118419.
Pełny tekst źródłaNaz, Syed Farah, Sadat Riyaz i Vijay Kumar Sharma. "A Review of QCA Nanotechnology as an Alternate to CMOS". Current Nanoscience 17 (1.03.2021). http://dx.doi.org/10.2174/1573413717666210301111822.
Pełny tekst źródłaTorres, Florent, Eric Kerhervé, Andreia Cathelin i Magali De Matos. "A 31 GHz body-biased configurable power amplifier in 28 nm FD-SOI CMOS for 5 G applications". International Journal of Microwave and Wireless Technologies, 25.08.2020, 1–18. http://dx.doi.org/10.1017/s1759078720001087.
Pełny tekst źródłaTR, Mrs Lakshmidevi, Mr K. N. Jeevan Reddy, Mr Ashrith Rao, Mr Dhanush Kashyap S i Ms Chandini K. "Comparison of 4-Bit SAR ADC Using Different Logic Styles in 90nm Technology". International Journal of Advanced Research in Science, Communication and Technology, 6.08.2021, 100–108. http://dx.doi.org/10.48175/ijarsct-1817.
Pełny tekst źródłaChang, Jane P. "Innovative Curriculum on Electronic Materials Processing and Engingeering". MRS Proceedings 684 (2001). http://dx.doi.org/10.1557/proc-684-gg5.2.
Pełny tekst źródłaLi, Kai, Chao Teng, Shuang Wang i Qianhao Min. "Recent Advances in TiO2-Based Heterojunctions for Photocatalytic CO2 Reduction With Water Oxidation: A Review". Frontiers in Chemistry 9 (15.04.2021). http://dx.doi.org/10.3389/fchem.2021.637501.
Pełny tekst źródłaRahimi, Ronak, i D. Korakakis. "Charge transport in ambipolar pentacene thin film transistors". MRS Proceedings 1286 (2011). http://dx.doi.org/10.1557/opl.2011.239.
Pełny tekst źródła