Artykuły w czasopismach na temat „Memory transistors”
Utwórz poprawne odniesienie w stylach APA, MLA, Chicago, Harvard i wielu innych
Sprawdź 50 najlepszych artykułów w czasopismach naukowych na temat „Memory transistors”.
Przycisk „Dodaj do bibliografii” jest dostępny obok każdej pracy w bibliografii. Użyj go – a my automatycznie utworzymy odniesienie bibliograficzne do wybranej pracy w stylu cytowania, którego potrzebujesz: APA, MLA, Harvard, Chicago, Vancouver itp.
Możesz również pobrać pełny tekst publikacji naukowej w formacie „.pdf” i przeczytać adnotację do pracy online, jeśli odpowiednie parametry są dostępne w metadanych.
Przeglądaj artykuły w czasopismach z różnych dziedzin i twórz odpowiednie bibliografie.
Al-shawi, Amjad, Maysoon Alias, Paul Sayers i Mohammed Fadhil Mabrook. "Improved Memory Properties of Graphene Oxide-Based Organic Memory Transistors". Micromachines 10, nr 10 (25.09.2019): 643. http://dx.doi.org/10.3390/mi10100643.
Pełny tekst źródłaXie, Fangqing, Maryna N. Kavalenka, Moritz Röger, Daniel Albrecht, Hendrik Hölscher, Jürgen Leuthold i Thomas Schimmel. "Copper atomic-scale transistors". Beilstein Journal of Nanotechnology 8 (1.03.2017): 530–38. http://dx.doi.org/10.3762/bjnano.8.57.
Pełny tekst źródłaSrinivasarao, B. N., i K. Chandrabhushana Rao. "Design and Analysis of Area Efficient 128 Bytes SRAM Architecture". Journal of VLSI Design and Signal Processing 8, nr 1 (30.03.2022): 19–26. http://dx.doi.org/10.46610/jovdsp.2022.v08i01.004.
Pełny tekst źródłaKim, Woojo, Jimin Kwon i Sungjune Jung. "3D Integration of Flexible and Printed Electronics: Integrated Circuits, Memories, and Sensors". Journal of Flexible and Printed Electronics 2, nr 2 (grudzień 2023): 199–210. http://dx.doi.org/10.56767/jfpe.2023.2.2.199.
Pełny tekst źródłaKim, Ji-Hun, Hyeon-Jun Kim, Ki-Jun Kim, Tae-Hun Shim, Jin-Pyo Hong i Jea-gun Park. "3-Terminal Igzo FET Based 2T0C DRAM Combined Bit-Line Structure". ECS Meeting Abstracts MA2023-02, nr 30 (22.12.2023): 1561. http://dx.doi.org/10.1149/ma2023-02301561mtgabs.
Pełny tekst źródłaBrtník, Bohumil. "Assembling a Formula for Current Transferring by Using a Summary Graph and Transformation Graphs". Journal of Electrical Engineering 64, nr 5 (1.09.2013): 334–36. http://dx.doi.org/10.2478/jee-2013-0050.
Pełny tekst źródłaLee, Edward, Daehyun Kim, Jinwoo Kim, Sung Kyu Lim i Saibal Mukhopadhyay. "A ReRAM Memory Compiler for Monolithic 3D Integrated Circuits in a Carbon Nanotube Process". ACM Journal on Emerging Technologies in Computing Systems 18, nr 1 (31.01.2022): 1–20. http://dx.doi.org/10.1145/3466681.
Pełny tekst źródłaChoi, Young Jin, Jihyun Kim, Min Je Kim, Hwa Sook Ryu, Han Young Woo, Jeong Ho Cho i Joohoon Kang. "Hysteresis Behavior of the Donor–Acceptor-Type Ambipolar Semiconductor for Non-Volatile Memory Applications". Micromachines 12, nr 3 (12.03.2021): 301. http://dx.doi.org/10.3390/mi12030301.
Pełny tekst źródłaQiu, Haiyang, Dandan Hao, Hui Li, Yepeng Shi, Yao Dong, Guoxia Liu i Fukai Shan. "Transparent and biocompatible In2O3 artificial synapses with lactose–citric acid electrolyte for neuromorphic computing". Applied Physics Letters 121, nr 18 (31.10.2022): 183301. http://dx.doi.org/10.1063/5.0124219.
Pełny tekst źródłaGul, Waqas, Maitham Shams i Dhamin Al-Khalili. "SRAM Cell Design Challenges in Modern Deep Sub-Micron Technologies: An Overview". Micromachines 13, nr 8 (17.08.2022): 1332. http://dx.doi.org/10.3390/mi13081332.
Pełny tekst źródłaArimoto, Yoshihiro, i Hiroshi Ishiwara. "Current Status of Ferroelectric Random-Access Memory". MRS Bulletin 29, nr 11 (listopad 2004): 823–28. http://dx.doi.org/10.1557/mrs2004.235.
Pełny tekst źródłaYu, Li-Zhen, Hung-Chun Chen i Ching-Ting Lee. "Memory mechanisms of vertical organic memory transistors". Applied Physics Letters 96, nr 23 (7.06.2010): 233301. http://dx.doi.org/10.1063/1.3449120.
Pełny tekst źródłaSaman, Bander, P. Gogna, El-Sayed Hasaneen, J. Chandy, E. Heller i F. C. Jain. "Spatial Wavefunction Switched (SWS) FET SRAM Circuits and Simulation". International Journal of High Speed Electronics and Systems 26, nr 03 (27.06.2017): 1740009. http://dx.doi.org/10.1142/s0129156417400092.
Pełny tekst źródłaChiquet, Philippe, Jérémy Postel-Pellerin, Célia Tuninetti, Sarra Souiki-Figuigui i Pascal Masson. "Enhancement of flash memory endurance using short pulsed program/erase signals". ACTA IMEKO 5, nr 4 (30.12.2016): 29. http://dx.doi.org/10.21014/acta_imeko.v5i4.422.
Pełny tekst źródłaXie, Dongyu, Xiaoci Liang, Di Geng, Qian Wu i Chuan Liu. "An Enhanced Synaptic Plasticity of Electrolyte-Gated Transistors through the Tungsten Doping of an Oxide Semiconductor". Electronics 13, nr 8 (13.04.2024): 1485. http://dx.doi.org/10.3390/electronics13081485.
Pełny tekst źródłaFuller, Elliot J., Scott T. Keene, Armantas Melianas, Zhongrui Wang, Sapan Agarwal, Yiyang Li, Yaakov Tuchman i in. "Parallel programming of an ionic floating-gate memory array for scalable neuromorphic computing". Science 364, nr 6440 (25.04.2019): 570–74. http://dx.doi.org/10.1126/science.aaw5581.
Pełny tekst źródłaRumberg, Brandon, Spencer Clites, Haifa Abulaiha, Alexander DiLello i David Graham. "Continuous-Time Programming of Floating-Gate Transistors for Nonvolatile Analog Memory Arrays". Journal of Low Power Electronics and Applications 11, nr 1 (13.01.2021): 4. http://dx.doi.org/10.3390/jlpea11010004.
Pełny tekst źródłaLee, Sora, Xiaotian Zhang, Thomas McKnight, Bhavesh Ramkorun, Huaiyu Wang, Venkatraman Gopalan, Joan M. Redwing i Thomas N. Jackson. "Low-temperature processed beta-phase In2Se3 ferroelectric semiconductor thin film transistors". 2D Materials 9, nr 2 (23.03.2022): 025023. http://dx.doi.org/10.1088/2053-1583/ac5b17.
Pełny tekst źródłaNeudeck, Philip G., David J. Spry, Michael J. Krasowski, Liangyu Chen, Lawrence C. Greer, Carl W. Chang, Dorothy Lukco, Glenn M. Beheim i Norman F. Prokop. "Upscaling of 500 °C Durable SiC JFET-R Integrated Circuits". Additional Conferences (Device Packaging, HiTEC, HiTEN, and CICMT) 2021, HiTEC (1.04.2021): 000064–68. http://dx.doi.org/10.4071/2380-4491.2021.hitec.000064.
Pełny tekst źródłaGherendi, Florin, Daniela Dobrin i Magdalena Nistor. "Transparent Structures for ZnO Thin Film Paper Transistors Fabricated by Pulsed Electron Beam Deposition". Micromachines 15, nr 2 (12.02.2024): 265. http://dx.doi.org/10.3390/mi15020265.
Pełny tekst źródłaGrudanov, Oleksandr. "Stability Parameters of Register File Bit Cell with Low Power Consumption Priority". Electronics and Control Systems 3, nr 77 (27.09.2023): 40–46. http://dx.doi.org/10.18372/1990-5548.77.17963.
Pełny tekst źródłaThomas, Stuart. "Transistors and memory get together". Nature Electronics 4, nr 5 (maj 2021): 321. http://dx.doi.org/10.1038/s41928-021-00596-8.
Pełny tekst źródłaNovembre, Christophe, David Guérin, Kamal Lmimouni, Christian Gamrat i Dominique Vuillaume. "Gold nanoparticle-pentacene memory transistors". Applied Physics Letters 92, nr 10 (10.03.2008): 103314. http://dx.doi.org/10.1063/1.2896602.
Pełny tekst źródłaSedaghat, Mahsa, i Mahdi Salimi. "Evaluation and Comparison of CMOS logic circuits with CNTFET". Journal of Research in Science, Engineering and Technology 3, nr 04 (13.09.2019): 1–9. http://dx.doi.org/10.24200/jrset.vol3iss04pp1-9.
Pełny tekst źródłaChen, Zhuo, Huilong Zhu, Guilei Wang, Qi Wang, Zhongrui Xiao, Yongkui Zhang, Jinbiao Liu i in. "Investigation on Recrystallization Channel for Vertical C-Shaped-Channel Nanosheet FETs by Laser Annealing". Nanomaterials 13, nr 11 (1.06.2023): 1786. http://dx.doi.org/10.3390/nano13111786.
Pełny tekst źródłaQi, Hongxia, i Ying Wu. "Synaptic plasticity of TiO2 nanowire transistor". Microelectronics International 37, nr 3 (16.01.2020): 125–30. http://dx.doi.org/10.1108/mi-08-2019-0053.
Pełny tekst źródłaSalahuddin, Shairfe Muhammad, i Volkan Kursun. "Write Assist SRAM Cell with Asymmetrical Bitline Access Transistors for Enhanced Data Stability and Write Ability". Journal of Circuits, Systems and Computers 25, nr 01 (15.11.2015): 1640009. http://dx.doi.org/10.1142/s0218126616400090.
Pełny tekst źródłaHellkamp, Daniel, i Kundan Nepal. "True Three-Valued Ternary Content Addressable Memory Cell Based On Ambipolar Carbon Nanotube Transistors". Journal of Circuits, Systems and Computers 28, nr 05 (maj 2019): 1950085. http://dx.doi.org/10.1142/s0218126619500853.
Pełny tekst źródłaSeon, Kim, Kim i Jeon. "Analytical Current-Voltage Model for Gate-All-Around Transistor with Poly-Crystalline Silicon Channel". Electronics 8, nr 9 (4.09.2019): 988. http://dx.doi.org/10.3390/electronics8090988.
Pełny tekst źródłaKumari, Nibha, i Prof Vandana Niranjan. "Low-Power 6T SRAM Cell using 22nm CMOS Technology". Indian Journal of VLSI Design 2, nr 2 (30.09.2022): 5–10. http://dx.doi.org/10.54105/ijvlsid.b1210.092222.
Pełny tekst źródłaHuang, Jing, Pengfei Tan, Fang Wang i Bo Li. "Ferroelectric Memory Based on Topological Domain Structures: A Phase Field Simulation". Crystals 12, nr 6 (29.05.2022): 786. http://dx.doi.org/10.3390/cryst12060786.
Pełny tekst źródłaJin, Risheng, Keli Shi, Beibei Qiu i Shihua Huang. "Photoinduced-reset and multilevel storage transistor memories based on antimony-doped tin oxide nanoparticles floating gate". Nanotechnology 33, nr 2 (22.10.2021): 025201. http://dx.doi.org/10.1088/1361-6528/ac2dc5.
Pełny tekst źródłaJeon, Juhee, Kyoungah Cho i Sangsig Kim. "Disturbance Characteristics of 1T DRAM Arrays Consisting of Feedback Field-Effect Transistors". Micromachines 14, nr 6 (28.05.2023): 1138. http://dx.doi.org/10.3390/mi14061138.
Pełny tekst źródłaBoampong, Amos Amoako, Jae-Hyeok Cho, Yoonseuk Choi i Min-Hoi Kim. "Enhancement of the Retention Characteristics in Solution-Processed Ferroelectric Memory Transistor with Dual-Gate Structure". Journal of Nanoscience and Nanotechnology 21, nr 3 (1.03.2021): 1766–71. http://dx.doi.org/10.1166/jnn.2021.18923.
Pełny tekst źródłaYurasik G. A., Kulishov A. A., Givargizov M. E. i Postnikov V. A. "Dedicated to the memory of V.D. Aleksandrov Effect of annealing in an inert atmosphere on the electrical properties of crystalline pentacene films". Technical Physics Letters 48, nr 15 (2022): 30. http://dx.doi.org/10.21883/tpl.2022.15.55278.18983.
Pełny tekst źródłaSeo, Yeongkyo, i Kon-Woo Kwon. "Ultra High-Density SOT-MRAM Design for Last-Level On-Chip Cache Application". Electronics 12, nr 20 (12.10.2023): 4223. http://dx.doi.org/10.3390/electronics12204223.
Pełny tekst źródłaShim, Hyunseok, Kyoseung Sim, Faheem Ershad, Pinyi Yang, Anish Thukral, Zhoulyu Rao, Hae-Jin Kim i in. "Stretchable elastic synaptic transistors for neurologically integrated soft engineering systems". Science Advances 5, nr 10 (październik 2019): eaax4961. http://dx.doi.org/10.1126/sciadv.aax4961.
Pełny tekst źródłaDuraivel, A. N., B. Paulchamy i K. Mahendrakan. "Proficient Technique for High Performance Very Large-Scale Integration System to Amend Clock Gated Dual Edge Triggered Sense Amplifier Flip-Flop with Less Dissipation of Power Leakage". Journal of Nanoelectronics and Optoelectronics 16, nr 4 (1.04.2021): 602–11. http://dx.doi.org/10.1166/jno.2021.2984.
Pełny tekst źródłaNatarajamoorthy, Mathan, Jayashri Subbiah, Nurul Ezaila Alias i Michael Loong Peng Tan. "Stability Improvement of an Efficient Graphene Nanoribbon Field-Effect Transistor-Based SRAM Design". Journal of Nanotechnology 2020 (30.04.2020): 1–7. http://dx.doi.org/10.1155/2020/7608279.
Pełny tekst źródłaGong, Xiao, Kaizhen Han, Chen Sun, Zijie Zheng, Qiwen Kong, Yuye Kang, Chengkuan Wang i in. "Beol-Compatible Ingazno-Based Devices for 3D Integrated Circuits". ECS Meeting Abstracts MA2022-02, nr 32 (9.10.2022): 1186. http://dx.doi.org/10.1149/ma2022-02321186mtgabs.
Pełny tekst źródłaShih, Wen-Chieh, Chih-Hao Cheng, Joseph Ya-min Lee i Fu-Chien Chiu. "Charge-Trapping Devices Using Multilayered Dielectrics for Nonvolatile Memory Applications". Advances in Materials Science and Engineering 2013 (2013): 1–5. http://dx.doi.org/10.1155/2013/548329.
Pełny tekst źródłaSong, Chong-Myeong, i Hyuk-Jun Kwon. "Ferroelectrics Based on HfO2 Film". Electronics 10, nr 22 (11.11.2021): 2759. http://dx.doi.org/10.3390/electronics10222759.
Pełny tekst źródłaZhu, Zhiheng, Yunlong Guo i Yunqi Liu. "Application of organic field-effect transistors in memory". Materials Chemistry Frontiers 4, nr 10 (2020): 2845–62. http://dx.doi.org/10.1039/d0qm00330a.
Pełny tekst źródłaCheremisinov, D. I., i L. D. Cheremisinova. "Logical gates recognition in a flat transistor circuit". Informatics 18, nr 4 (31.12.2021): 96–107. http://dx.doi.org/10.37661/1816-0301-2021-18-4-96-107.
Pełny tekst źródłaZhao, Yuhang, i Jie Jiang. "Recent Progress on Neuromorphic Synapse Electronics: From Emerging Materials, Devices, to Neural Networks". Journal of Nanoscience and Nanotechnology 18, nr 12 (1.12.2018): 8003–15. http://dx.doi.org/10.1166/jnn.2018.16428.
Pełny tekst źródłaSharma, Neha, i Rajeevan Chandel. "Variation tolerant and stability simulation of low power SRAM cell analysis using FGMOS". International Journal of Modeling, Simulation, and Scientific Computing 12, nr 04 (9.03.2021): 2150029. http://dx.doi.org/10.1142/s179396232150029x.
Pełny tekst źródłaKavitha, Shanmugam, Chandrasekaran Kumar, Hady H. Fayek i Eugen Rusu. "Design and Implementation of CNFET SRAM Cells by Using Multi-Threshold Technique". Electronics 12, nr 7 (29.03.2023): 1611. http://dx.doi.org/10.3390/electronics12071611.
Pełny tekst źródłaLee, Dong-Hee, Hamin Park i Won-Ju Cho. "Nanowire-Enhanced Fully Transparent and Flexible Indium Gallium Zinc Oxide Transistors with Chitosan Hydrogel Gate Dielectric: A Pathway to Improved Synaptic Properties". Gels 9, nr 12 (27.11.2023): 931. http://dx.doi.org/10.3390/gels9120931.
Pełny tekst źródłaJang, Jiung, Yeonsu Kang, Danyoung Cha, Junyoung Bae i Sungsik Lee. "Thin-Film Optical Devices Based on Transparent Conducting Oxides: Physical Mechanisms and Applications". Crystals 9, nr 4 (3.04.2019): 192. http://dx.doi.org/10.3390/cryst9040192.
Pełny tekst źródłaGudlavalleti, R. H., B. Saman, R. Mays, Evan Heller, J. Chandy i F. Jain. "A Novel Peripheral Circuit for SWSFET Based Multivalued Static Random-Access Memory". International Journal of High Speed Electronics and Systems 29, nr 01n04 (marzec 2020): 2040010. http://dx.doi.org/10.1142/s0129156420400108.
Pełny tekst źródła