Artykuły w czasopismach na temat „Memory transistor”
Utwórz poprawne odniesienie w stylach APA, MLA, Chicago, Harvard i wielu innych
Sprawdź 50 najlepszych artykułów w czasopismach naukowych na temat „Memory transistor”.
Przycisk „Dodaj do bibliografii” jest dostępny obok każdej pracy w bibliografii. Użyj go – a my automatycznie utworzymy odniesienie bibliograficzne do wybranej pracy w stylu cytowania, którego potrzebujesz: APA, MLA, Harvard, Chicago, Vancouver itp.
Możesz również pobrać pełny tekst publikacji naukowej w formacie „.pdf” i przeczytać adnotację do pracy online, jeśli odpowiednie parametry są dostępne w metadanych.
Przeglądaj artykuły w czasopismach z różnych dziedzin i twórz odpowiednie bibliografie.
Xie, Fangqing, Maryna N. Kavalenka, Moritz Röger, Daniel Albrecht, Hendrik Hölscher, Jürgen Leuthold i Thomas Schimmel. "Copper atomic-scale transistors". Beilstein Journal of Nanotechnology 8 (1.03.2017): 530–38. http://dx.doi.org/10.3762/bjnano.8.57.
Pełny tekst źródłaChoi, Young Jin, Jihyun Kim, Min Je Kim, Hwa Sook Ryu, Han Young Woo, Jeong Ho Cho i Joohoon Kang. "Hysteresis Behavior of the Donor–Acceptor-Type Ambipolar Semiconductor for Non-Volatile Memory Applications". Micromachines 12, nr 3 (12.03.2021): 301. http://dx.doi.org/10.3390/mi12030301.
Pełny tekst źródłaKim, Woojo, Jimin Kwon i Sungjune Jung. "3D Integration of Flexible and Printed Electronics: Integrated Circuits, Memories, and Sensors". Journal of Flexible and Printed Electronics 2, nr 2 (grudzień 2023): 199–210. http://dx.doi.org/10.56767/jfpe.2023.2.2.199.
Pełny tekst źródłaKim, Ji-Hun, Hyeon-Jun Kim, Ki-Jun Kim, Tae-Hun Shim, Jin-Pyo Hong i Jea-gun Park. "3-Terminal Igzo FET Based 2T0C DRAM Combined Bit-Line Structure". ECS Meeting Abstracts MA2023-02, nr 30 (22.12.2023): 1561. http://dx.doi.org/10.1149/ma2023-02301561mtgabs.
Pełny tekst źródłaAl-shawi, Amjad, Maysoon Alias, Paul Sayers i Mohammed Fadhil Mabrook. "Improved Memory Properties of Graphene Oxide-Based Organic Memory Transistors". Micromachines 10, nr 10 (25.09.2019): 643. http://dx.doi.org/10.3390/mi10100643.
Pełny tekst źródłaBrtník, Bohumil. "Assembling a Formula for Current Transferring by Using a Summary Graph and Transformation Graphs". Journal of Electrical Engineering 64, nr 5 (1.09.2013): 334–36. http://dx.doi.org/10.2478/jee-2013-0050.
Pełny tekst źródłaGrudanov, Oleksandr. "Stability Parameters of Register File Bit Cell with Low Power Consumption Priority". Electronics and Control Systems 3, nr 77 (27.09.2023): 40–46. http://dx.doi.org/10.18372/1990-5548.77.17963.
Pełny tekst źródłaFuller, Elliot J., Scott T. Keene, Armantas Melianas, Zhongrui Wang, Sapan Agarwal, Yiyang Li, Yaakov Tuchman i in. "Parallel programming of an ionic floating-gate memory array for scalable neuromorphic computing". Science 364, nr 6440 (25.04.2019): 570–74. http://dx.doi.org/10.1126/science.aaw5581.
Pełny tekst źródłaSrinivasarao, B. N., i K. Chandrabhushana Rao. "Design and Analysis of Area Efficient 128 Bytes SRAM Architecture". Journal of VLSI Design and Signal Processing 8, nr 1 (30.03.2022): 19–26. http://dx.doi.org/10.46610/jovdsp.2022.v08i01.004.
Pełny tekst źródłaSeo, Yeongkyo, i Kon-Woo Kwon. "Ultra High-Density SOT-MRAM Design for Last-Level On-Chip Cache Application". Electronics 12, nr 20 (12.10.2023): 4223. http://dx.doi.org/10.3390/electronics12204223.
Pełny tekst źródłaGul, Waqas, Maitham Shams i Dhamin Al-Khalili. "SRAM Cell Design Challenges in Modern Deep Sub-Micron Technologies: An Overview". Micromachines 13, nr 8 (17.08.2022): 1332. http://dx.doi.org/10.3390/mi13081332.
Pełny tekst źródłaLi, Tingkai, Sheng Teng Hsu, Bruce D. Ulrich i David R. Evans. "Semiconductive metal oxide ferroelectric memory transistor: A long-retention nonvolatile memory transistor". Applied Physics Letters 86, nr 12 (21.03.2005): 123513. http://dx.doi.org/10.1063/1.1886252.
Pełny tekst źródłaCheremisinov, D. I., i L. D. Cheremisinova. "Logical gates recognition in a flat transistor circuit". Informatics 18, nr 4 (31.12.2021): 96–107. http://dx.doi.org/10.37661/1816-0301-2021-18-4-96-107.
Pełny tekst źródłaQi, Hongxia, i Ying Wu. "Synaptic plasticity of TiO2 nanowire transistor". Microelectronics International 37, nr 3 (16.01.2020): 125–30. http://dx.doi.org/10.1108/mi-08-2019-0053.
Pełny tekst źródłaXie, Dongyu, Xiaoci Liang, Di Geng, Qian Wu i Chuan Liu. "An Enhanced Synaptic Plasticity of Electrolyte-Gated Transistors through the Tungsten Doping of an Oxide Semiconductor". Electronics 13, nr 8 (13.04.2024): 1485. http://dx.doi.org/10.3390/electronics13081485.
Pełny tekst źródłaFazio, Al. "Flash Memory Scaling". MRS Bulletin 29, nr 11 (listopad 2004): 814–17. http://dx.doi.org/10.1557/mrs2004.233.
Pełny tekst źródłaHellkamp, Daniel, i Kundan Nepal. "True Three-Valued Ternary Content Addressable Memory Cell Based On Ambipolar Carbon Nanotube Transistors". Journal of Circuits, Systems and Computers 28, nr 05 (maj 2019): 1950085. http://dx.doi.org/10.1142/s0218126619500853.
Pełny tekst źródłaLee, Dain, Yongsuk Choi, Euyheon Hwang, Moon Sung Kang, Seungwoo Lee i Jeong Ho Cho. "Black phosphorus nonvolatile transistor memory". Nanoscale 8, nr 17 (2016): 9107–12. http://dx.doi.org/10.1039/c6nr02078j.
Pełny tekst źródłaFuhrer, M. S., B. M. Kim, T. Dürkop i T. Brintlinger. "High-Mobility Nanotube Transistor Memory". Nano Letters 2, nr 7 (lipiec 2002): 755–59. http://dx.doi.org/10.1021/nl025577o.
Pełny tekst źródłaKim, Soo-Jin, i Jang-Sik Lee. "Flexible Organic Transistor Memory Devices". Nano Letters 10, nr 8 (11.08.2010): 2884–90. http://dx.doi.org/10.1021/nl1009662.
Pełny tekst źródłaNi, Yao, Yongfei Wang i Wentao Xu. "Flexible Transistor‐Structured Memory: Recent Process of Flexible Transistor‐Structured Memory (Small 9/2021)". Small 17, nr 9 (marzec 2021): 2170037. http://dx.doi.org/10.1002/smll.202170037.
Pełny tekst źródłaBoampong, Amos Amoako, Jae-Hyeok Cho, Yoonseuk Choi i Min-Hoi Kim. "Enhancement of the Retention Characteristics in Solution-Processed Ferroelectric Memory Transistor with Dual-Gate Structure". Journal of Nanoscience and Nanotechnology 21, nr 3 (1.03.2021): 1766–71. http://dx.doi.org/10.1166/jnn.2021.18923.
Pełny tekst źródłaJin, Risheng, Keli Shi, Beibei Qiu i Shihua Huang. "Photoinduced-reset and multilevel storage transistor memories based on antimony-doped tin oxide nanoparticles floating gate". Nanotechnology 33, nr 2 (22.10.2021): 025201. http://dx.doi.org/10.1088/1361-6528/ac2dc5.
Pełny tekst źródłaSedaghat, Mahsa, i Mahdi Salimi. "Evaluation and Comparison of CMOS logic circuits with CNTFET". Journal of Research in Science, Engineering and Technology 3, nr 04 (13.09.2019): 1–9. http://dx.doi.org/10.24200/jrset.vol3iss04pp1-9.
Pełny tekst źródłaShim, Hyunseok, Kyoseung Sim, Faheem Ershad, Pinyi Yang, Anish Thukral, Zhoulyu Rao, Hae-Jin Kim i in. "Stretchable elastic synaptic transistors for neurologically integrated soft engineering systems". Science Advances 5, nr 10 (październik 2019): eaax4961. http://dx.doi.org/10.1126/sciadv.aax4961.
Pełny tekst źródłaShrivastava, Anurag, i Mohan Gupta. "Evaluation of the Core Processor Cache Memory Architecture's Performance". Journal of Futuristic Sciences and Applications 2, nr 1 (2019): 11–18. http://dx.doi.org/10.51976/jfsa.211903.
Pełny tekst źródłaGudlavalleti, R. H., B. Saman, R. Mays, H. Salama, Evan Heller, J. Chandy i F. Jain. "A Novel Addressing Circuit for SWS-FET Based Multivalued Dynamic Random-Access Memory Array". International Journal of High Speed Electronics and Systems 29, nr 01n04 (marzec 2020): 2040009. http://dx.doi.org/10.1142/s0129156420400091.
Pełny tekst źródłaArimoto, Yoshihiro, i Hiroshi Ishiwara. "Current Status of Ferroelectric Random-Access Memory". MRS Bulletin 29, nr 11 (listopad 2004): 823–28. http://dx.doi.org/10.1557/mrs2004.235.
Pełny tekst źródłaMATSUMOTO, KAZUHIKO. "ROOM-TEMPERATURE SINGLE ELECTRON DEVICES BY SCANNING PROBE PROCESS". International Journal of High Speed Electronics and Systems 10, nr 01 (marzec 2000): 83–91. http://dx.doi.org/10.1142/s0129156400000118.
Pełny tekst źródłaSeon, Kim, Kim i Jeon. "Analytical Current-Voltage Model for Gate-All-Around Transistor with Poly-Crystalline Silicon Channel". Electronics 8, nr 9 (4.09.2019): 988. http://dx.doi.org/10.3390/electronics8090988.
Pełny tekst źródłaKumari, Nibha, i Prof Vandana Niranjan. "Low-Power 6T SRAM Cell using 22nm CMOS Technology". Indian Journal of VLSI Design 2, nr 2 (30.09.2022): 5–10. http://dx.doi.org/10.54105/ijvlsid.b1210.092222.
Pełny tekst źródłaHuang, Jing, Pengfei Tan, Fang Wang i Bo Li. "Ferroelectric Memory Based on Topological Domain Structures: A Phase Field Simulation". Crystals 12, nr 6 (29.05.2022): 786. http://dx.doi.org/10.3390/cryst12060786.
Pełny tekst źródłaYin, Wan-Jun, Tao Wen i Wei Zhang. "Design of Dynamic Random Access Memory Based on One Transistor One Diode Memory Cell". Journal of Nanoelectronics and Optoelectronics 16, nr 1 (1.01.2021): 114–18. http://dx.doi.org/10.1166/jno.2021.2924.
Pełny tekst źródłaSaman, Bander, P. Gogna, El-Sayed Hasaneen, J. Chandy, E. Heller i F. C. Jain. "Spatial Wavefunction Switched (SWS) FET SRAM Circuits and Simulation". International Journal of High Speed Electronics and Systems 26, nr 03 (27.06.2017): 1740009. http://dx.doi.org/10.1142/s0129156417400092.
Pełny tekst źródłaNatarajamoorthy, Mathan, Jayashri Subbiah, Nurul Ezaila Alias i Michael Loong Peng Tan. "Stability Improvement of an Efficient Graphene Nanoribbon Field-Effect Transistor-Based SRAM Design". Journal of Nanotechnology 2020 (30.04.2020): 1–7. http://dx.doi.org/10.1155/2020/7608279.
Pełny tekst źródłaJang, Won Douk, Young Jun Yoon, Min Su Cho, Jun Hyeok Jung, Sang Ho Lee, Jaewon Jang, Jin-Hyuk Bae i In Man Kang. "Design and Analysis of Metal-Oxide-Semiconductor Field-Effect Transistor-Based Capacitorless One-Transistor Embedded Dynamic Random-Access Memory with Double-Polysilicon Layer Using Grain Boundary for Hole Storage". Journal of Nanoscience and Nanotechnology 20, nr 11 (1.11.2020): 6596–602. http://dx.doi.org/10.1166/jnn.2020.18767.
Pełny tekst źródłaRumberg, Brandon, Spencer Clites, Haifa Abulaiha, Alexander DiLello i David Graham. "Continuous-Time Programming of Floating-Gate Transistors for Nonvolatile Analog Memory Arrays". Journal of Low Power Electronics and Applications 11, nr 1 (13.01.2021): 4. http://dx.doi.org/10.3390/jlpea11010004.
Pełny tekst źródłaWang, Peng-Fei, Xi Lin, Lei Liu, Qing-Qing Sun, Peng Zhou, Xiao-Yong Liu, Wei Liu, Yi Gong i David Wei Zhang. "A Semi-Floating Gate Transistor for Low-Voltage Ultrafast Memory and Sensing Operation". Science 341, nr 6146 (8.08.2013): 640–43. http://dx.doi.org/10.1126/science.1240961.
Pełny tekst źródłaQiu, Haiyang, Dandan Hao, Hui Li, Yepeng Shi, Yao Dong, Guoxia Liu i Fukai Shan. "Transparent and biocompatible In2O3 artificial synapses with lactose–citric acid electrolyte for neuromorphic computing". Applied Physics Letters 121, nr 18 (31.10.2022): 183301. http://dx.doi.org/10.1063/5.0124219.
Pełny tekst źródłaChiquet, Philippe, Jérémy Postel-Pellerin, Célia Tuninetti, Sarra Souiki-Figuigui i Pascal Masson. "Enhancement of flash memory endurance using short pulsed program/erase signals". ACTA IMEKO 5, nr 4 (30.12.2016): 29. http://dx.doi.org/10.21014/acta_imeko.v5i4.422.
Pełny tekst źródłaDuraivel, A. N., B. Paulchamy i K. Mahendrakan. "Proficient Technique for High Performance Very Large-Scale Integration System to Amend Clock Gated Dual Edge Triggered Sense Amplifier Flip-Flop with Less Dissipation of Power Leakage". Journal of Nanoelectronics and Optoelectronics 16, nr 4 (1.04.2021): 602–11. http://dx.doi.org/10.1166/jno.2021.2984.
Pełny tekst źródłaPérez-Tomás, Amador, Anderson Lima, Quentin Billon, Ian Shirley, Gustau Catalan i Mónica Lira-Cantú. "A Solar Transistor and Photoferroelectric Memory". Advanced Functional Materials 28, nr 17 (28.02.2018): 1707099. http://dx.doi.org/10.1002/adfm.201707099.
Pełny tekst źródłaLiang, Lijuan, Wenjuan He, Rong Cao, Xianfu Wei, Sei Uemura, Toshihide Kamata, Kazuki Nakamura, Changshuai Ding, Xuying Liu i Norihisa Kobayashi. "Non-Volatile Transistor Memory with a Polypeptide Dielectric". Molecules 25, nr 3 (23.01.2020): 499. http://dx.doi.org/10.3390/molecules25030499.
Pełny tekst źródłaSong, Chong-Myeong, i Hyuk-Jun Kwon. "Ferroelectrics Based on HfO2 Film". Electronics 10, nr 22 (11.11.2021): 2759. http://dx.doi.org/10.3390/electronics10222759.
Pełny tekst źródłaXie, Hui, Hao Wu i Chang Liu. "Non-Volatile Memory Based on ZnO Thin-Film Transistor with Self-Assembled Au Nanocrystals". Nanomaterials 14, nr 8 (14.04.2024): 678. http://dx.doi.org/10.3390/nano14080678.
Pełny tekst źródłaGherendi, Florin, Daniela Dobrin i Magdalena Nistor. "Transparent Structures for ZnO Thin Film Paper Transistors Fabricated by Pulsed Electron Beam Deposition". Micromachines 15, nr 2 (12.02.2024): 265. http://dx.doi.org/10.3390/mi15020265.
Pełny tekst źródłaABDEL-HAFEEZ, SALEH M., i ANAS S. MATALKAH. "CMOS EIGHT-TRANSISTOR MEMORY CELL FOR LOW-DYNAMIC-POWER HIGH-SPEED EMBEDDED SRAM". Journal of Circuits, Systems and Computers 17, nr 05 (październik 2008): 845–63. http://dx.doi.org/10.1142/s0218126608004599.
Pełny tekst źródłaYil Suk, Yang, You In-kyu, Lee Won Jae, Yu Byoung Gon i Cho Kyong-Ik. "Design of a Single-Transistor-Type Ferroelectric Field Effect Transistor Memory". Journal of the Korean Physical Society 40, nr 4 (1.04.2002): 701. http://dx.doi.org/10.3938/jkps.40.701.
Pełny tekst źródłaSun, Shuo, Hyochul Kim, Zhouchen Luo, Glenn S. Solomon i Edo Waks. "A single-photon switch and transistor enabled by a solid-state quantum memory". Science 361, nr 6397 (5.07.2018): 57–60. http://dx.doi.org/10.1126/science.aat3581.
Pełny tekst źródłaZhao, Yuhang, i Jie Jiang. "Recent Progress on Neuromorphic Synapse Electronics: From Emerging Materials, Devices, to Neural Networks". Journal of Nanoscience and Nanotechnology 18, nr 12 (1.12.2018): 8003–15. http://dx.doi.org/10.1166/jnn.2018.16428.
Pełny tekst źródła