Artykuły w czasopismach na temat „Memory and power applications”
Utwórz poprawne odniesienie w stylach APA, MLA, Chicago, Harvard i wielu innych
Sprawdź 50 najlepszych artykułów w czasopismach naukowych na temat „Memory and power applications”.
Przycisk „Dodaj do bibliografii” jest dostępny obok każdej pracy w bibliografii. Użyj go – a my automatycznie utworzymy odniesienie bibliograficzne do wybranej pracy w stylu cytowania, którego potrzebujesz: APA, MLA, Harvard, Chicago, Vancouver itp.
Możesz również pobrać pełny tekst publikacji naukowej w formacie „.pdf” i przeczytać adnotację do pracy online, jeśli odpowiednie parametry są dostępne w metadanych.
Przeglądaj artykuły w czasopismach z różnych dziedzin i twórz odpowiednie bibliografie.
Zhang, Kaiqiang, Dongyang Ou, Congfeng Jiang, Yeliang Qiu i Longchuan Yan. "Power and Performance Evaluation of Memory-Intensive Applications". Energies 14, nr 14 (6.07.2021): 4089. http://dx.doi.org/10.3390/en14144089.
Pełny tekst źródłaKumar, S., M. Santhanalakshmi i R. Navaneethakrishnan. "Content addressable memory for energy efficient computing applications". Scientific Temper 14, nr 02 (6.06.2023): 430–36. http://dx.doi.org/10.58414/scientifictemper.2023.14.2.30.
Pełny tekst źródłaTyler, Neil. "Tempo Targets Low-Power Chips for AI Applications". New Electronics 52, nr 13 (9.07.2019): 7. http://dx.doi.org/10.12968/s0047-9624(22)61557-8.
Pełny tekst źródłaKumar Lamba, Anil, i Anuradha Konidena. "IoT Applications: Analysis of MTCMOS Cache Memory Architecture in a Processor". Journal of Futuristic Sciences and Applications 2, nr 1 (2019): 24–33. http://dx.doi.org/10.51976/jfsa.211905.
Pełny tekst źródłaZuo, Ze Yu, Wei Hu, Rui Xin Hu, Heng Xiong, Wen Bin Du i Xiu Cai. "Efficient Scratchpad Memory Management for Mobile Multimedia Application". Advanced Materials Research 748 (sierpień 2013): 932–35. http://dx.doi.org/10.4028/www.scientific.net/amr.748.932.
Pełny tekst źródłaBirla, Shilpi. "Variability aware FinFET SRAM cell with improved stability and power for low power applications". Circuit World 45, nr 4 (4.11.2019): 196–207. http://dx.doi.org/10.1108/cw-12-2018-0098.
Pełny tekst źródłaMarchal, P., J. I. Gomez, D. Atienza, S. Mamagkakis i F. Catthoor. "Power aware data and memory management for dynamic applications". IEE Proceedings - Computers and Digital Techniques 152, nr 2 (2005): 224. http://dx.doi.org/10.1049/ip-cdt:20045077.
Pełny tekst źródłaK, Bharathi, i Vijayakumar S. "QCA Design of Encoder for Low Power Memory Applications". International Journal of Electronics and Communication Engineering 3, nr 11 (25.11.2016): 13–15. http://dx.doi.org/10.14445/23488549/ijece-v3i11p114.
Pełny tekst źródłaFang, Juan, Jiajia Lu, Mengxuan Wang i Hui Zhao. "A Performance Conserving Approach for Reducing Memory Power Consumption in Multi-Core Systems". Journal of Circuits, Systems and Computers 28, nr 07 (27.06.2019): 1950113. http://dx.doi.org/10.1142/s0218126619501135.
Pełny tekst źródłaYadav, Pradeep Singh, i Harsha Jain. "Review of 6T SRAM for Embedded Memory Applications". Indian Journal of VLSI Design 3, nr 1 (30.03.2023): 24–30. http://dx.doi.org/10.54105/ijvlsid.a1217.033123.
Pełny tekst źródłaKumar, Anurag, i Sheo Kumar. "Memory Architecture: Low-Power Single-Bit Cache". Journal of Futuristic Sciences and Applications 3, nr 2 (2020): 64–72. http://dx.doi.org/10.51976/jfsa.322007.
Pełny tekst źródłaPal, Srijani, Divya S. Salimath, Banusha Chandran, A. Anita Angeline i V. S. Kanchana Bhaaskaran. "Low Power Memory System Design Using Power Gated SRAM Cell". IOP Conference Series: Materials Science and Engineering 1187, nr 1 (1.09.2021): 012008. http://dx.doi.org/10.1088/1757-899x/1187/1/012008.
Pełny tekst źródłaSantoro, Giulia, Giovanna Turvani i Mariagrazia Graziano. "New Logic-In-Memory Paradigms: An Architectural and Technological Perspective". Micromachines 10, nr 6 (31.05.2019): 368. http://dx.doi.org/10.3390/mi10060368.
Pełny tekst źródłaAkdemir, Bayram, i Hasan Üzülmez. "Providing Security of Vital Data for Conventional Microcontroller Applications". Applied Mechanics and Materials 789-790 (wrzesień 2015): 1059–66. http://dx.doi.org/10.4028/www.scientific.net/amm.789-790.1059.
Pełny tekst źródłaTabbassum, Kavita, Shahnawaz Talpur i Noor-u.-Zaman Laghari. "Managing Scratchpad Memory Architecture for Lower Power Consumption Using Programming Techniques". Asian Journal of Applied Science and Engineering 9, nr 1 (18.05.2020): 79–86. http://dx.doi.org/10.18034/ajase.v9i1.31.
Pełny tekst źródłaL, Saranya, Abinaya Inbamani, Nivedita A i Arulanantham D. "Power Reduction in 4T DRAM Cell Using Low Power Topologies". ECS Transactions 107, nr 1 (24.04.2022): 5569–75. http://dx.doi.org/10.1149/10701.5569ecst.
Pełny tekst źródłaDatti, VenkataRamana, i Dr P. V. Sridevi. "A Novel Ternary Content Addressable Memory Cell". International Journal of Engineering & Technology 7, nr 4.24 (27.11.2018): 67. http://dx.doi.org/10.14419/ijet.v7i4.24.21857.
Pełny tekst źródłaXue, Xingsi, Aruru Sai Kumar, Osamah Ibrahim Khalaf, Rajendra Prasad Somineni, Ghaida Muttashar Abdulsahib, Anumala Sujith, Thanniru Dhanuja i Muddasani Venkata Sai Vinay. "Design and Performance Analysis of 32 × 32 Memory Array SRAM for Low-Power Applications". Electronics 12, nr 4 (7.02.2023): 834. http://dx.doi.org/10.3390/electronics12040834.
Pełny tekst źródłaKonig, R., U. Maurer i R. Renner. "On the Power of Quantum Memory". IEEE Transactions on Information Theory 51, nr 7 (lipiec 2005): 2391–401. http://dx.doi.org/10.1109/tit.2005.850087.
Pełny tekst źródłaFarrahi, Amir H., Gustavo E. Téllez i Majid Sarrafzadeh. "Exploiting Sleep Mode for Memory Partitioning and Other Applications". VLSI Design 7, nr 3 (1.01.1998): 271–87. http://dx.doi.org/10.1155/1998/50491.
Pełny tekst źródłaZhan, Ming, Zhibo Pang, Kan Yu i Hong Wen. "Reverse Calculation-Based Low Memory Turbo Decoder for Power Constrained Applications". IEEE Transactions on Circuits and Systems I: Regular Papers 68, nr 6 (czerwiec 2021): 2688–701. http://dx.doi.org/10.1109/tcsi.2021.3068623.
Pełny tekst źródłaSingh, Pooran, B. S. Reniwal, V. Vijayvargiya, V. Sharma i S. K. Vishvakarma. "Dynamic Feedback Controlled Static Random Access Memory for Low Power Applications". Journal of Low Power Electronics 13, nr 1 (1.03.2017): 47–59. http://dx.doi.org/10.1166/jolpe.2017.1470.
Pełny tekst źródłaGuchang, Han, Huang Jiancheng, Sim Cheow Hin, Michael Tran i Lim Sze Ter. "Switching methods in magnetic random access memory for low power applications". Journal of Physics D: Applied Physics 48, nr 22 (6.05.2015): 225001. http://dx.doi.org/10.1088/0022-3727/48/22/225001.
Pełny tekst źródłaSalamy, Hassan, i Semih Aslan. "Pipelined-Scheduling of Multiple Embedded Applications on a Multi-Processor-SoC". Journal of Circuits, Systems and Computers 26, nr 03 (21.11.2016): 1750042. http://dx.doi.org/10.1142/s0218126617500426.
Pełny tekst źródłaLai, Chun Sing, Zhekang Dong i Donglian Qi. "Memristive Devices and Systems: Modeling, Properties and Applications". Electronics 12, nr 3 (2.02.2023): 765. http://dx.doi.org/10.3390/electronics12030765.
Pełny tekst źródłaGnawali, Krishna Prasad, Seyed Nima Mozaffari i Spyros Tragoudas. "Low Power Spintronic Ternary Content Addressable Memory". IEEE Transactions on Nanotechnology 17, nr 6 (listopad 2018): 1206–16. http://dx.doi.org/10.1109/tnano.2018.2869734.
Pełny tekst źródłaKOUGIA, STAMATIKI, ALEXANDER CHATZIGEORGIOU i SPIRIDON NIKOLAIDIS. "EVALUATING POWER EFFICIENT DATA-REUSE DECISIONS FOR EMBEDDED MULTIMEDIA APPLICATIONS: AN ANALYTICAL APPROACH". Journal of Circuits, Systems and Computers 13, nr 01 (luty 2004): 151–80. http://dx.doi.org/10.1142/s0218126604001313.
Pełny tekst źródłaKrishna, R., i Punithavathi Duraiswamy. "Low leakage decoder using dual-threshold technique for static random-access memory applications". Indonesian Journal of Electrical Engineering and Computer Science 30, nr 3 (1.06.2023): 1420. http://dx.doi.org/10.11591/ijeecs.v30.i3.pp1420-1427.
Pełny tekst źródłaYook, Chan-Gi, Jung Nam Kim, Yoon Kim i Wonbo Shim. "Design Strategies of 40 nm Split-Gate NOR Flash Memory Device for Low-Power Compute-in-Memory Applications". Micromachines 14, nr 9 (7.09.2023): 1753. http://dx.doi.org/10.3390/mi14091753.
Pełny tekst źródłaBirla, Shilpi. "FinFET SRAM cell with improved stability and power for low power applications." Journal of Integrated Circuits and Systems 14, nr 2 (25.08.2019): 1–8. http://dx.doi.org/10.29292/jics.v14i2.57.
Pełny tekst źródłaRhee, Chae Eun, Seung-Won Park, Jungwoo Choi, Hyunmin Jung i Hyuk-Jae Lee. "Power-Time Exploration Tools for NMP-Enabled Systems". Electronics 8, nr 10 (28.09.2019): 1096. http://dx.doi.org/10.3390/electronics8101096.
Pełny tekst źródłaBanerjee, Writam. "Challenges and Applications of Emerging Nonvolatile Memory Devices". Electronics 9, nr 6 (22.06.2020): 1029. http://dx.doi.org/10.3390/electronics9061029.
Pełny tekst źródłaTripathi, Tripti, D. S. Chauhan i S. K. Singh. "Low leakage SRAM cell for ULP applications". International Journal of Engineering & Technology 7, nr 4 (24.09.2018): 2521. http://dx.doi.org/10.14419/ijet.v7i4.14028.
Pełny tekst źródłaZHAO, WEISHENG, RAPHAEL MARTINS BRUM, LIONEL TORRES, JACQUES-OLIVIER KLEIN, GILLES SASSATELLI, DAFINÉ RAVELOSONA i CLAUDE CHAPPERT. "SPINTRONIC MEMORY-BASED RECONFIGURABLE COMPUTING". SPIN 03, nr 04 (grudzień 2013): 1340010. http://dx.doi.org/10.1142/s2010324713400109.
Pełny tekst źródłaFanariotis, Anastasios, Theofanis Orphanoudakis i Vassilis Fotopoulos. "Reducing the Power Consumption of Edge Devices Supporting Ambient Intelligence Applications". Information 15, nr 3 (12.03.2024): 161. http://dx.doi.org/10.3390/info15030161.
Pełny tekst źródłaChang, Meng-Fan, Mary Jane Irwin i Robert Michael Owens. "Power-Area Trade-Offs in Divided Word Line Memory Arrays". Journal of Circuits, Systems and Computers 07, nr 01 (luty 1997): 49–67. http://dx.doi.org/10.1142/s021812669700005x.
Pełny tekst źródłaDawwd, Shefa, i Suha Nori. "Reduced Area and Low Power Implementation of FFT/IFFT Processor". Iraqi Journal for Electrical and Electronic Engineering 14, nr 2 (1.12.2018): 108–19. http://dx.doi.org/10.37917/ijeee.14.2.3.
Pełny tekst źródłaMaciel, Nilson, Elaine Marques, Lírida Naviner, Yongliang Zhou i Hao Cai. "Magnetic Tunnel Junction Applications". Sensors 20, nr 1 (24.12.2019): 121. http://dx.doi.org/10.3390/s20010121.
Pełny tekst źródłaKotb, Youssef, Islam Elgamal i Mohamed Serry. "Shape Memory Alloy Capsule Micropump for Drug Delivery Applications". Micromachines 12, nr 5 (6.05.2021): 520. http://dx.doi.org/10.3390/mi12050520.
Pełny tekst źródłaChen, Ying-Chen, Szu-Tung Hu, Chih-Yang Lin, Burt Fowler, Hui-Chun Huang, Chao-Cheng Lin, Sungjun Kim, Yao-Feng Chang i Jack C. Lee. "Graphite-based selectorless RRAM: improvable intrinsic nonlinearity for array applications". Nanoscale 10, nr 33 (2018): 15608–14. http://dx.doi.org/10.1039/c8nr04766a.
Pełny tekst źródłaHayashikoshi, Masanori, Hideyuki Noda, Hiroyuki Kawai, Yasumitsu Murai, Sugako Otani, Koji Nii, Yoshio Matsuda i Hiroyuki Kondo. "Low-Power Multi-Sensor System with Power Management and Nonvolatile Memory Access Control for IoT Applications". IEEE Transactions on Multi-Scale Computing Systems 4, nr 4 (1.10.2018): 784–92. http://dx.doi.org/10.1109/tmscs.2018.2827388.
Pełny tekst źródłaTakagi, Shinichi, Kasidit Toprasertpong, Kent Tahara, Eishin Nako, Ryosho Nakane, Zeyu Wang, Xuan Luo, Tsung-En Lee i Mitsuru Takenaka. "(Invited) HfZrO-Based Ferroelectric Devices for Lower Power AI and Memory Applications". ECS Transactions 104, nr 4 (1.10.2021): 17–26. http://dx.doi.org/10.1149/10404.0017ecst.
Pełny tekst źródłaTakagi, Shinichi, Kasidit Toprasertpong, Kent Tahara, Eishin Nako, Ryosho Nakane, Zeyu Wang, Xuan Luo, Tsung-En Lee i Mitsuru Takenaka. "(Invited) HfZrO-Based Ferroelectric Devices for Lower Power AI and Memory Applications". ECS Meeting Abstracts MA2021-02, nr 30 (19.10.2021): 909. http://dx.doi.org/10.1149/ma2021-0230909mtgabs.
Pełny tekst źródłaBanerjee, Writam, Sheikh Ziaur Rahaman, Amit Prakash i Siddheswar Maikap. "High-κ Al2O3/WOxBilayer Dielectrics for Low-Power Resistive Switching Memory Applications". Japanese Journal of Applied Physics 50, nr 10S (1.10.2011): 10PH01. http://dx.doi.org/10.7567/jjap.50.10ph01.
Pełny tekst źródłaBalestra, Francis. "Multi-gate Devices for High Performance, Ultra Low Power and Memory Applications". ECS Transactions 25, nr 7 (17.12.2019): 77–90. http://dx.doi.org/10.1149/1.3203945.
Pełny tekst źródłaBarradas, Filipe M., Pedro M. Tome, Telmo R. Cunha i Jose C. Pedro. "Compensation of Power Amplifier Long-Term Memory Behavior for Pulsed Radar Applications". IEEE Transactions on Microwave Theory and Techniques 67, nr 12 (grudzień 2019): 5249–56. http://dx.doi.org/10.1109/tmtt.2019.2940185.
Pełny tekst źródłaHansoo Kim i In-Cheol Park. "High-performance and low-power memory-interface architecture for video processing applications". IEEE Transactions on Circuits and Systems for Video Technology 11, nr 11 (2001): 1160–70. http://dx.doi.org/10.1109/76.964782.
Pełny tekst źródłaWang, Chen, Xiuli Zhao, Hao Liu, Xin Chao, Hao Zhu i Qingqing Sun. "A High-Density Memory Design Based on Self-Aligned Tunneling Window for Large-Capacity Memory Application". Electronics 10, nr 16 (13.08.2021): 1954. http://dx.doi.org/10.3390/electronics10161954.
Pełny tekst źródłaRao, M. V. Nageswara, Mamidipaka Hema, Ramakrishna Raghutu, Ramakrishna S. S. Nuvvula, Polamarasetty P. Kumar, Ilhami Colak i Baseem Khan. "Design and Development of Efficient SRAM Cell Based on FinFET for Low Power Memory Applications". Journal of Electrical and Computer Engineering 2023 (7.06.2023): 1–13. http://dx.doi.org/10.1155/2023/7069746.
Pełny tekst źródłaStruharik, Rastislav, i Vuk Vranjković. "Striping input feature map cache for reducing off-chip memory traffic in CNN accelerators". Telfor Journal 12, nr 2 (2020): 116–21. http://dx.doi.org/10.5937/telfor2002116s.
Pełny tekst źródła