Gotowa bibliografia na temat „Gate array circuits”
Utwórz poprawne odniesienie w stylach APA, MLA, Chicago, Harvard i wielu innych
Spis treści
Zobacz listy aktualnych artykułów, książek, rozpraw, streszczeń i innych źródeł naukowych na temat „Gate array circuits”.
Przycisk „Dodaj do bibliografii” jest dostępny obok każdej pracy w bibliografii. Użyj go – a my automatycznie utworzymy odniesienie bibliograficzne do wybranej pracy w stylu cytowania, którego potrzebujesz: APA, MLA, Harvard, Chicago, Vancouver itp.
Możesz również pobrać pełny tekst publikacji naukowej w formacie „.pdf” i przeczytać adnotację do pracy online, jeśli odpowiednie parametry są dostępne w metadanych.
Artykuły w czasopismach na temat "Gate array circuits"
Abraitis, Vidas, i Žydrūnas Tamoševičius. "Transition Test Patterns Generation for BIST Implemented in ASIC and FPGA". Solid State Phenomena 144 (wrzesień 2008): 214–19. http://dx.doi.org/10.4028/www.scientific.net/ssp.144.214.
Pełny tekst źródłaMowafy, Aya Nabeel. "Asynchronous Circuits Design Using a Field Programmable Gate Array". International Journal for Research in Applied Science and Engineering Technology 6, nr 4 (30.04.2018): 2423–32. http://dx.doi.org/10.22214/ijraset.2018.4412.
Pełny tekst źródłaMohammadi, Hossein, i Keivan Navi. "Energy-Efficient Single-Layer QCA Logical Circuits Based on a Novel XOR Gate". Journal of Circuits, Systems and Computers 27, nr 14 (23.08.2018): 1850216. http://dx.doi.org/10.1142/s021812661850216x.
Pełny tekst źródłaSato, Ryoichi, Yuta Kodera, Md Arshad Ali, Takuya Kusaka, Yasuyuki Nogami i Robert H. Morelos-Zaragoza. "Consideration for Affects of an XOR in a Random Number Generator Using Ring Oscillators". Entropy 23, nr 9 (5.09.2021): 1168. http://dx.doi.org/10.3390/e23091168.
Pełny tekst źródłaKuboki, S., I. Masuda, T. Hayashi i S. Torii. "A 4K CMOS gate array with automatically generated test circuits". IEEE Journal of Solid-State Circuits 20, nr 5 (październik 1985): 1018–24. http://dx.doi.org/10.1109/jssc.1985.1052430.
Pełny tekst źródłaAKELLA, KAPILAN MAHESWARAN VENKATESH. "PGA-STC: programmable gate array for implementing self-timed circuits". International Journal of Electronics 84, nr 3 (marzec 1998): 255–67. http://dx.doi.org/10.1080/002072198134823.
Pełny tekst źródłaMurtaza, Ali Faisal, i Hadeed Ahmed Sher. "A Reconfiguration Circuit to Boost the Output Power of a Partially Shaded PV String". Energies 16, nr 2 (4.01.2023): 622. http://dx.doi.org/10.3390/en16020622.
Pełny tekst źródłaJaafar, Anuar, Norhayati Soin, Sharifah F. Wan Muhamad Hatta, Sani Irwan Salim i Zahriladha Zakaria. "Multipoint Detection Technique with the Best Clock Signal Closed-Loop Feedback to Prolong FPGA Performance". Applied Sciences 11, nr 14 (12.07.2021): 6417. http://dx.doi.org/10.3390/app11146417.
Pełny tekst źródłaCherepacha, Don, i David Lewis. "DP-FPGA: An FPGA Architecture Optimized for Datapaths". VLSI Design 4, nr 4 (1.01.1996): 329–43. http://dx.doi.org/10.1155/1996/95942.
Pełny tekst źródłaReaungepattanawiwat, Chalermpol, i Yutthana Kanthaphayao. "Voltage Multiplier Circuits with Coupled-Inductor Applied to a High Step-Up DC-DC Converter". Applied Mechanics and Materials 781 (sierpień 2015): 418–21. http://dx.doi.org/10.4028/www.scientific.net/amm.781.418.
Pełny tekst źródłaRozprawy doktorskie na temat "Gate array circuits"
Sharma, Akshay. "Place and route techniques for FPGA architecture advancement /". Thesis, Connect to this title online; UW restricted, 2005. http://hdl.handle.net/1773/6108.
Pełny tekst źródłaBaweja, Gunjeetsingh. "Gate level coverage of a behavioral test generator". Thesis, This resource online, 1993. http://scholar.lib.vt.edu/theses/available/etd-11102009-020104/.
Pełny tekst źródłaTan, Zhou. "Design of a Reconfigurable Pulsed Quad-Cell for Cellular-Automata-Based Conformal Computing". Thesis, North Dakota State University, 2011. https://hdl.handle.net/10365/29176.
Pełny tekst źródłaHu, Jhy-Fang 1961. "AUTOMATIC HARDWARE COMPILER FOR THE CMOS GATE ARRAY". Thesis, The University of Arizona, 1986. http://hdl.handle.net/10150/276948.
Pełny tekst źródłaBalog, Michael Rosen Warren A. "The automated compilation of comprehensive hardware design search spaces of algorithmic-based implementations for FPGA design exploration /". Philadelphia, Pa. : Drexel University, 2007. http://hdl.handle.net/1860/1770.
Pełny tekst źródłaHall, Tyson Stuart. "Field-Programmable Analog Arrays: A Floating-Gate Approach". Diss., Available online, Georgia Institute of Technology, 2004:, 2004. http://etd.gatech.edu/theses/available/etd-07122004-124607/unrestricted/hall%5Ftyson%5Fs%5F200407%5Fphd.pdf.
Pełny tekst źródłaPrvulovic, Milos, Committee Member ; Citrin, David, Committee Member ; Lanterman, Aaron, Committee Member ; Yalamanchili, Sudhakar, Committee Member ; Hasler, Paul, Committee Member ; Anderson, David, Committee Chair. Includes bibliographical references.
Qi, Wen-jie. "Study on high-k dielectrics as alternative gate insulators for 0.1[mu] and beyond ULSI applications /". Digital version accessible at:, 2000. http://wwwlib.umi.com/cr/utexas/main.
Pełny tekst źródłaMao, Yu-lung. "Novel high-K gate dielectric engineering and thermal stability of critical interface /". Digital version accessible at:, 1999. http://wwwlib.umi.com/cr/utexas/main.
Pełny tekst źródłaLee, Jian-hung. "Strontium titanate thin films for ULSI memory and gate dielectric applications /". Digital version accessible at:, 2000. http://wwwlib.umi.com/cr/utexas/main.
Pełny tekst źródłaKucic, Matthew R. "Analog programmable filters using floating-gate arrays". Thesis, Georgia Institute of Technology, 2000. http://hdl.handle.net/1853/13755.
Pełny tekst źródłaKsiążki na temat "Gate array circuits"
1955-, Trimberger Stephen, red. Field-programmable gate array technology. Boston: Kluwer Academic Publishers, 1994.
Znajdź pełny tekst źródłaW, Read John, red. Gate arrays: Design and applications. London: Collins, 1985.
Znajdź pełny tekst źródłaInc, Xilinx. The programmable gate array data book. San Jose, Calif: XILINX, Inc., 1988.
Znajdź pełny tekst źródłaHollis, Ernest E. Design of VLSI gate array ICs. Englewood Cliffs, NJ: Prentice-Hall, 1987.
Znajdź pełny tekst źródłaACM, International Symposium on Field-Programmable Gate Arrays (7th 1999 Monterey Calif ). FPGA '99: ACM/SIGDA International Symposium on Field Programmable Gate Arrays. New York, NY: ACM Press, 1999.
Znajdź pełny tekst źródłaACM International Symposium on Field-Programmable Gate Arrays (14th 2006 Monterey, Calif.). FPGA 2006: Fourteenth ACM/SIGDA International Symposium on Field-Programmable Gate Arrays : Hyatt Regency Monterey, Monterey, California, USA, February 22-24, 2006. New York: Association for Computing Machinery, 2006.
Znajdź pełny tekst źródłaACM International Symposium on Field-Programmable Gate Arrays (8th 2000 Monterey, Calif.). FPGA '00: ACM/SIGDA International Symposium on Field Programmable Gate Arrays. New York, N.Y: Association for Computing Machinery, 2000.
Znajdź pełny tekst źródłaACM, International Symposium on Field-Programmable Gate Arrays (3rd 1995 Monterey Calif ). FPGA '95: 1995 ACM Third International Sympsosium on Field-Programmable Gate Arrays : February 12-14, 1995, Monterey Marriott, Monterey, California, USA. New York, N.Y: ACM Press, 1995.
Znajdź pełny tekst źródłaACM International Symposium on Field-Programmable Gate Arrays (15th 2007 Monterey, Calif.). FPGA 2007: Fifteenth ACM/SIGDA International Symposium on Field-Programmable Gate Arrays : Monterey Beach Resort, Monterey, California, USA, February 18-20, 2007. New York: Association for Computing Machinery, 2007.
Znajdź pełny tekst źródłaACM International Symposium on Field-Programmable Gate Arrays (10th 2002 Monterey, Calif.). FPGA 2002: Tenth ACM International Symposium on Field-Programmable Gate Arrays, Monterey, California, USA : February 24-26, 2002. New York, N.Y: ACM Press, 2002.
Znajdź pełny tekst źródłaCzęści książek na temat "Gate array circuits"
Sanchez, Eduardo. "Field programmable gate array (FPGA) circuits". W Towards Evolvable Hardware, 1–18. Berlin, Heidelberg: Springer Berlin Heidelberg, 1996. http://dx.doi.org/10.1007/3-540-61093-6_1.
Pełny tekst źródłaBabu, Hafiz Md Hasan. "Place and Route Algorithm for Field Programmable Gate Array". W VLSI Circuits and Embedded Systems, 207–12. Boca Raton: CRC Press, 2022. http://dx.doi.org/10.1201/9781003269182-20.
Pełny tekst źródłaBabu, Hafiz Md Hasan. "BCD Adder Using a LUT-Based Field Programmable Gate Array". W VLSI Circuits and Embedded Systems, 287–98. Boca Raton: CRC Press, 2022. http://dx.doi.org/10.1201/9781003269182-23.
Pełny tekst źródłaMurray, Alan F., i H. Martin Reekie. "The GATEWAY Gate Array Design Exercise". W Integrated Circuit Design, 119–45. New York, NY: Springer New York, 1987. http://dx.doi.org/10.1007/978-1-4899-6675-9_8.
Pełny tekst źródłaMurray, Alan F., i H. Martin Reekie. "The GATEWAY Gate Array Design Exercise". W Integrated Circuit Design, 119–45. London: Macmillan Education UK, 1987. http://dx.doi.org/10.1007/978-1-349-18758-4_8.
Pełny tekst źródłaPau, L. F. "Inspection of Integrated Circuits and Gate Arrays". W Computer Vision for Electronics Manufacturing, 61–86. Boston, MA: Springer US, 1990. http://dx.doi.org/10.1007/978-1-4613-0507-1_5.
Pełny tekst źródłaWatanabe, Takahiro, i Minoru Watanabe. "Triple Module Redundancy of a Laser Array Driver Circuit for Optically Reconfigurable Gate Arrays". W Lecture Notes in Computer Science, 163–73. Berlin, Heidelberg: Springer Berlin Heidelberg, 2012. http://dx.doi.org/10.1007/978-3-642-28365-9_14.
Pełny tekst źródłaTrainor, D. W., i R. F. Woods. "Architectural synthesis and efficient circuit implementation for field programmable gate arrays". W Lecture Notes in Computer Science, 116–25. Berlin, Heidelberg: Springer Berlin Heidelberg, 1996. http://dx.doi.org/10.1007/3-540-61730-2_12.
Pełny tekst źródłaRamalingam, Suresh, Henley Liu, Myongseob Kim, Boon Ang, Woon-Seong Kwon, Tom Lee, Susan Wu i in. "A New Class of High-Capacity, Resource-Rich Field-Programmable Gate Arrays Enabled by Three- Dimensional Integration Chip-Stacked Silicon Interconnect Technology". W 3D Integration in VLSI Circuits, 41–69. Boca Raton, FL : CRC Press/Taylor & Francis Group, 2018. |: CRC Press, 2018. http://dx.doi.org/10.1201/9781315200699-3.
Pełny tekst źródłaValdés, M. D., M. J. Moure, L. Rodríguez i A. del Río. "Interactive practical teaching of digital circuits design by means of Field Programmable Gate Arrays". W Computer Aided Learning and Instruction in Science and Engineering, 408–14. Berlin, Heidelberg: Springer Berlin Heidelberg, 1996. http://dx.doi.org/10.1007/bfb0022632.
Pełny tekst źródłaStreszczenia konferencji na temat "Gate array circuits"
Larkins, B., S. Canaga, G. Lee, B. Terrell i I. Deyhimy. "13000 gate ECL compatible GaAs gate array". W 1989 Proceedings of the IEEE Custom Integrated Circuits Conference. IEEE, 1989. http://dx.doi.org/10.1109/cicc.1989.56764.
Pełny tekst źródłaGallia, J., A. Yee, I. Wang, K. Chau, H. Davis, S. Swamy, T. Sridhar i in. "A 100 K gate sub-micron BiCMOS gate array". W 1989 Proceedings of the IEEE Custom Integrated Circuits Conference. IEEE, 1989. http://dx.doi.org/10.1109/cicc.1989.56717.
Pełny tekst źródłaTakechi, Yamagiwa, Okabe, Arai, Maejima, Zurita, Hara, Takahashi i Ikuzaki. "A 630k Transistor Cmos Gate Array". W 1988 IEEE International Solid-State Circuits Conference. IEEE, 1988. http://dx.doi.org/10.1109/isscc.1988.663629.
Pełny tekst źródłaEI-Ajat, El Gamal, Guo, Chang, Hamdy, McCollum i Mohsen. "A Cmos Electrically Configurable Gate Array". W 1988 IEEE International Solid-State Circuits Conference. IEEE, 1988. http://dx.doi.org/10.1109/isscc.1988.663633.
Pełny tekst źródłaKrestinskaya, Olga, Akshay Kumar Maan i Alex Pappachen James. "Programmable Memristive Threshold Logic Gate Array". W 2018 IEEE Asia Pacific Conference on Circuits and Systems (APCCAS). IEEE, 2018. http://dx.doi.org/10.1109/apccas.2018.8605646.
Pełny tekst źródłaKotani, S., A. Inoue i S. Hasuo. "A 7.6 K-gate Josephson macrocell array". W Digest of Technical Papers., 1990 Symposium on VLSI Circuits. IEEE, 1990. http://dx.doi.org/10.1109/vlsic.1990.111099.
Pełny tekst źródłaMorita, H., i M. Watanabe. "MEMS optically differential reconfigurable gate array". W 2009 IEEE International Conference of Electron Devices and Solid-State Circuits (EDSSC 2009). IEEE, 2009. http://dx.doi.org/10.1109/edssc.2009.5394174.
Pełny tekst źródłaNakajima, Mao, i Minoru Watanabe. "A 100-context optically reconfigurable gate array". W 2010 IEEE International Symposium on Circuits and Systems - ISCAS 2010. IEEE, 2010. http://dx.doi.org/10.1109/iscas.2010.5536965.
Pełny tekst źródłaNotomi, S., T. Kondo, Y. Watanabe, M. Kosugi, S. Hanyu, M. Suzuki, A. Kaneko, T. Mimura i M. Abe. "A 45k HEMT Gate Array With 35ps DCFL And 50ps BDCFL Gates". W 1991 IEEE International Solid-State Circuits Conference. Digest of Technical Papers. IEEE, 1991. http://dx.doi.org/10.1109/isscc.1991.689105.
Pełny tekst źródłaYordanov, Rumen, Irena Yordanova i Juriy Ivanov. "Automated design system for gate array-based CMOS integrated circuits". W 2012 35th International Spring Seminar on Electronics Technology (ISSE). IEEE, 2012. http://dx.doi.org/10.1109/isse.2012.6273150.
Pełny tekst źródła