Artykuły w czasopismach na temat „Extensible processor”
Utwórz poprawne odniesienie w stylach APA, MLA, Chicago, Harvard i wielu innych
Sprawdź 50 najlepszych artykułów w czasopismach naukowych na temat „Extensible processor”.
Przycisk „Dodaj do bibliografii” jest dostępny obok każdej pracy w bibliografii. Użyj go – a my automatycznie utworzymy odniesienie bibliograficzne do wybranej pracy w stylu cytowania, którego potrzebujesz: APA, MLA, Harvard, Chicago, Vancouver itp.
Możesz również pobrać pełny tekst publikacji naukowej w formacie „.pdf” i przeczytać adnotację do pracy online, jeśli odpowiednie parametry są dostępne w metadanych.
Przeglądaj artykuły w czasopismach z różnych dziedzin i twórz odpowiednie bibliografie.
Martin, Grant. "What is a configurable, extensible processor?" ACM SIGDA Newsletter 38, nr 16 (15.08.2008): 1. http://dx.doi.org/10.1145/1862846.1862847.
Pełny tekst źródłaMartin, Grant. "What is a configurable, extensible processor?" ACM SIGDA Newsletter 38, nr 17 (wrzesień 2008): 1. http://dx.doi.org/10.1145/1862849.1862850.
Pełny tekst źródłaGonzalez, R. E. "Xtensa: a configurable and extensible processor". IEEE Micro 20, nr 2 (2000): 60–70. http://dx.doi.org/10.1109/40.848473.
Pełny tekst źródłaMartin, Grant. "Multi-Processor SoC-Based Design Methodologies Using Configurable and Extensible Processors". Journal of Signal Processing Systems 53, nr 1-2 (29.11.2007): 113–27. http://dx.doi.org/10.1007/s11265-007-0153-7.
Pełny tekst źródłaSun, F., S. Ravi, A. Raghunathan i N. K. Jha. "Custom-Instruction Synthesis for Extensible-Processor Platforms". IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems 23, nr 2 (luty 2004): 216–28. http://dx.doi.org/10.1109/tcad.2003.822133.
Pełny tekst źródłaMisko, Joshua, Shrikant S. Jadhav i Youngsoo Kim. "Extensible Embedded Processor for Convolutional Neural Networks". Scientific Programming 2021 (21.04.2021): 1–12. http://dx.doi.org/10.1155/2021/6630552.
Pełny tekst źródłaNoori, Hamid, Farhad Mehdipour, Kazuaki Murakami, Koji Inoue i Morteza Saheb Zamani. "An architecture framework for an adaptive extensible processor". Journal of Supercomputing 45, nr 3 (1.02.2008): 313–40. http://dx.doi.org/10.1007/s11227-008-0174-4.
Pełny tekst źródłaDutheil, Julien Y., Sylvain Gaillard i Eva H. Stukenbrock. "MafFilter: a highly flexible and extensible multiple genome alignment files processor". BMC Genomics 15, nr 1 (2014): 53. http://dx.doi.org/10.1186/1471-2164-15-53.
Pełny tekst źródłaBauer, L., M. Shafique i J. Henkel. "Efficient Resource Utilization for an Extensible Processor Through Dynamic Instruction Set Adaptation". IEEE Transactions on Very Large Scale Integration (VLSI) Systems 16, nr 10 (październik 2008): 1295–308. http://dx.doi.org/10.1109/tvlsi.2008.2002430.
Pełny tekst źródłaSano, Kentaro, Luzhou Wang i Satoru Yamamoto. "Prototype implementation of array-processor extensible over multiple FPGAs for scalable stencil computation". ACM SIGARCH Computer Architecture News 38, nr 4 (14.09.2010): 80–86. http://dx.doi.org/10.1145/1926367.1926381.
Pełny tekst źródłaLi, Lin, Shengbing Zhang i Juan Wu. "Design of Deep Learning VLIW Processor for Image Recognition". Xibei Gongye Daxue Xuebao/Journal of Northwestern Polytechnical University 38, nr 1 (luty 2020): 216–24. http://dx.doi.org/10.1051/jnwpu/20203810216.
Pełny tekst źródłaCetin, E., R. C. S. Morling i I. Kale. "An extensible complex fast Fourier transform processor chip for real-time spectrum analysis and measurement". IEEE Transactions on Instrumentation and Measurement 47, nr 1 (1998): 95–99. http://dx.doi.org/10.1109/19.728798.
Pełny tekst źródłaLagadec, Loïc, Damien Picard, Youenn Corre i Pierre-Yves Lucas. "Experiment Centric Teaching for Reconfigurable Processors". International Journal of Reconfigurable Computing 2011 (2011): 1–14. http://dx.doi.org/10.1155/2011/952560.
Pełny tekst źródłaWAGGY, SCOTT B., ALEC KUCALA i SEDAT BIRINGEN. "PARALLEL IMPLEMENTATION OF A NAVIER–STOKES SOLVER: TURBULENT EKMAN LAYER DIRECT SIMULATION". International Journal of Computational Methods 11, nr 05 (październik 2014): 1350070. http://dx.doi.org/10.1142/s0219876213500709.
Pełny tekst źródłaWait, Eric, Mark Winter i Andrew R. Cohen. "Hydra image processor: 5-D GPU image analysis library with MATLAB and python wrappers". Bioinformatics 35, nr 24 (26.06.2019): 5393–95. http://dx.doi.org/10.1093/bioinformatics/btz523.
Pełny tekst źródłaHuang, LinYun, Young-Pil Lee, Yong-Seon Moon i Young-Chul Bae. "Noble Implementation of Motor Driver with All Programmable SoC for Humanoid Robot or Industrial Device". International Journal of Humanoid Robotics 14, nr 04 (16.11.2017): 1750028. http://dx.doi.org/10.1142/s0219843617500281.
Pełny tekst źródłaLi, Hong Yi, Cheng Yang, Xiao Yu Wu i Ya Ning Wu. "A Kind of Video Abstracting System Base on Hadoop". Applied Mechanics and Materials 687-691 (listopad 2014): 2186–91. http://dx.doi.org/10.4028/www.scientific.net/amm.687-691.2186.
Pełny tekst źródłaVlahopoulos, Nickolas, i Michael M. Bernitsas. "Three-Dimensional Nonlinear Dynamics of Nonintegral Riser Bundle". Journal of Ship Research 35, nr 01 (1.03.1991): 40–57. http://dx.doi.org/10.5957/jsr.1991.35.1.40.
Pełny tekst źródłaCASEAU, YVES, FRANÇOIS-XAVIER JOSSET i FRANÇOIS LABURTHE. "CLAIRE: combining sets, search and rules to better express algorithms". Theory and Practice of Logic Programming 2, nr 6 (listopad 2002): 769–805. http://dx.doi.org/10.1017/s1471068401001363.
Pełny tekst źródłaSaadawi, Gilan M., i James H. Harrison. "Definition of an XML Markup Language for Clinical Laboratory Procedures and Comparison with Generic XML Markup". Clinical Chemistry 52, nr 10 (1.10.2006): 1943–51. http://dx.doi.org/10.1373/clinchem.2006.071449.
Pełny tekst źródłaLOIDL, HANS-WOLFGANG, PHILIP W. TRINDER i CARSTEN BUTZ. "TUNING TASK GRANULARITY AND DATA LOCALITY OF DATA PARALLEL GPH PROGRAMS". Parallel Processing Letters 11, nr 04 (grudzień 2001): 471–86. http://dx.doi.org/10.1142/s0129626401000737.
Pełny tekst źródłaArsenault, Kristi R., Sujay V. Kumar, James V. Geiger, Shugong Wang, Eric Kemp, David M. Mocko, Hiroko Kato Beaudoing i in. "The Land surface Data Toolkit (LDT v7.2) – a data fusion environment for land data assimilation systems". Geoscientific Model Development 11, nr 9 (5.09.2018): 3605–21. http://dx.doi.org/10.5194/gmd-11-3605-2018.
Pełny tekst źródłaKamal, Mehdi, Ali Afzali-Kusha, Saeed Safari i Massoud Pedram. "Design of NBTI-resilient extensible processors". Integration 49 (marzec 2015): 22–34. http://dx.doi.org/10.1016/j.vlsi.2014.12.001.
Pełny tekst źródłaShalaby, Nadia, Andy Bavier, Yitzchak Gottlieb, Scott Karlin, Larry Peterson, Xiaohu Qie, Tammo Spalink i Mike Wawrzoniak. "Building extensible routers using network processors". Software: Practice and Experience 35, nr 12 (2005): 1155–94. http://dx.doi.org/10.1002/spe.667.
Pełny tekst źródłaXiao, Chenglong, i Emmanuel Casseau. "Exact custom instruction enumeration for extensible processors". Integration 45, nr 3 (czerwiec 2012): 263–70. http://dx.doi.org/10.1016/j.vlsi.2011.11.011.
Pełny tekst źródłaXiao, Chenglong, Shanshan Wang, Wanjun Liu i Emmanuel Casseau. "Parallel custom instruction identification for extensible processors". Journal of Systems Architecture 76 (maj 2017): 149–59. http://dx.doi.org/10.1016/j.sysarc.2016.11.011.
Pełny tekst źródłaFei, Y., S. Ravi, A. Raghunathan i N. K. Jha. "A Hybrid Energy-Estimation Technique for Extensible Processors". IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems 23, nr 5 (maj 2004): 652–64. http://dx.doi.org/10.1109/tcad.2004.826546.
Pełny tekst źródłaFei Sun, S. Ravi, A. Raghunathan i N. K. Jha. "Application-specific heterogeneous multiprocessor synthesis using extensible processors". IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems 25, nr 9 (wrzesień 2006): 1589–602. http://dx.doi.org/10.1109/tcad.2005.858269.
Pełny tekst źródłaChen, Xiaoyong, Douglas L. Maskell i Yang Sun. "Fast Identification of Custom Instructions for Extensible Processors". IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems 26, nr 2 (luty 2007): 359–68. http://dx.doi.org/10.1109/tcad.2006.883915.
Pełny tekst źródłaLi, T., W. Jigang, Y. Deng, T. Srikanthan i X. Lu. "Accelerating identification of custom instructions for extensible processors". IET Circuits, Devices & Systems 5, nr 1 (2011): 21. http://dx.doi.org/10.1049/iet-cds.2010.0073.
Pełny tekst źródłaBonzini, P., i L. Pozzi. "Recurrence-Aware Instruction Set Selection for Extensible Embedded Processors". IEEE Transactions on Very Large Scale Integration (VLSI) Systems 16, nr 10 (październik 2008): 1259–67. http://dx.doi.org/10.1109/tvlsi.2008.2001863.
Pełny tekst źródłaGoyal, Puneet, i Narayan Chaturvedi. "Multiple Output Complex Instruction Matching Algorithm for Extensible Processors". International Journal of Computer Applications 49, nr 21 (31.07.2012): 31–35. http://dx.doi.org/10.5120/7897-1240.
Pełny tekst źródłaYazdanbakhsh, Amir, Mehdi Kamal, Sied Mehdi Fakhraie, Ali Afzali-Kusha, Saeed Safari i Massoud Pedram. "Implementation-aware selection of the custom instruction set for extensible processors". Microprocessors and Microsystems 38, nr 7 (październik 2014): 681–91. http://dx.doi.org/10.1016/j.micpro.2014.05.007.
Pełny tekst źródłaLUKAC, RASTISLAV, PAVOL GALAJDA i ALENA GALAJDOVA. "LUM PROCESSOR WITH NEURAL DECISION". International Journal of Pattern Recognition and Artificial Intelligence 20, nr 05 (sierpień 2006): 747–62. http://dx.doi.org/10.1142/s0218001406004934.
Pełny tekst źródłaSCHAFFER, KEVIN, i ROBERT A. WALKER. "USING HARDWARE MULTITHREADING TO OVERCOME BROADCAST/REDUCTION LATENCY IN AN ASSOCIATIVE SIMD PROCESSOR". Parallel Processing Letters 18, nr 04 (grudzień 2008): 491–509. http://dx.doi.org/10.1142/s0129626408003533.
Pełny tekst źródłaKWON, YOUNG-SU, i NAK-WOONG EUM. "APPLICATION-ADAPTIVE RECONFIGURATION OF MEMORY ADDRESS SHUFFLER FOR FPGA-EMBEDDED INSTRUCTION-SET PROCESSOR". Journal of Circuits, Systems and Computers 19, nr 07 (listopad 2010): 1435–47. http://dx.doi.org/10.1142/s0218126610006748.
Pełny tekst źródłaSun, Fei, Srivaths Ravi, Anand Raghunathan i Niraj K. Jha. "A Synthesis Methodology for Hybrid Custom Instruction and Coprocessor Generation for Extensible Processors". IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems 26, nr 11 (listopad 2007): 2035–45. http://dx.doi.org/10.1109/tcad.2007.906457.
Pełny tekst źródłaKamal, Mehdi, Ali Afzali-Kusha, Saeed Safari i Massoud Pedram. "Impact of Process Variations on Speedup and Maximum Achievable Frequency of Extensible Processors". ACM Journal on Emerging Technologies in Computing Systems 10, nr 3 (kwiecień 2014): 1–25. http://dx.doi.org/10.1145/2567665.
Pełny tekst źródłaSari, Aitzan, i Mihalis Psarakis. "A Flexible Fault Injection Platform for the Analysis of the Symptoms of Soft Errors in FPGA Soft Processors". Journal of Circuits, Systems and Computers 26, nr 08 (11.04.2017): 1740009. http://dx.doi.org/10.1142/s0218126617400096.
Pełny tekst źródłaGreer, Bruce, John Harrison, Greg Henry, Wei Li i Peter Tang. "Scientific Computing on the Itanium® Processor". Scientific Programming 10, nr 4 (2002): 329–37. http://dx.doi.org/10.1155/2002/193478.
Pełny tekst źródłaHua, Jing, Yingqiong Peng, Yilu Xu, Kun Cao i Jing Jia. "Makespan Minimization for Multiprocessor Real-Time Systems under Thermal and Timing Constraints". Journal of Circuits, Systems and Computers 28, nr 09 (sierpień 2019): 1950145. http://dx.doi.org/10.1142/s0218126619501457.
Pełny tekst źródłaDixon, Matthew, Jörg Lotze i Mohammad Zubair. "A portable, extensible and fast stochastic volatility model calibration using multi and many-core processors". Concurrency and Computation: Practice and Experience 28, nr 3 (20.11.2015): 866–77. http://dx.doi.org/10.1002/cpe.3727.
Pełny tekst źródłaKamal, Mehdi, Ali Afzali-Kusha, Saeed Safari i Massoud Pedram. "Yield and Speedup Improvements in Extensible Processors by Allocating Extra Cycles to Some Custom Instructions". ACM Transactions on Design Automation of Electronic Systems 21, nr 2 (28.01.2016): 1–25. http://dx.doi.org/10.1145/2830566.
Pełny tekst źródłaFaraci, Giuseppe, Alfio Lombardo i Giovanni Schembra. "A Processor-Sharing Scheduling Strategy for NFV Nodes". Journal of Electrical and Computer Engineering 2016 (2016): 1–10. http://dx.doi.org/10.1155/2016/3583962.
Pełny tekst źródłaGünzel, Mario, Christian Hakert, Kuan-Hsun Chen i Jian-Jia Chen. "HEART: H ybrid Memory and E nergy- A ware R eal- T ime Scheduling for Multi-Processor Systems". ACM Transactions on Embedded Computing Systems 20, nr 5s (31.10.2021): 1–23. http://dx.doi.org/10.1145/3477019.
Pełny tekst źródłaYin, G., i Y. M. Zhu. "On W.P.1 Convergence of A Parallel Stochastic Approximation Algorithm". Probability in the Engineering and Informational Sciences 3, nr 1 (styczeń 1989): 55–75. http://dx.doi.org/10.1017/s0269964800000978.
Pełny tekst źródłaMahmood, Ausif. "Behavioral Simulation and Performance Evaluation of Multi-Processor Architectures". VLSI Design 4, nr 1 (1.01.1996): 59–68. http://dx.doi.org/10.1155/1996/91035.
Pełny tekst źródłaAbabneh, Ismail M., Saad Bani-Mohammad i Motasem Al Smadi. "Corner-Boundary Processor Allocation for 3D Mesh-Connected Multicomputers". International Journal of Cloud Applications and Computing 5, nr 1 (styczeń 2015): 1–13. http://dx.doi.org/10.4018/ijcac.2015010101.
Pełny tekst źródłaNICOL, DAVID M., i WEIZHEN MAO. "ON BOTTLENECK PARTITIONING OF k-ARY n-CUBES". Parallel Processing Letters 06, nr 03 (wrzesień 1996): 389–99. http://dx.doi.org/10.1142/s0129626496000376.
Pełny tekst źródłaMikheev, Andrei, i Liubov Liubushkina. "Russian morphology: An engineering approach". Natural Language Engineering 1, nr 3 (wrzesień 1995): 235–60. http://dx.doi.org/10.1017/s135132490000019x.
Pełny tekst źródła