Artykuły w czasopismach na temat „ANALYSIS OF CMOS”
Utwórz poprawne odniesienie w stylach APA, MLA, Chicago, Harvard i wielu innych
Sprawdź 50 najlepszych artykułów w czasopismach naukowych na temat „ANALYSIS OF CMOS”.
Przycisk „Dodaj do bibliografii” jest dostępny obok każdej pracy w bibliografii. Użyj go – a my automatycznie utworzymy odniesienie bibliograficzne do wybranej pracy w stylu cytowania, którego potrzebujesz: APA, MLA, Harvard, Chicago, Vancouver itp.
Możesz również pobrać pełny tekst publikacji naukowej w formacie „.pdf” i przeczytać adnotację do pracy online, jeśli odpowiednie parametry są dostępne w metadanych.
Przeglądaj artykuły w czasopismach z różnych dziedzin i twórz odpowiednie bibliografie.
LIAO, HAIFANG, WAYNE WEI-MING DAI i RUI WANG. "A NEW CMOS DRIVER MODEL FOR TRANSIENT ANALYSIS AND POWER DISSIPATION ANALYSIS". International Journal of High Speed Electronics and Systems 07, nr 02 (czerwiec 1996): 269–85. http://dx.doi.org/10.1142/s0129156496000116.
Pełny tekst źródłaCheyette, Oren. "OAS Analysis for CMOs". Journal of Portfolio Management 20, nr 4 (31.07.1994): 53–66. http://dx.doi.org/10.3905/jpm.1994.409485.
Pełny tekst źródłaJomaah, Jalal, Majida Fadlallah i Gerard Ghibaudo. "Low Frequency Noise Analysis in Advanced CMOS Devices". Advanced Materials Research 324 (sierpień 2011): 441–44. http://dx.doi.org/10.4028/www.scientific.net/amr.324.441.
Pełny tekst źródłaSheikh, Shireen T. "Comparative Analysis of CMOS OTA". IOSR journal of VLSI and Signal Processing 1, nr 3 (2012): 01–05. http://dx.doi.org/10.9790/4200-0130105.
Pełny tekst źródłaSchmitt-Landsiedel, D. "Yield Analysis of CMOS Ics". Solid State Phenomena 57-58 (lipiec 1997): 327–36. http://dx.doi.org/10.4028/www.scientific.net/ssp.57-58.327.
Pełny tekst źródłaDimitrijev, S., i N. Stojadinović. "Analysis of CMOS transistor instabilities". Solid-State Electronics 30, nr 10 (październik 1987): 991–1003. http://dx.doi.org/10.1016/0038-1101(87)90090-6.
Pełny tekst źródłaGajare, Milind, i Shedge D.K. "CMOS Trans Conductance based Instrumentation Amplifier for Various Biomedical Signal Analysis". NeuroQuantology 20, nr 5 (30.04.2022): 53–60. http://dx.doi.org/10.14704/nq.2022.20.5.nq22148.
Pełny tekst źródłaYao, Hong Tao, Zi Qiang Wang, Yuan Bao Gu i Zhen Gang Jiang. "Analysis of Black Level Calibration Algorithm for CIS". Applied Mechanics and Materials 599-601 (sierpień 2014): 1397–402. http://dx.doi.org/10.4028/www.scientific.net/amm.599-601.1397.
Pełny tekst źródłaPrajapati, Pankaj P., Anilkumar J. Kshatriya, Sureshbhai L. Bharvad i Abhay B. Upadhyay. "Performance analysis of CMOS based analog circuit design with PVR variation". Bulletin of Electrical Engineering and Informatics 12, nr 1 (1.02.2023): 141–48. http://dx.doi.org/10.11591/eei.v12i1.4357.
Pełny tekst źródłaCho, Won-ho, i Ki-sang Hong. "Affine Motion Based CMOS Distortion Analysis and CMOS Digital Image Stabilization". IEEE Transactions on Consumer Electronics 53, nr 3 (sierpień 2007): 833–41. http://dx.doi.org/10.1109/tce.2007.4341553.
Pełny tekst źródłaXiong, Qi, Shao Hua Zhou i Jiang Ping Zeng. "The Analysis of Device Model in CMOS Integrated Temperature Sensor". Advanced Materials Research 986-987 (lipiec 2014): 1600–1605. http://dx.doi.org/10.4028/www.scientific.net/amr.986-987.1600.
Pełny tekst źródłaProf. Nikhil Surkar. "Design and Analysis of Optimized Fin-FETs". International Journal of New Practices in Management and Engineering 4, nr 04 (31.12.2015): 01–06. http://dx.doi.org/10.17762/ijnpme.v4i04.39.
Pełny tekst źródłaMun, Hye Jin, Min Su Cho, Jun Hyeok Jung, Won Douk Jang, Sang Ho Lee, Jaewon Jang, Jin-Hyuk Bae i In Man Kang. "Analysis of Logic Inverter Based on Polycrystalline Silicon with Single Grain Boundary". Journal of Nanoscience and Nanotechnology 20, nr 11 (1.11.2020): 6616–21. http://dx.doi.org/10.1166/jnn.2020.18769.
Pełny tekst źródłaLe, H. P., A. Zayegh i J. Singh. "Performance analysis of optimised CMOS comparator". Electronics Letters 39, nr 11 (2003): 833. http://dx.doi.org/10.1049/el:20030546.
Pełny tekst źródłaZhao, Zhixing, Sebastian Magierowski i Leonid Belostotski. "Linearity Analysis of CMOS Parametric Upconverters". IEEE Access 8 (2020): 190906–21. http://dx.doi.org/10.1109/access.2020.3032397.
Pełny tekst źródłaVerhelst, M., i B. Murmann. "Area scaling analysis of CMOS ADCs". Electronics Letters 48, nr 6 (2012): 314. http://dx.doi.org/10.1049/el.2012.0253.
Pełny tekst źródłaKress, Rainer, Elmar Melcher, Reiner Hartenstein i Michel Dana. "CMOS interconnect modelling for timing analysis". Microprocessing and Microprogramming 37, nr 1-5 (styczeń 1993): 7–10. http://dx.doi.org/10.1016/0165-6074(93)90004-5.
Pełny tekst źródłabin Rosly, Hasrul Nisham, Mamun bin Ibne Reaz, Noorfazila Kamal i Fazida Hanim Hashim. "Design and Analysis of CMOS Linear Feedback Shift Registers for Low Power Application". Applied Mechanics and Materials 833 (kwiecień 2016): 111–18. http://dx.doi.org/10.4028/www.scientific.net/amm.833.111.
Pełny tekst źródłaSharma, Prakash. "Performance Analysis of Ring Oscillators and Current-Starved VCO in 45-nm CMOS Technology". International Journal for Research in Applied Science and Engineering Technology 10, nr 1 (31.01.2022): 732–37. http://dx.doi.org/10.22214/ijraset.2022.39908.
Pełny tekst źródłaLee, Sangho, i Edwin W. Greeneich. "CMOS Delay and Power Model Equations for Simultaneous Transistor and Interconnect Wire Analysis and Optimization". VLSI Design 15, nr 3 (1.01.2002): 619–28. http://dx.doi.org/10.1080/1065514021000012237.
Pełny tekst źródłaPatel, Ambresh, i Ritesh Sadiwala. "Performance Analysis of Various Complementary Metaloxide Semiconductor Logics for High Speed Very Large Scale Integration Circuits". SAMRIDDHI : A Journal of Physical Sciences, Engineering and Technology 15, nr 01 (30.01.2023): 91–95. http://dx.doi.org/10.18090/10.18090/samriddhi.v15i01.13.
Pełny tekst źródłaLi, Ming Jing, Yu Bing Dong i Guang Liang Cheng. "Multiple CMOS Intersection Measuring System Modeling and Analysis". Advanced Materials Research 614-615 (grudzień 2012): 1299–302. http://dx.doi.org/10.4028/www.scientific.net/amr.614-615.1299.
Pełny tekst źródłaZhang, Yichen. "Comparative analysis of logic gates based on CMOS, FINFET, and CNFET: Characteristics and simulation insights". Theoretical and Natural Science 26, nr 1 (20.12.2023): 44–53. http://dx.doi.org/10.54254/2753-8818/26/20241011.
Pełny tekst źródłaAnusha, N., i T. Sasilatha. "Performance Analysis of Wide AND OR Structures Using Keeper Architectures in Various Complementary Metal Oxide Semiconductors Technologies". Journal of Computational and Theoretical Nanoscience 13, nr 10 (1.10.2016): 6999–7008. http://dx.doi.org/10.1166/jctn.2016.5660.
Pełny tekst źródłaChen, Jiahao. "Integrated circuit design based on CMOS technology principle and its application in GPU". Theoretical and Natural Science 12, nr 1 (17.11.2023): 141–46. http://dx.doi.org/10.54254/2753-8818/12/20230454.
Pełny tekst źródłaPanwar, Shikha, Mayuresh Piske i Aatreya Vivek Madgula. "Performance Analysis of Modified Drain Gating Techniques for Low Power and High Speed Arithmetic Circuits". VLSI Design 2014 (15.07.2014): 1–5. http://dx.doi.org/10.1155/2014/380362.
Pełny tekst źródłaKAKKAR, VIPAN. "PERFORMANCE ANALYSIS OF CMOS FOR HIGH SPEED MIXED SIGNAL CIRCUITS". Journal of Circuits, Systems and Computers 20, nr 06 (październik 2011): 1067–74. http://dx.doi.org/10.1142/s0218126611007761.
Pełny tekst źródłaR.Rajprabu, R. Rajprabu. "Performance Analysis of CMOS and FinFET Logic". IOSR journal of VLSI and Signal Processing 2, nr 1 (2013): 01–06. http://dx.doi.org/10.9790/4200-0210106.
Pełny tekst źródłaZHANG Jing-shui, 张镜水, 孔令琴 KONG Lingqin, 董立泉 DONG Li-quan i 赵跃进 ZHAO Yue-jin. "Terahertz CMOS transistor model and experimental analysis". Optics and Precision Engineering 25, nr 12 (2017): 3128–36. http://dx.doi.org/10.3788/ope.20172512.3128.
Pełny tekst źródłaWang, Fei, i Albert Theuwissen. "Linearity analysis of a CMOS image sensor". Electronic Imaging 2017, nr 11 (29.01.2017): 84–90. http://dx.doi.org/10.2352/issn.2470-1173.2017.11.imse-191.
Pełny tekst źródłaSanghoon Kang, Byounggi Choi i Bumman Kim. "Linearity analysis of CMOS for RF application". IEEE Transactions on Microwave Theory and Techniques 51, nr 3 (marzec 2003): 972–77. http://dx.doi.org/10.1109/tmtt.2003.808709.
Pełny tekst źródłaPinto, M. R., i R. W. Dutton. "Accurate trigger condition analysis for CMOS latchup". IEEE Electron Device Letters 6, nr 2 (luty 1985): 100–102. http://dx.doi.org/10.1109/edl.1985.26057.
Pełny tekst źródłaRangavajjhala, V. S., B. L. Bhuva i S. E. Kerns. "Statistical degradation analysis of digital CMOS IC's". IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems 12, nr 6 (czerwiec 1993): 837–44. http://dx.doi.org/10.1109/43.229759.
Pełny tekst źródłaChao, H. J., i C. A. Johnston. "Behavior analysis of CMOS D flip-flops". IEEE Journal of Solid-State Circuits 24, nr 5 (październik 1989): 1454–58. http://dx.doi.org/10.1109/jssc.1989.572637.
Pełny tekst źródłaDogan, Hakan, Robert G. Meyer i Ali M. Niknejad. "Analysis and Design of RF CMOS Attenuators". IEEE Journal of Solid-State Circuits 43, nr 10 (październik 2008): 2269–83. http://dx.doi.org/10.1109/jssc.2008.2004325.
Pełny tekst źródłaFinvers, I. G., i I. M. Filanovsky. "Analysis of a source-coupled CMOS multivibrator". IEEE Transactions on Circuits and Systems 35, nr 9 (1988): 1182–85. http://dx.doi.org/10.1109/31.7584.
Pełny tekst źródłaSamanta, Jagannath, i Bishnu Prasad De. "Delay analysis of UDSM CMOS VLSI circuits". Procedia Engineering 30 (2012): 135–43. http://dx.doi.org/10.1016/j.proeng.2012.01.844.
Pełny tekst źródłaPittet, P., J. M. Galvan, G. N. Lu, L. J. Blum i B. D. Leca-Bouvier. "CMOS LIF detection system for capillary analysis". Sensors and Actuators B: Chemical 97, nr 2-3 (luty 2004): 355–61. http://dx.doi.org/10.1016/j.snb.2003.09.021.
Pełny tekst źródłaSharroush, Sherif M. "Analysis of the subthreshold CMOS logic inverter". Ain Shams Engineering Journal 9, nr 4 (grudzień 2018): 1001–17. http://dx.doi.org/10.1016/j.asej.2016.05.005.
Pełny tekst źródłaKim, Kyung Ki. "Analysis of Electromigration in Nanoscale CMOS Circuits". Journal of the Korea Industrial Information Systems Research 18, nr 1 (28.02.2013): 19–24. http://dx.doi.org/10.9723/jksiis.2013.18.1.019.
Pełny tekst źródłaShan, Yu, Zhang Dingkang i Huang Chang. "0.8μm LDD CMOS reliability experiments and analysis". Journal of Electronics (China) 12, nr 1 (styczeń 1995): 84–89. http://dx.doi.org/10.1007/bf02684572.
Pełny tekst źródłaG, Minikumari. "Performance Analysis of Deep Sub Micron Two Quadrant Analog Divider Circuits". International Journal for Research in Applied Science and Engineering Technology 11, nr 5 (31.05.2023): 663–68. http://dx.doi.org/10.22214/ijraset.2023.51561.
Pełny tekst źródła., Gudala Konica, i Sreenivasulu Mamilla . "Design and Analysis of CMOS and CNTFET based Ternary Operators for Scrambling". Volume 4,Issue 5,2018 4, nr 5 (5.01.2019): 575–79. http://dx.doi.org/10.30799/jnst.187.18040530.
Pełny tekst źródłaJeong, Sang-Hun, Nam-Ho Lee, Min-Woong Lee i Seong-Ik Cho. "Analysis of Radiation Effects in CMOS 0.18um Process Unit Devices". Transactions of The Korean Institute of Electrical Engineers 66, nr 3 (1.03.2017): 540–44. http://dx.doi.org/10.5370/kiee.2017.66.3.540.
Pełny tekst źródłaEsonu, M. O., D. Al-Khalili i C. Rozon. "Fault Characterization and Testability Analysis of Emitter Coupled Logic and Comparison with CMOS & BiCMOS Circuits". VLSI Design 1, nr 4 (1.01.1994): 261–76. http://dx.doi.org/10.1155/1994/70696.
Pełny tekst źródłaKamde, Shilpa, Jitesh Shinde, Sanjay Badjate i Pratik Hajare. "Comparative Analysis Domino Logic Based Techniques For VLSI Circuit". INTERNATIONAL JOURNAL OF COMPUTERS & TECHNOLOGY 12, nr 8 (21.03.2014): 3803–8. http://dx.doi.org/10.24297/ijct.v12i8.2998.
Pełny tekst źródłaMačaitis, Vytautas, i Romualdas Navickas. "Analysis of Main LC-VCO Parameters for Multistandard Tranceivers". Mokslas - Lietuvos ateitis 9, nr 3 (4.07.2017): 324–28. http://dx.doi.org/10.3846/mla.2017.1043.
Pełny tekst źródłaWagaj, S. C., i S. C. Patil. "Performance Analysis of CMOS Circuits using Shielded Channel Dual Gate Stack Silicon on Nothing Junctionless Transistor". International Journal of Engineering and Advanced Technology 10, nr 6 (30.08.2021): 1–10. http://dx.doi.org/10.35940/ijeat.e2576.0810621.
Pełny tekst źródłaHuang, Peihao. "Design and optimization of CMOS layout structure for improved semiconductor device performance". Journal of Physics: Conference Series 2649, nr 1 (1.11.2023): 012040. http://dx.doi.org/10.1088/1742-6596/2649/1/012040.
Pełny tekst źródłaLazzaz, Abdelaziz, Khaled Bousbahi i Mustapha Ghamnia. "Performance analysis of FinFET based inverter, NAND and NOR circuits at 10 NM,7 NM and 5 NM node technologies". Facta universitatis - series: Electronics and Energetics 36, nr 1 (2023): 1–16. http://dx.doi.org/10.2298/fuee2301001l.
Pełny tekst źródła