Tesi sul tema "Système concurrentiel"
Cita una fonte nei formati APA, MLA, Chicago, Harvard e in molti altri stili
Vedi i top-36 saggi (tesi di laurea o di dottorato) per l'attività di ricerca sul tema "Système concurrentiel".
Accanto a ogni fonte nell'elenco di riferimenti c'è un pulsante "Aggiungi alla bibliografia". Premilo e genereremo automaticamente la citazione bibliografica dell'opera scelta nello stile citazionale di cui hai bisogno: APA, MLA, Harvard, Chicago, Vancouver ecc.
Puoi anche scaricare il testo completo della pubblicazione scientifica nel formato .pdf e leggere online l'abstract (il sommario) dell'opera se è presente nei metadati.
Vedi le tesi di molte aree scientifiche e compila una bibliografia corretta.
Hennebel, Martin. "Valorisation des services système sur un réseau de transport d'électricité en environnement concurrentiel". Phd thesis, Université Paris Sud - Paris XI, 2009. http://tel.archives-ouvertes.fr/tel-00362205.
Luc, Paul. "Technologies et systèmes d'information, capacités et avantage concurrentiel : Analyse inter cas de courtiers d'assurance vie en France". Paris 9, 2008. https://portail.bu.dauphine.fr/fileviewer/index.php?doc=2008PA090072.
Our objective is to better understand how the IT/IS capabilities can contribute to competitive advantage and performance. We have compared four in depth case studies on insurance life distributors in France. The IT/IS capabilities contribute positively to the competitive advantage above all in an indirect manner via the operational capabilities and strategic capabilities sub-systems which are both influenced by the dynamic capabilities sub-system. The IT/IS capabilities contribute in a rather homogeneous manner to competitive advantage but more to its creation than to its sustainability. Competitive advantage should be considered not as binary but as a function of its degree and extent. Our research the resource and the alignment theories as synergistic to explain the IT/IS contribution. We extract in particular of these two perspectives the concept of dynamic multi-alignment of capabilities, which is in itself a capability and plays a discriminant role between firms. We end at a model and a theory of how the IT/IS capabilities can produce a strategic contribution
Viry, Patrick. "La réécriture concurrente". Nancy 1, 1992. http://www.theses.fr/1992NAN10258.
Messina, Frédéric. "Équilibre concurrentiel et sport professionnel : l'exemple du football européen". Thesis, Montpellier 1, 2011. http://www.theses.fr/2011MON10066.
The competitive analysis of the relevant market of the European professional football highlights the striking contrast between the strength of the requirement of a “free” and “undistorted” competition and the relativity of its existence on the market.Since the “Bosman” decision and the recognition by the European Court of Justice of the freedom of movement for professional sportsmen, the competitive economy of the relevant market is non-egalitarian and the result of economic competition is predictable. By suppressing the nationality clauses which limited the transnational flows of the players and the impact of heterogeneity of tax systems on the competitive process, the judges of Luxembourg structurally altered the competitive conditions into the market. Indeed, football clubs at “the wedge between labour costs and net wages” saw their competitive freedom being affected and their chance to succeed in the economic competition considerably reduced. Their tax incapacity to propose, at equal cost, attractive and competitive payments to the competition factors that are the players, has translated, in the context of the liberalization of the market, by a “structural inferiority state”. This situation at once went against the objectives of the Treaties causing an inefficient allowance of the wealth in the market, as well as an ill-assorted quality of the sport entertainment offer within the Common Market
Suleiman, Maher. "Sérialisation des opérations concurrentes dans les systèmes collaboratifs répartis". Montpellier 2, 1998. http://www.theses.fr/1998MON20075.
Jones, Stephen David. "Réalisation robuste de taches concurrentes". Grenoble INPG, 1997. http://www.theses.fr/1997INPG0057.
Ciortuz, Liviu-Virgil. "Programmation concurrente par contraintes et traitement du langage naturel : le système DF". Lille 1, 1996. http://www.theses.fr/1996LIL10145.
Nous avons implémenté un prototype du système df en oz, le langage concurrent multi-paradigme développé au dfki, en mettant en oeuvre une alternative typée et orientée-objet de son sous-système d'articles ouverts. Le système df est appliqué au traitement du langage naturel : analyse, génération et traduction automatique. Nous avons entrepris la conception d'un noyau hpsg pour le roumain, avec une implémentation concurrente. La définitude (définiteness), la topique (topic) et la modification (adjunction) du groupe nominal roumain sont analysées et la fonctionnalité des pronoms clitiques roumains sont expliquées à partir de la linéarisation (linearization) du groupe verbal transitif. Nous avons défini deux méta-schémas au dessus des schémas de la règle de dominance immédiate (id) dans la théorie de hpsg : le méta-schéma id 1, qui concerne les sujets multiples (par exemple les déterminants dans le groupe nominal roumain) et le méta-schéma id 2/6, pour la corrélation des composants localement ordonnés en dépendance non-bornée (comme les clitiques dans le groupe verbal transitif roumain). Les deux méta-schémas id font marcher la concurrence dans le cadre de la théorie des grammaires hpsg
DJAOUZI, SAMIRA. "Mise en place d'un systeme d'information et de communication de veille concurrentielle". Aix-Marseille 3, 1998. http://www.theses.fr/1998AIX30107.
Gassama, Arame Ndoye. "Les sources d'avantages concurrentiels apportées aux entreprises par les pôles de compétitivité". Paris 1, 2012. http://www.theses.fr/2012PA010050.
Ma, Qin. "Classes concurrentes et appel par filtrage dans le join calcul". Paris 7, 2005. http://www.theses.fr/2005PA077072.
Koffi, Kouassi Emmanuel. "L’affirmation d’un droit de la concurrence ouest-africain : Unifier les règles de l’UEMOA et de la CEDEAO". Electronic Thesis or Diss., Paris 8, 2022. http://www.theses.fr/2022PA080040.
Competition law plays a fundamental role in the proper functioning of markets subject to the principles of free movement of goods, services and capital. It was therefore relevant for the West African economic integration organizations, WAEMU and ECOWAS, which had both set up such markets in the 1990s, to adopt competition rules. However, these new rules were characterized by the duality of the competitive systems chosen. The institutional frameworks often turned out to be contradictory: while WAEMU member states opted for a centralized institutional architecture, ECOWAS member states preferred a decentralized system. However, all WAEMU member states are also members of ECOWAS. West Africa is thus experiencing a duality of competitive systems that is the source of legal insecurity. This prospective study is therefore a plea for the unification of regional competition laws, with the abandonment of bicephalism in favor of competitive monocephalism proving to be a necessary step to ensure the efficiency and legal security of the West African common market
Grange, Pascal. "Systèmes distribués : transparence, masquage et outils associées". Bordeaux 1, 2005. http://www.theses.fr/2005BOR13074.
Capocchi, Laurent. "Simulation concurrente de fautes comportementales pour des systèmes à événements discrets : Application aux circuits digitaux". Phd thesis, Université Pascal Paoli, 2005. http://tel.archives-ouvertes.fr/tel-00165440.
exécution. Une des premières applications de la SCC a été la Simulation de Fautes Concurrente (SFC) permettant la simu-
lation de fautes au sein des systèmes digitaux décrits au niveau portes logiques. De nos jours, les concepteurs de circuits
évitent de travailler sur ces modèles logiques et préfèrent utiliser des descriptions plus abstraites basées sur des langages
de description de matériel comme le VHDL (Very high speed integrated circuits Hardware Description Language). Ces
langages permettent de modéliser et de simuler le comportement des circuits digitaux mais ils ne sont pas appropriés pour
la simulation concurrente des comportements fautifs ou fautes. Les barrières au développement d'un simulateur concurrent
de fautes comportementales sont le manque de modèles de fautes réalistes et la difficulté à mettre en œuvre les algorithmes
concurrents au sein d'un noyau de simulation.
Pour répondre à cette problématique, nous proposons le formalisme BFS-DEVS (Behavioral Fault Simulator for Discrete
EVent system Specification). Ce formalisme permet de modéliser et de simuler les fautes comportementales sur des systèmes
à événements discrets comme les circuits digitaux décrits en VHDL. Il dérive du formalisme DEVS (Discrete EVent system
Specification) introduit par le professeur B.P. Zeigler à la fin des années 70. Le noyau de simulation BFS-DEVS intègre les
algorithmes concurrents de la SFC et il s'appuie sur une technique de propagation de listes de fautes au sein des modèles du
système. Cette technique améliore la rapidité du processus de simulation car elle permet la détection simultanée de plusieurs
fautes et simplifie également l'observabilité des résultats en fin de simulation.
Bray, Laetitia. "Une plateforme réflexive ouverte pour la gestion d'applications concurrentes réparties à base d'acteurs". Toulouse 3, 2003. http://www.theses.fr/2003TOU30147.
Benyahia, Abderraouf. "Contribution à la mise en oeuvre d'un moteur d'exécution de modèles UML pour la simulation d'applications temporisées et concurrentes". Phd thesis, Supélec, 2012. http://tel.archives-ouvertes.fr/tel-00864305.
Alouini, Elyès. "Etude et mise en oeuvre de la réécriture conditionnelle concurrente sur des machines parallèles à mémoire distribuée". Nancy 1, 1997. http://www.theses.fr/1997NAN10011.
Term Rewriting is a well-known concept used in many programming languages such OBJ, as well as a fundamental mechnaism for automated deduction and formal computation. This thesis is an approach to the definition and the implementation of a conditional concurrent model on distributed memory machines. Our approach is to use the data parallelism present in term structure. Concurrent rewriting consists in the simultaneous application of several rewriting rules on the same term. First, we describe the formalisation of our model in the context of J. Meseguer's rewriting logic. To extend the model to conditional rewriting, we define a transformation from conditional to unconditional rewriting systems. We detail the implementation model and we describe the transition from the conditional concurrent rewriting abstract model to an operational model which can be implemented on distributed memory machines. The implemented model is based on asynchronous exchange of messages. We propose a concurrent garbage algorithm reclaiming unused nodes of the graph. The ReCo system implements the oerational model using MPI ou PVM message passing interface library. To validate and to experiment our implementation, different benchmarks for computing term normal forms are realised
Federici, Dominique. "Habilitation à Diriger des Recherches Discipline : Informatique Simulation Concurrente de Systèmes à Evénements Discret : Concepts et Applications". Habilitation à diriger des recherches, Université Pascal Paoli, 2006. http://tel.archives-ouvertes.fr/tel-00603867.
Rodríguez, Ballester Francisco. "Detección concurrente de errores en el flujo de ejecución de un procesador". Doctoral thesis, Universitat Politècnica de València, 2016. http://hdl.handle.net/10251/63254.
[ES] La incorporación de mecanismos de detección de errores es un elemento fundamental en el diseño de sistemas tolerantes a fallos en los que, en muchos casos, la detección de un error (ya sea transitorio o permanente) es el punto de partida que desencadena toda una serie de acciones o activación de elementos que persiguen alguno de estos objetivos: la continuación de las operaciones del sistema a pesar del error, la recuperación del mismo, la parada de sus operaciones llevando al sistema a un estado seguro, etc. Objetivos, en definitiva, que pretenden la mejora de las características de fiabilidad, seguridad y disponibilidad, entre otros, del sistema en cuestión. Uno de estos elementos de detección de errores es un procesador de guardia; su trabajo consiste en monitorizar al procesador del sistema y comprobar que no se producen errores durante la ejecución del programa. El principal inconveniente de las propuestas existentes a este respecto y que impiden una mayor difusión de su uso es la pérdida de prestaciones y el aumento de consumo de memoria que sufre el sistema monitorizado. En este trabajo se propone una nueva técnica de empotrado de firmas (ISIS -Interleaved Signature Instruction Stream) intercaladas dentro del espacio de la memoria del programa. Con ella un elemento separado del procesador del sistema realiza las operaciones encaminadas a detectar los errores. A pesar de que las firmas se encuentran mezcladas con las instrucciones del programa que está ejecutando, y a diferencia de las propuestas previas, el procesador principal del sistema no se involucra ni en la recuperación de las firmas ni en las operaciones de cálculo correspondientes, lo que reduce la pérdida de prestaciones. También se propone una novedosa técnica para que el procesador de guardia pueda verificar la integridad estructural del programa que monitoriza comprobando las direcciones de salto empleadas. Esta técnica de procesado de las direcciones de salto viene a resolver en gran medida el problema de la comprobación de un salto a una nueva zona del programa cuando existen múltiples posibles destinos válidos. Este problema no tenía una solución adecuada hasta el momento, y aunque la propuesta que aquí se hace no consigue resolver todos los posibles escenarios de salto sí permite incorporar un buen números de ellos al conjunto de saltos verificables. ISIS y sus mecanismos de detección de errores se complementan con la aportación de un sistema completo (procesador, procesador de guardia, memoria caché, etc.) basado en ISIS denominado HORUS. Está desarrollado en lenguaje VHDL sintetizable, de manera que es posible tanto simular el comportamiento del sistema ante la aparición de un fallo y analizar su evolución a partir de éste como programar un dispositivo lógico programable tipo FPGA para su inclusión en un sistema real. Para programar el sistema HORUS se ha desarrollado una versión modificada del compilador gcc que incluye la generación de las firmas de referencia para el procesador de guardia como parte del proceso de creación del programa ejecutable a partir de código fuente escrito en lenguaje C. Finalmente, otro trabajo desarrollado en esta tesis es el desarrollo de FIASCO (Fault Injection Aid Software COmponents), un conjunto de scripts en lenguaje Tcl/Tk que permiten la inyección de un fallo durante la simulación de HORUS con el objetivo de estudiar su comportamiento y su capacidad para detectar los errores subsiguientes. Con FIASCO es posible lanzar cientos o miles de simulaciones en un entorno distribuido para reducir el tiempo necesario para obtener los datos de campañas de inyección a gran escala. Los resultados demuestran que un sistema que utilice las técnicas que aquí se proponen es capaz de detectar errores durante la ejecución del programa con una mínima pérdida de prestaciones, y que la penalización en el consumo de memoria al usar un procesador de guardia es similar a la de las propu
[CAT] La incorporació de mecanismes de detecció d'errors és un element fonamental en el disseny de sistemes tolerants a fallades. En aquests sistemes la detecció d'un error, tant transitori com permanent, sovint significa l'inici d'una sèrie d'accions o activació d'elements per assolir algun del objectius següents: mantenir les operacions del sistema malgrat l'error, la recuperació del sistema, aturar les operacions situant el sistema en un estat segur, etc. Aquests objectius pretenen, fonamentalment, millorar les característiques de fiabilitat, seguretat i disponibilitat del sistema. El processador de guarda és un dels elements emprats per a la detecció d'errors. El seu treball consisteix en monitoritzar el processador del sistema i comprovar que no es produeixen error durant l'execució de les instruccions. Els principals inconvenients de l'ús del processadors de guarda és la pèrdua de prestacions i l'increment de les necessitats de memòria del sistema que monitoritza, per la qual cossa la seva utilització no està molt generalitzada. En aquest treball es proposa una nova tècnica de encastat de signatures (ISIS - Interleaved Signature Instruction Stream) intercalant-les en l'espai de memòria del programa. D'aquesta manera és possible que un element extern al processador realitze les operacions dirigides a detectar els errors, i al mateix temps permet que el processador execute el programa original sense tenir que processar les signatures, encara que aquestes es troben barrejades amb les instruccions del programa que s'està executant. També es proposa en aquest treball una nova tècnica que permet al processador de guarda verificar la integritat estructural del programa en execució. Aquesta verificació permet resoldre el problema de com comprovar que, al executar el processador un salt a una nova zona del programa, el salt es realitza a una de les possibles destinacions que són vàlides. Fins el moment no hi havia una solució adequada per a aquest problema i encara que la tècnica presentada no resol tots el cassos possibles, sí afegeix un bon nombre de salts al conjunt de salts verificables. Les tècniques presentades es reforcen amb l'aportació d'un sistema complet (processador, processador de guarda, memòria cache, etc.) basat en ISIS i que incorpora els mecanismes de detecció que es proposen en aquest treball. A aquest sistema se li ha donat el nom de HORUS, i està desenvolupat en llenguatge VHDL sintetitzable, la qual cosa permet no tan sols simular el seu comportament davant la aparició d'un error i analitzar la seva evolució, sinó també programar-lo en un dispositiu FPGA per incloure'l en un sistema real. Per poder programar el sistema HORUS s'ha desenvolupat una versió modificada del compilador gcc. Aquesta versió del compilador inclou la generació de les signatures de referència per al processador de guarda com part del procés de creació del programa executable (compilació, assemblat i enllaçat) des del codi font en llenguatge C. Finalment en aquesta tesis s'ha desenvolupat un altre treball anomenat FIASCO (Fault Injection Aid Software COmponents), un conjunt d'scripts en llenguatge Tcl/Tk que permeten injectar fallades durant la simulació del funcionament d'HORUS per estudiar la seua capacitat de detectar els errors i el seu comportament posterior. Amb FIASCO és possible llançar centenars o milers de simulacions en entorns distribuïts per reduir el temps necessari per obtenir les dades d'una campanya d'injecció de fallades de grans proporcions. Els resultats obtinguts demostren que un sistema que utilitza les tècniques descrites és capaç de detectar errors durant l'execució del programa amb una pèrdua mínima de prestacions, i amb un requeriments de memòria similars als de les propostes anteriors.
Rodríguez Ballester, F. (2016). Detección concurrente de errores en el flujo de ejecución de un procesador [Tesis doctoral no publicada]. Universitat Politècnica de València. https://doi.org/10.4995/Thesis/10251/63254
TESIS
Romdhani, Mohamed. "Ingénierie des systèmes complexes avec la méthode de conception concurrente co-design matériel/logiciel : application aux calculateurs embarqués". Grenoble INPG, 1996. http://www.theses.fr/1996INPG0211.
Chen, Mengwen. "Le système bancaire chinois face aux défis des banques étrangères et de la réglementation prudentielle". Poitiers, 2007. http://www.theses.fr/2007POIT4001.
Within the framework of its agreement of adhesion with WTO, China committed that foreign banks can equally compete with the domestic banks since 2007. This dissertation analyzes the current situation of the Chinese banking system which characterized by its considerable amount of doubtful debts, insufficient of own capital stocks and inefficiencies internal. The chinese banking system needs to be reformed profoundly to face foreign competition and to adjust to the new international regulation of the capital requirement. This dissertation tries to answer the following questions : should the chinese banking system introduce the international regulation? Which version (Bâle I or Bâle II) is more favorable for local banks? Is it necessary to establish the deposit insurance system in China?
RIEMANN, ROBERT-CHRISTOPH. "Modelisation des systemes concurrentes ; methodes structurelles et semantiques dans l'algebre des reseaux de petri de haut niveau". Paris 11, 1999. http://www.theses.fr/1999PA112309.
Abderraouf, Benyahia. "Contribution à la mise-en-œuvre d'un moteur d'exécution de modèles UML pour la simulation d'applications temporisées et concurrentes". Phd thesis, Supélec, 2012. http://tel.archives-ouvertes.fr/tel-00772712.
Barthe, Stéphane. "La contribution des systèmes de rémunérations à l'avantage concurrentiel par les ressources humaines : une étude empirique auprès d'une population de cadres d'entreprises du secteur marchand non agricole". Toulouse 1, 2004. http://www.theses.fr/2004TOU10056.
Due to its importance in influencing costs and the behaviors and attitudes of current organization members, compensation represents a critical dimension of the human resource management. The study of their effects on the performance of organizations falls under the strategic perspective which stipulates that the effectiveness of the practices and policies of compensation is linked to their fit with the strategies of the organization. The main stream of empirical focus on bivariate relations in order to identify the most effective practices taking into account the business and/or diversification strategy of an organization. Results are contradictory. Recently, research in strategic human resource management, integrating the contributions of the resource-based view, suggests studying alignment focusing both on the fit between compensation practices itself and between compensation and others HR practice in the search of synergies source of sustainable competitive advantage. This thesis studies the relevance of the concept of system to describe the effectiveness of compensation policies and practices. From data collected from 212 large French companies, this emperical research, on a population of managers, highlights that synergies between the practices and policies of remuneration contributes to the perception of a competitive advantage by human resources defined in terms of attraction and retention of the best members and their motivation
Channac, Stéphance. "Conception et mise en oeuvre d'un système déclaratif de géométrie dynamique". Université Joseph Fourier (Grenoble), 1999. http://tel.archives-ouvertes.fr/tel-00004819.
Knop, Lindsey. "Financiële risico's van het B-segment en beheersing in het Onze Lieve Vrouwe Gasthuis onderzoek naar de beheersbaarheid van de financiële risico's van de concurrentie in het B-Segment middels het management control systeem /". Rotterdam : Erasmus Universiteit, 2006. http://hdl.handle.net/2105/3966.
Marchi, Sergio Quoniam Luc. "Propositions pour l'évaluation de la performance d'un système d'intelligence compétitive implanté dans une industrie du secteur de santé animale au Brésil". [S. l.] : [s.n], 2008. http://tel.archives-ouvertes.fr/tel-00287135/fr.
Chekki, Adel Jalel. "Dynamique de développement des exportations : cas de la PMI en Tunisie". Paris 1, 1992. http://www.theses.fr/1992PA010045.
Marchi, Sergio. "Propositions pour l'évaluation de la performance d'un système d'intelligence compétitive implanté dans une industrie du secteur de santé animale au Brésil". Phd thesis, Université du Sud Toulon Var, 2008. http://tel.archives-ouvertes.fr/tel-00287135.
Bricogne-Cuignières, Matthieu. "Méthode agile pour la conception collaborative multidisciplinaire de systèmes intégrés : application à la mécatronique". Thesis, Compiègne, 2015. http://www.theses.fr/2015COMP2176/document.
This work focuses on the multidisciplinary and collaborative design of integrated systems. These systems are subject to an ever increasing number of requirements, leading to the need for more comprehensive functional and spatial integration. These different types of product integration are also at the origin of organizational complexity. This complexity arises not only from the great number of actors performing various engineering activities but also from the diversity of disciplines involved (designated in this manuscript as “multidisciplinary integration”). To encourage this multidisciplinary integration, “preliminary design” and “detailed design” have been identified as the most significant steps, especially since they are characterized by the collaboration of multiple experts handling a large number of product definition’ technical data. Systems that have been designed thanks to multidisciplinary approaches are generally poorly integrated. This is partially due to the compartmentalization of disciplines, as well as to the “project-planned” method, where project planning is predominant and information is mainly spread out “top-down”. To ensure better cooperation between the various disciplines, to enable decision making based on operational indicators and to analyze and understand the multidisciplinary integration processes, a method inspired by the founding principles of agile methods (the agile manifesto) is proposed for the collaborative design of integrated systems. This work is based on three complementary concepts. The first is, the Collaborative Actions Framework, an operational framework for collaboration around actions. One objective of this framework is to improve the collaboration among designers, whatever their disciplinary origin. It also ensures traceability between decision making and corrections/changes made to technical data. This traceability is made possible by the useof the second concept, called Workspace. Even if this term is already well known, we propose a new definition/usage to transform it into collaboration spaces. This concept offers great possibilities, including the continuous delivering/sharing of experts’ contributions, multidisciplinary integration and change validation. The exchange of technical data between workspaces, or simultaneous work on the same data, relies on the ability to manage several parallel versions of the same item into a single datamanagement system. These opportunities are offered by the third concept, called Branch & Merge. Finally, these three concepts are illustrated through a scenario and a computer prototype. A mechatronic product, “the synergistic combination of mechanical and electrical engineering, computer science, and information technology” (Harashima et al., 1996), is used to illustrate the opportunities offered by our work in terms of multidisciplinary integration during collaborative design
Toma, Samuel. "Méthodologie de détection et d'identification des défauts multiples dans les systèmes complexes à partir d'évènements discrets et de réseaux de neurones : applications aux aérogénérateurs". Thesis, Corte, 2014. http://www.theses.fr/2014CORT0006/document.
This thesis deals with the time-domain analysis of the electrical machines fault diagnosis due to early short-circuits detection in both stator and rotor windings. It also introduces to the Discrete EVent system Specification (DEVS) a generic solution to enable concurrent and comparative simulations (CCS). The DEVS-based CCS is an extension introduced using an aspect-oriented programming (AOP) to interact with the classic DEVS simulator. A new DEVS-based artificial neural network (ANN) is also introduced with a separation between learning and calculation models. The DEVS-based CCS is validated on the proposed ANN DEVS library inside the DEVSimPy environment. The concurrent ANN contributes in the time-domains analysis for the electrical machine fault diagnosis. This new method is based on data coming directly from the sensors without any computation but with a new dedicated preprocessing technique. Later, some enhancements are brought to the artificial neural network based on a new multistage architecture reducing the training time and errors compared to the single ANN. The new architecture and techniques has been validated on real data sixteen non-destructive windings faults analysis and localization
Chitescu, Liliana Cristina. "Simulation en ergonomie : facteur d'innovation dans la conception de produits : application à la conception de systèmes de travail". Vandoeuvre-les-Nancy, INPL, 2005. http://docnum.univ-lorraine.fr/public/INPL/2005_CHITESCU_L_C.pdf.
This research is positioned in the Industrial Engineering field and it is dealing with the human factor integration in the design process of products and associated work systems. Using the knowledge, methods and specific tools of two disciplines (Engineering Science and Social and Human Science), the research proposes a human-centered design methodology that is allowing a better “Ergonomics Analyse – Products Design” articulation, from the very beginning to last stage of process. At the heart of this methodology there is a numerical simulation method of Gestural and Posturales Activities of Human that is possible with the support of the numerical mannequins which are the 3D human models. So, this method and the MANERCOS associated tool permit us to propose a new way to design and re-design the products/work systems which allows the innovation by a better consideration of the human characteristics: anthropometrical, biomechanical etc… By the application to the work systems design, we show particularly how the proposed methodology allows to detect and to estimate some of the risk factors of Work Related Musculoskeletal Disorders (WRMD) resulting from the working conditions, the tools and workplaces design etc. , and how to contribute in this case to the prevention of the professional diseases in constant increase for several years. More specific, the proposed methodology bring together all the actors of design process to define, to test, to estimate and to validate the numerical mock-ups of future work systems, adapted to the future operators, in terms of health, safety, comfort and efficiency at work. So we reveal capacities and the effectiveness of the MANERCOS tool, but we also show the way to evolve it in order to make better the "ergonomist - designer" cooperation within the design process. Particularly, the new features brought to this numerical mannequin, coupled at a measure tool of movements and efforts (CAPTIV tool) and associated in prospect at a virtual reality platform, will permit a better evaluation and prediction of the risks of Work Related Musculoskeletal Disorders (WRMD), by taking into account the Gestural and Posturales Activities
MEVEL, Olivier. "Du role des signaux faibles sur la reconfiguration des processus de la chaîne d e valeur de l'organisation : l'exemple d'une centrale d'achats de la grande distribution française". Phd thesis, Université de Bretagne occidentale - Brest, 2004. http://tel.archives-ouvertes.fr/tel-00009025.
Babot, Pagès Francesc Xavier. "Contributions to Formal Communication Elimination for System Models with Explicit Parallelism". Doctoral thesis, Universitat Ramon Llull, 2009. http://hdl.handle.net/10803/9161.
L'enfocament de la verificació automàtica treballa sobre el sistema de transicions del model, el qual defineix la seva semàntica. Aquest sistema de transicions té sovint molts estats, i sempre una mida gran comparada amb la mida del model del sistema, el qual és sempre infinit. Aquestes consideracions suggereixen un enfocament de verificació estàtica com els d'aquesta tesi, evitant els sistemes de transicions, treballant directament sobre el model del sistema, en principi, la complexitat computacional hauria de ser menor. L'enfocament estàtic d'aquest treball es fa sobre models de sistemes expressats en notació imperativa amb paral·lelisme explícit, sentències de comunicacions síncrones i variables d'emmagatzematge locals.
Els raonaments d'equivalència són molt empleats per números, matrius i altres camps. Tanmateix, per programes imperatius amb paral·lelisme, comunicacions i variables, encara que potencialment sigui un mètode de verificació molt intuïtiu, no han estat massa explorats. La seqüencialització formal via l'eliminació de comunicacions internes, l'àrea d'aquesta tesi, és una demostració basada en el raonament estàtic d'equivalències que, donat que disminueix la magnitud del vector d'estats, pot complementar altres mètodes de demostració. Es basa en l'aplicació d'un conjunt de lleis , apropiades per tal propòsit, com reduccions de reescriptura del model del sistema. Aquestes depenen de la noció d'equivalència i de les suposicions de justícia.
Aquesta tesi contribueix a la quasi inexplorada àrea de l'eliminació de comunicacions formal i seqüencialització de models de sistema. Les lleis estan definides sobre una equivalència feble: equivalència d'interfície. L'eliminació de comunicacions est-a limitada a models sense seleccions, per exemple models en els quals les comunicacions internes no estan dins de l'àmbit de sentències de selecció. Aplicacions interessants existeixen dins d'aquest marc. Les lleis són vàlides només per justícia feble o sense justícia. Aquesta ha estat desenvolupada seguint la semàntica proposada per Manna i Pnueli per a sistemes reactius [MP91, MP95]. S'han formulat les condicions d'aplicabilitat per les lleis de la pròpia eliminació de comunicacions. A més a més, es proposa un procediment de construcció de demostracions per l'eliminació de comunicacions, el qual intenta aplicar automàticament les lleis de la eliminació. També s'ha dissenyat un conjunt de procediments de transformació, els quals garanteixen que la transformació equivalent sempre correspon a l'aplicació d'una seqüència de lleis. Degut a que la construcció de les demostracions és impracticable, normalment impossible, sense l'ajuda d'una eina, s'ha desenvolupat un demostrador interactiu per la construcció semiautomàtica de la seqüencialització de models de sistemes i demostracions d'eliminació. Tant els procediments de transformació com els de l'eliminació de comunicacions estan integrats en l'eina. Amb l'ajuda del demostrador s'ha construït la demostració de seqüencialització d'un model, no trivial, de processador pipeline. Per aquest exemple s'ha assolit una reducció, respecte del model original, de la cota superior del nombre d'estats de 2−672.
Malgrat l'enorme quantitat d'esforç dedicat a l'àrea, abans i durant la tesi, encara queda molt treball per a que l'eliminació de comunicacions i la seqüencialització sigui realment un mètode pràctic. No obstant els resultats d'aquesta tesi han establert els fonaments i han donat l'estímul necessari per continuar l'esforç.
Los métodos de verificación formal se están usando cada vez más en la industria para establecer la corrección y encontrar los errores en modelos de sistemas; por ejemplo, la descripción de hardware, protocolos, programas distribuidos, etc. En particular, los verificadores de modelos lo hacen automáticamente para sistemas de estados finitos, pero están limitados debido al problema de la explosión de estados; y la verificación formal interactiva, el área de esta tesis, es necesaria.
El enfoque de la verificación automática trabaja sobre el sistema de transiciones del modelo, el cual define su semántica. Este sistema de transiciones tiene a menudo muchos estados, y siempre un tamaño grande comparado con el tamaño del modelo del sistema, el cual es siempre infinito. Estas consideraciones sugieren un enfoque de verificación estática como los de esta tesis, evitando los sistemas de transiciones, trabajando directamente sobre el modelo del sistema, en principio, la complejidad computacional tendría que ser menor. El enfoque estático de este trabajo se lleva a cabo sobre modelos de sistemas expresados en notación imperativa con paralelismo explícito, sentencias de comunicaciones síncronas y variables de almacenamiento locales.
Los razonamientos de equivalencia son muy empleados para números, matrices y otros campos. Sin embargo, para programas imperativos con paralelismo, comunicaciones y variables, aún teniendo la potencialidad de ser un método de verificación muy intuitivo, no han sido muy explorados. La secuencialización formal vía la eliminación de comunicaciones internas, el área de esta tesis, es una demostración basada en el razonamiento estático de equivalencias que, ya que disminuye la magnitud del vector de estados, puede complementar otros métodos de demostración. Se basa en la aplicación de un conjunto de leyes, apropiadas para tal propósito, como reducciones de reescritura del modelo del sistema. Éstas dependen de la noción de equivalencia y de las suposiciones de justicia.
Esta tesis contribuye a la casi inexplorada área de la eliminación de comunicaciones formal y secuencialización de modelos de sistema. Las leyes están definidas sobre una equivalencia débil: equivalencia de interfaz. La eliminación de comunicaciones está limitada a modelos sin selecciones, por ejemplo modelos en los cuales las comunicaciones internas no están dentro del ámbito de sentencias de selección. Aplicaciones interesantes existen dentro de este marco. Las leyes son válidas sólo para justicia débil o sin justicia. Ésta ha sido desarrollada siguiendo la semántica propuesta por Manna y Pnueli para sistemas reactivos [MP91, MP95]. Se han formulado las condiciones de aplicabilidad para las leyes de la propia eliminación de comunicaciones. Además, se propone un procedimiento de construcción de demostraciones para la eliminación de comunicaciones, el cual intenta aplicar automáticamente las leyes de la eliminación. También se ha diseñado un conjunto de procedimientos de transformación, los cuales garantizan que la transformación equivalente siempre corresponde a la aplicación de una secuencia de leyes. Debido a que la construcción de las demostraciones es impracticable, normalmente imposible, sin la ayuda de una herramienta, se ha desarrollado un demostrador interactivo para la construcción semiautomática de la secuencialización de modelos de sistemas y demostraciones de eliminación. Tanto los procedimientos de transformación como los de la eliminación de comunicaciones están integrados en la herramienta. Con la ayuda del demostrador se ha construido la demostración de secuencialización de un modelo, no trivial, de procesador pipeline. Para este ejemplo se ha logrado una reducción, respecto del modelo original, de la cota superior del número de estados de 2−672.
A pesar de la enorme cantidad de esfuerzo dedicado al área, antes y durante esta tesis, todavía queda mucho trabajo para que la eliminación de comunicaciones y la secuencialización sea realmente un método práctico. Sin embargo los resultados de esta tesis han establecido los cimientos y han dado el estímulo necesario para continuar el esfuerzo.
Formal verification methods are increasingly being used in industry to establish the correctness of, and to find the flaws in, system models; for instance, descriptions of hardware, protocols, distributed programs, etc. In particular, model checking does that automatically for finite-state systems, but it is limited in scope due to the state explosion problem; and interactive formal verification, the broad area of this thesis, is needed.
Automatic verification approaches work on the transition system of the model, which defines its semantics. This transition system has often infinitely many states, and always a large size compared to the size of the system model, which is always finite. These considerations suggest that static verification approaches such as those of this thesis, avoiding the transition system, working directly on the system model would have less computational complexity, in principle. The static approach of this work is carried out on system models expressed in imperative notations with explicit parallelism and synchronous communication statements, and with local storage variables.
Equivalence reasoning is heavily used for numbers, matrices, and other fields. However, for imperative programs with parallelism, communications, and variables, although having the potentiality of being a very intuitive verification method, it has not been much explored. Formal sequentialization via internal communication elimination, the area of this thesis, is a static equivalence reasoning proof that, since it decreases the size of the state vector, could complement other proof methods. It is based on the application of a set of laws, suitable for that purpose, as rewriting reductions to a system model. These proofs need both proper communication elimination laws and auxiliary basic laws. These depend on the notion of equivalence and on the fairness assumptions.
This thesis contributes to the almost unexplored area of formal communication elimination and system model sequentialization. The laws are defined over a weak equivalence: interface equivalence. Communication elimination is confined to selection-free models, i.e. models none of whose inner communications are within the scope of selection statements. Interesting applications already exist within this framework. The laws are valid only with weak fairness or no fairness. It has been developed following the same semantics as Manna and Pnueli for reactive systems [MP91, MP95]. Applicability conditions for the proper communication elimination laws are derived. In addition, a communication elimination proof construction procedure, which attempts to apply the elimination laws automatically is proposed. A set of transformation procedures, guaranteeing that the equivalence transformation always corresponds to the application of a sequence of laws have been designed as well. Since the construction of elimination proofs is impractical, even impossible, without a tool, an interactive prover for semi-automatic construction of system model sequentialization and elimination proofs has been developed. Both transformation and communication elimination procedures are integrated within the tool. As a non-trivial example, a sequentialization proof of a pipelined processor model, has been constructed with the help of the prover. A
reduction, with respect to the original model, of 2−672 on the upper bound on the number of states has been achieved in this example.
In spite of the huge amount of effort already devoted to the area, before and during this thesis, much work still needs to be done until communication elimination and sequentialization become a practical method. Nevertheless the results of this thesis have established its foundations and given the necessary encouragement for continuing the effort.
Gélinas, Isabelle. "Le régime des télécommunications en Amérique du Nord : d'un modèle monopolistique à un modèle concurrentiel". Mémoire, 2007. http://www.archipel.uqam.ca/865/1/M10081.pdf.
Luc, Paul. "Technologies et systèmes d'information, capacités et avantage concurrentiel : analyse inter cas de courtiers d'assurance vie en France". Thèse, 2009. http://www.archipel.uqam.ca/1989/1/D1790.pdf.
Channac, Stéphane. "Conception et mise en oeuvre d'un système déclaratif de géométrie dynamique". Phd thesis, 1999. http://tel.archives-ouvertes.fr/tel-00004819.