Littérature scientifique sur le sujet « VEDIC MULTIPLIER »
Créez une référence correcte selon les styles APA, MLA, Chicago, Harvard et plusieurs autres
Consultez les listes thématiques d’articles de revues, de livres, de thèses, de rapports de conférences et d’autres sources académiques sur le sujet « VEDIC MULTIPLIER ».
À côté de chaque source dans la liste de références il y a un bouton « Ajouter à la bibliographie ». Cliquez sur ce bouton, et nous générerons automatiquement la référence bibliographique pour la source choisie selon votre style de citation préféré : APA, MLA, Harvard, Vancouver, Chicago, etc.
Vous pouvez aussi télécharger le texte intégral de la publication scolaire au format pdf et consulter son résumé en ligne lorsque ces informations sont inclues dans les métadonnées.
Articles de revues sur le sujet "VEDIC MULTIPLIER"
Eshack, Ansiya, et S. Krishnakumar. « Pipelined vedic multiplier with manifold adder complexity levels ». International Journal of Electrical and Computer Engineering (IJECE) 10, no 3 (1 juin 2020) : 2951. http://dx.doi.org/10.11591/ijece.v10i3.pp2951-2958.
Texte intégralKhubnani, Rashi, Tarunika Sharma et Chitirala Subramanyam. « Applications of Vedic multiplier - A Review ». Journal of Physics : Conference Series 2225, no 1 (1 mars 2022) : 012003. http://dx.doi.org/10.1088/1742-6596/2225/1/012003.
Texte intégralRashno, Meysam, Majid Haghparast et Mohammad Mosleh. « A new design of a low-power reversible Vedic multiplier ». International Journal of Quantum Information 18, no 03 (avril 2020) : 2050002. http://dx.doi.org/10.1142/s0219749920500021.
Texte intégralKuruvilla, Siya Susan, Stephani Sunil, Abisha Susan Alichan et Abraham K. Thomas. « Comparison of Vedic Multiplier Implementation Using Gate Diffusion Input and Modified Gate Diffusion Input Techniques ». Journal of Signal Processing 8, no 2 (22 juin 2022) : 1–5. http://dx.doi.org/10.46610/josp.2022.v08i02.001.
Texte intégralGanjikunta, Ganesh Kumar, Sibghatullah I. Khan et M. Mahaboob Basha. « A High-Performance Signed-Unsigned Multiplier Using Vedic Mathematics ». Journal of Low Power Electronics 15, no 3 (1 septembre 2019) : 302–8. http://dx.doi.org/10.1166/jolpe.2019.1616.
Texte intégralSafoev, Nuriddin, et Jun-Cheol Jeon. « Design and Evaluation of Cell Interaction Based Vedic Multiplier Using Quantum-Dot Cellular Automata ». Electronics 9, no 6 (23 juin 2020) : 1036. http://dx.doi.org/10.3390/electronics9061036.
Texte intégralCVS, Chaitanya, Sundaresan C, P. R. Venkateswaran, Keerthana Prasad et V. Siva Ramakrishna. « Design of High-Speed Multiplier Architecture Based on Vedic Mathematics ». International Journal of Engineering & ; Technology 7, no 2.4 (10 mars 2018) : 105. http://dx.doi.org/10.14419/ijet.v7i2.4.11228.
Texte intégralC, Pradeepa S., Gowri G. Bennur, Hruthika G, Adithya M et Acharya Vinay Vasudeva. « Design and VLSI Implementation of Vedic Multiplier using 45nm Technology ». International Journal for Research in Applied Science and Engineering Technology 11, no 5 (31 mai 2023) : 964–68. http://dx.doi.org/10.22214/ijraset.2023.51676.
Texte intégralBhairannawar, Satish s., Raja K B, Venugopal K R et L. M. Patnaik. « EFFICIENT FPGA BASED MATRIX MULTIPLICATION USING MUX AND VEDIC MULTIPLIER ». INTERNATIONAL JOURNAL OF COMPUTERS & ; TECHNOLOGY 12, no 5 (30 janvier 2014) : 3452–63. http://dx.doi.org/10.24297/ijct.v12i5.2915.
Texte intégralNandha Kumar, P. « Design of Accuracy Based Fixed-Width Booth Multipliers Using Data Scaling Technology ». Asian Journal of Electrical Sciences 11, no 2 (15 décembre 2022) : 24–30. http://dx.doi.org/10.51983/ajes-2022.11.2.3524.
Texte intégralThèses sur le sujet "VEDIC MULTIPLIER"
ANTONY, SAJI M. « DESIGN OF ENERGY EFFICIENT TRANSCEIVER BLOCKS FOR WIRELESS SENSOR NODES ». Thesis, DELHI TECHNOLOGICAL UNIVERSITY, 2020. http://dspace.dtu.ac.in:8080/jspui/handle/repository/18771.
Texte intégralZanchi, Chiara. « Multiple preverbs in ancient Indo-European languages : a comparative study on Vedic, Homeric Greek, Old Church Slavic and Old Irish ». Doctoral thesis, Università degli studi di Bergamo, 2018. http://hdl.handle.net/10446/104992.
Texte intégralZANCHI, CHIARA. « Multiple preverbs in ancient Indo-European languages : a comparative study on Vedic, Homeric Greek, Old Church Slavic and Old Irish ». Doctoral thesis, Università degli studi di Pavia, 2018. https://hdl.handle.net/11571/1466705.
Texte intégralJiang, CunHao, et 蔣存皓. « An Efficient Vedic Multiplier Design ». Thesis, 2017. http://ndltd.ncl.edu.tw/handle/65n6nm.
Texte intégral國立臺北科技大學
電子工程系研究所
105
Multiplier is one of core operations of the digital signal processing and microprocessor. the multiplier in the digital circuit needs to increase the speed, decrease the area and consume less memory. So an efficient multiplier is very important in nowadays. This paper is about designing traditional Vedic multiplier through the Urdhva-Tiryagbhyam sutra. Changing the adder from the traditional Vedic multiplier which designed with the sutra, it can become two kinds of efficient Vedic multipliers. After designing 4-bit, 8-bit, 16-bit, 32-bit traditional Vedic multiplier and two kinds of efficient Vedic multipliers, their time delay and areas are analyzed through the Quartus II. According to the results of the experiment, time delay of the original efficient Vedic multiplier decreases 5.88% but the area increases 37.298%. Besides, time delay of the resolved efficient Vedic multiplier decreases 7.4% but the area increases 21.6%. If the multiplier needs to be faster on work afterwards, 4-bit and 16-bit original efficient Vedic multiplier and 8-bit, 32-bit and 64-bit resolved efficient Vedic multiplier are suggested. If the multiplier needs to be smaller, traditional Vedic multiplier is suggested. If both delay time and chip area cost are considered comprehensively, 8-bit or 64-bit resolved efficient Vedic multiplier are suggested.
RUHELA, DIKSHA. « DESIGN AND IMPLEMENTATION OF EFFICIENT REVERSIBLE MULTIPLIER USING VEDIC MATHEMATICS TOOL ». Thesis, 2016. http://dspace.dtu.ac.in:8080/jspui/handle/repository/14759.
Texte intégralKUMAR, SHIVAM. « DESIGN AND IMPLEMENTATION OF EFFICIENT MATRIX MULTIPLICATION USING VARIOUS ARCHITECTURE ». Thesis, 2023. http://dspace.dtu.ac.in:8080/jspui/handle/repository/19896.
Texte intégralLivres sur le sujet "VEDIC MULTIPLIER"
Design of a High Speed Multiplier (Ancient Vedic Mathematics Approach) . Innovative Research Publications, 2013.
Trouver le texte intégralGeslani, Marko. Rites of the God-King. Oxford University Press, 2018. http://dx.doi.org/10.1093/oso/9780190862886.001.0001.
Texte intégralChapitres de livres sur le sujet "VEDIC MULTIPLIER"
Sudhamsu Preetham, J. V. R., Perli Nethra, D. Chandrasekhar, Mathangi Akhila, N. Arun Vignesh et Asisa Kumar Panigrahy. « Vedic Multiplier for High-Speed Applications ». Dans Communication, Software and Networks, 349–56. Singapore : Springer Nature Singapore, 2022. http://dx.doi.org/10.1007/978-981-19-4990-6_31.
Texte intégralPavan Kumar, N., et K. Shashi Raj. « Delay Analysis of Hybrid Vedic Multiplier ». Dans Advances in Intelligent Systems and Computing, 91–103. Singapore : Springer Singapore, 2022. http://dx.doi.org/10.1007/978-981-16-7330-6_8.
Texte intégralUdaya Kumar, N., K. Bala Sindhuri, U. Subbalakshmi et P. Kiranmayi. « Performance Evaluation of Vedic Multiplier Using Multiplexer-Based Adders ». Dans Lecture Notes in Electrical Engineering, 349–56. Singapore : Springer Singapore, 2018. http://dx.doi.org/10.1007/978-981-13-1906-8_36.
Texte intégralLachireddy, Dhanunjay, et S. R. Ramesh. « Power and Delay Efficient ALU Using Vedic Multiplier ». Dans Lecture Notes in Electrical Engineering, 703–11. Singapore : Springer Singapore, 2020. http://dx.doi.org/10.1007/978-981-15-5558-9_61.
Texte intégralKumari, Sabita, et Kanchan Sharma. « Implementation of Nobel Vedic Multiplier Using Arithmetic Adder ». Dans Data Intelligence and Cognitive Informatics, 209–16. Singapore : Springer Singapore, 2022. http://dx.doi.org/10.1007/978-981-16-6460-1_15.
Texte intégralAwade, Anirudh, Prachi Jain, S. Hemavathy et V. S. Kanchana Bhaaskaran. « Design of Vedic Multiplier Using Reversible Logic Gates ». Dans Lecture Notes in Electrical Engineering, 435–48. Singapore : Springer Singapore, 2021. http://dx.doi.org/10.1007/978-981-15-9019-1_38.
Texte intégralSrimani, Supriyo, Diptendu Kumar Kundu, Saradindu Panda et B. Maji. « Implementation of High Performance Vedic Multiplier and Design of DSP Operations Using Vedic Sutra ». Dans Computational Advancement in Communication Circuits and Systems, 443–49. New Delhi : Springer India, 2015. http://dx.doi.org/10.1007/978-81-322-2274-3_49.
Texte intégralThakare, Laxman P., A. Y. Deshmukh et Gopichand D. Khandale. « VHDL Implementation of Complex Number Multiplier Using Vedic Mathematics ». Dans Proceedings of International Conference on Soft Computing Techniques and Engineering Application, 403–10. New Delhi : Springer India, 2013. http://dx.doi.org/10.1007/978-81-322-1695-7_46.
Texte intégralKhan, Angshuman, et Rupayan Das. « Novel Approach of Multiplier Design Using Ancient Vedic Mathematics ». Dans Advances in Intelligent Systems and Computing, 265–72. New Delhi : Springer India, 2015. http://dx.doi.org/10.1007/978-81-322-2247-7_28.
Texte intégralGiridaran, S., Prithvik Adithya Ravindran, G. Duruvan Raj et M. Janarthanan. « Design of Low Power Vedic Multiplier Using Adiabatic Techniques ». Dans Cognitive Informatics and Soft Computing, 403–15. Singapore : Springer Nature Singapore, 2022. http://dx.doi.org/10.1007/978-981-16-8763-1_33.
Texte intégralActes de conférences sur le sujet "VEDIC MULTIPLIER"
Kahar, Dravik KishorBhai, et Harsh Mehta. « High speed vedic multiplier used vedic mathematics ». Dans 2017 International Conference on Intelligent Computing and Control Systems (ICICCS). IEEE, 2017. http://dx.doi.org/10.1109/iccons.2017.8250742.
Texte intégralG, Shanthi K., Sandhiya G, Abinaya K, Akula Sangeetha, Aruna T et Aswini R. « Performance Analysis of Vedic Multiplier and Modified Vedic Multiplier in Direct Digital Synthesizer ». Dans 2022 3rd International Conference on Electronics and Sustainable Communication Systems (ICESC). IEEE, 2022. http://dx.doi.org/10.1109/icesc54411.2022.9885340.
Texte intégralN., Noorja, et Sujithamol S. « Convolution Using Modified Vedic Multiplier ». Dans Proceedings of the Advances in Technology, Engineering and Computing A Multinational Colloquium - 2017. Singapore : Research Publishing Services, 2017. http://dx.doi.org/10.3850/978-981-11-0744-3_c66.
Texte intégralKodali, Ravi Kishore, C. Sivakumar, Vishal Jain et Lakshmi Boppana. « Low-power modified Vedic multiplier ». Dans 2015 International Conference on Control Communication & Computing India (ICCC). IEEE, 2015. http://dx.doi.org/10.1109/iccc.2015.7432939.
Texte intégralPranav, K., et P. Pramod. « Pipelined convolution using Vedic multiplier ». Dans 2015 IEEE Recent Advances in Intelligent Computational Systems (RAICS). IEEE, 2015. http://dx.doi.org/10.1109/raics.2015.7488384.
Texte intégralRam, G. Challa, Y. Rama Lakshmanna, D. Sudha Rani et K. Bala Sindhuri. « Area efficient modified vedic multiplier ». Dans 2016 International Conference on Circuit, Power and Computing Technologies (ICCPCT). IEEE, 2016. http://dx.doi.org/10.1109/iccpct.2016.7530294.
Texte intégralPatel, Chiranjit R., Vivek Urankar, Vivek B. A et V. Keshav Bharadwaj. « Vedic Multiplier in 45nm Technology ». Dans 2020 Fourth International Conference on Computing Methodologies and Communication (ICCMC). IEEE, 2020. http://dx.doi.org/10.1109/iccmc48092.2020.iccmc-0004.
Texte intégralHarish Babu N, Satish Reddy N, Bhumarapu Devendra et Jayakrishanan P. « Pipelined architecture for vedic multiplier ». Dans 2014 International Conference on Advances in Electrical Engineering (ICAEE). IEEE, 2014. http://dx.doi.org/10.1109/icaee.2014.6838437.
Texte intégralPichhode, Khushboo, Mukesh D. Patil, Divya Shah et B. Chaurasiya Rohit. « FPGA implementation of efficient vedic multiplier ». Dans 2015 International Conference on Information Processing (ICIP). IEEE, 2015. http://dx.doi.org/10.1109/infop.2015.7489448.
Texte intégralBansal, Malti, et Jasmeet Singh. « Comparative Analysis of 4-bit CMOS Vedic Multiplier and GDI Vedic Multiplier using 18nm FinFET Technology ». Dans 2020 International Conference on Smart Electronics and Communication (ICOSEC). IEEE, 2020. http://dx.doi.org/10.1109/icosec49089.2020.9215317.
Texte intégral