Articles de revues sur le sujet « Spacers gate »
Créez une référence correcte selon les styles APA, MLA, Chicago, Harvard et plusieurs autres
Consultez les 50 meilleurs articles de revues pour votre recherche sur le sujet « Spacers gate ».
À côté de chaque source dans la liste de références il y a un bouton « Ajouter à la bibliographie ». Cliquez sur ce bouton, et nous générerons automatiquement la référence bibliographique pour la source choisie selon votre style de citation préféré : APA, MLA, Harvard, Vancouver, Chicago, etc.
Vous pouvez aussi télécharger le texte intégral de la publication scolaire au format pdf et consulter son résumé en ligne lorsque ces informations sont inclues dans les métadonnées.
Parcourez les articles de revues sur diverses disciplines et organisez correctement votre bibliographie.
Weng, Chun Jen. « Etching Effects of Nanotechnology Fabrication on CMOS Transistor Gate Wafer Manufacturing Process Integration ». Advanced Materials Research 154-155 (octobre 2010) : 938–41. http://dx.doi.org/10.4028/www.scientific.net/amr.154-155.938.
Texte intégralWeng, Chun Jen. « Etching Process Effects of CMOS Transistor Gate Manufacturing Nanotechnology Fabrication Integration ». Applied Mechanics and Materials 83 (juillet 2011) : 91–96. http://dx.doi.org/10.4028/www.scientific.net/amm.83.91.
Texte intégralWylie, Ian W., et N. Garry Tarr. « A new approach to gate/n− overlapped lightly doped drain structures : added gate after implantation of n− (AGAIN) ». Canadian Journal of Physics 69, no 3-4 (1 mars 1991) : 174–76. http://dx.doi.org/10.1139/p91-027.
Texte intégralKumar, Padakanti Kiran, Bukya Balaji et Karumuri Srinivasa Rao. « Design and analysis of asymmetrical low-k source side spacer halo doped nanowire metal oxide semiconductor field effect transistor ». International Journal of Electrical and Computer Engineering (IJECE) 13, no 3 (1 juin 2023) : 3519. http://dx.doi.org/10.11591/ijece.v13i3.pp3519-3529.
Texte intégralWostyn, Kurt, Karine Kenis, Hans Mertens, Adrian Vaisman Chasin, Andriy Hikavyy, Frank Holsteyns et Naoto Horiguchi. « Low Temperature SiGe Steam Oxide - Aqueous Hf and NH3/NF3 Remote Plasma Etching and its Implementation as Si GAA Inner Spacer ». Solid State Phenomena 282 (août 2018) : 126–31. http://dx.doi.org/10.4028/www.scientific.net/ssp.282.126.
Texte intégralGuo, Mengxue, Weifeng Lü, Ziqiang Xie, Mengjie Zhao, Weijie Wei et Ying Han. « Effects of Symmetric and Asymmetric Double-Layer Spacers on a Negative-Capacitance Nanosheet Field-Effect Transistor ». Journal of Nanoelectronics and Optoelectronics 17, no 6 (1 juin 2022) : 873–82. http://dx.doi.org/10.1166/jno.2022.3266.
Texte intégralDurfee, Curtis, Ivo Otto IV, Subhadeep Kal, Shanti Pancharatnam, Matthew Flaugh, Toshiki Kanaki, Matthew Rednor et al. « Epi Source-Drain Damage Mitigation During Channel Release of Stacked Nanosheet Gate-All-Around Transistors ». ECS Transactions 112, no 1 (29 septembre 2023) : 45–52. http://dx.doi.org/10.1149/11201.0045ecst.
Texte intégralConvertino, Clarissa, Cezar Zota, Heinz Schmid, Daniele Caimi, Marilyne Sousa, Kirsten Moselund et Lukas Czornomaz. « InGaAs FinFETs Directly Integrated on Silicon by Selective Growth in Oxide Cavities ». Materials 12, no 1 (27 décembre 2018) : 87. http://dx.doi.org/10.3390/ma12010087.
Texte intégralLi, Junjie, Yongliang Li, Na Zhou, Wenjuan Xiong, Guilei Wang, Qingzhu Zhang, Anyan Du et al. « Study of Silicon Nitride Inner Spacer Formation in Process of Gate-all-around Nano-Transistors ». Nanomaterials 10, no 4 (20 avril 2020) : 793. http://dx.doi.org/10.3390/nano10040793.
Texte intégralBacquié, Valentin, Aurélien Tavernier, François Boulard, Olivier Pollet et Nicolas Possémé. « Gate spacers etching of Si3N4 using cyclic approach for 3D CMOS devices ». Journal of Vacuum Science & ; Technology A 39, no 3 (mai 2021) : 033005. http://dx.doi.org/10.1116/6.0000871.
Texte intégralKalarickal, Nidhin Kurian, Ashok Dheenan, Joe F. McGlone, Sushovan Dhara, Mark Brenner, Steven A. Ringel et Siddharth Rajan. « Demonstration of self-aligned β-Ga2O3 δ-doped MOSFETs with current density >550 mA/mm ». Applied Physics Letters 122, no 11 (13 mars 2023) : 113506. http://dx.doi.org/10.1063/5.0131996.
Texte intégralNarula, Mandeep Singh, et Archana Pandey. « Performance Evaluation of Stacked Gate Oxide/High K Spacers Based Gate All Around Device Architectures at 10 nm Technology Node ». Silicon 14, no 5 (20 janvier 2022) : 2397–407. http://dx.doi.org/10.1007/s12633-022-01685-9.
Texte intégralGu, Jie, Qingzhu Zhang, Zhenhua Wu, Jiaxin Yao, Zhaohao Zhang, Xiaohui Zhu, Guilei Wang et al. « Cryogenic Transport Characteristics of P-Type Gate-All-Around Silicon Nanowire MOSFETs ». Nanomaterials 11, no 2 (26 janvier 2021) : 309. http://dx.doi.org/10.3390/nano11020309.
Texte intégralMo, Fabrizio, Chiara Elfi Spano, Yuri Ardesi, Massimo Ruo Roch, Gianluca Piccinini et Marco Vacca. « NS-GAAFET Compact Modeling : Technological Challenges in Sub-3-nm Circuit Performance ». Electronics 12, no 6 (21 mars 2023) : 1487. http://dx.doi.org/10.3390/electronics12061487.
Texte intégralHsieh, C. S., P. C. Kao, C. S. Chiu, C. H. Hon, C. C. Fan, W. C. Kung, Z. W. Wang et E. S. Jeng. « NVM Characteristics of Single-MOSFET Cells Using Nitride Spacers With Gate-to-Drain NOI ». IEEE Transactions on Electron Devices 51, no 11 (novembre 2004) : 1811–17. http://dx.doi.org/10.1109/ted.2004.836796.
Texte intégralLiu, Peng, Chuncheng Xie, Feng Zhang, Jianguo Chen et Dongmin Chen. « Elimination of Gate Leakage in GaN FETs by Placing Oxide Spacers on the Mesa Sidewalls ». IEEE Electron Device Letters 34, no 10 (octobre 2013) : 1232–34. http://dx.doi.org/10.1109/led.2013.2278013.
Texte intégralvan Dam, D. B., M. P. J. Peeters, C. J. Curling, R. Schroeders et M. A. Verschuuren. « Application of Printable Electronics for LCD Manufacturing : Printing of TFT Gate Layers and Pillar Spacers ». NIP & ; Digital Fabrication Conference 20, no 1 (1 janvier 2004) : 284–90. http://dx.doi.org/10.2352/issn.2169-4451.2004.20.1.art00065_1.
Texte intégralBeghalem, Hamida, Khadidja Aliliche et Ahmed Landoulsi. « Phylogeny and Sequence Analysis of Sulla species Based on Intergenic Spacers trnL-trnF ». South Asian Journal of Experimental Biology 11, no 3 (24 mai 2021) : 321–26. http://dx.doi.org/10.38150/sajeb.11(3).p321-326.
Texte intégralChen, I. C., C. C. Wei et C. W. Teng. « Simple gate-to-drain overlapped MOSFETs using poly spacers for high immunity to channel hot-electron degradation ». IEEE Electron Device Letters 11, no 2 (février 1990) : 78–81. http://dx.doi.org/10.1109/55.46934.
Texte intégralJi Hun Choi, Tae Kyun Kim, Jung Min Moon, Young Gwang Yoon, Byeong Woon Hwang, Dong Hyun Kim et Seok-Hee Lee. « Origin of Device Performance Enhancement of Junctionless Accumulation-Mode (JAM) Bulk FinFETs With High-$\kappa $ Gate Spacers ». IEEE Electron Device Letters 35, no 12 (décembre 2014) : 1182–84. http://dx.doi.org/10.1109/led.2014.2364093.
Texte intégralMiyashita, Toshihiko, Katsuaki Ookoshi, Akiyoshi Hatada, Keiji Ikeda, Young Suk Kim, Masatoshi Nishikawa et Hajime Kurata. « Design and Optimization of Gate Sidewall Spacers to Achieve 45 nm Ground Rule for High-Performance Applications ». Japanese Journal of Applied Physics 48, no 4 (20 avril 2009) : 04C053. http://dx.doi.org/10.1143/jjap.48.04c053.
Texte intégralAbdula, Daner, YuJen Chiu, Brendan Marozas, Rami Khazaka, Caleb K. Miskin, Jung Soo Lee et Alexandros T. Demos. « Low-Temperature Selective Si:As Epitaxy ». ECS Transactions 114, no 2 (27 septembre 2024) : 37–46. http://dx.doi.org/10.1149/11402.0037ecst.
Texte intégralZhao, Jianli, Yilin Wang, Xiaowei Wang et Yisheng Zhang. « An Experimental Investigation of the Material Properties of the A356 Aluminum Alloy Power Fittings in the Vacuum Die-Casting Process ». Materials 17, no 6 (8 mars 2024) : 1242. http://dx.doi.org/10.3390/ma17061242.
Texte intégralBernard, E., T. Ernst, B. Guillaumot, N. Vulliet, Tao Chuan Lim, O. Rozeau, F. Danneville et al. « First Internal Spacers' Introduction in Record High $I_{\rm ON}/I_{\rm OFF}\ \hbox{TiN/HfO}_{2}$ Gate Multichannel MOSFET Satisfying Both High-Performance and Low Standby Power Requirements ». IEEE Electron Device Letters 30, no 2 (février 2009) : 148–51. http://dx.doi.org/10.1109/led.2008.2009008.
Texte intégralHeifetz, Aviad. « Non-well-founded-Type Spaces ». Games and Economic Behavior 16, no 2 (octobre 1996) : 202–17. http://dx.doi.org/10.1006/game.1996.0083.
Texte intégralHeifetz, Aviad, et Philippe Mongin. « Probability Logic for Type Spaces ». Games and Economic Behavior 35, no 1-2 (avril 2001) : 31–53. http://dx.doi.org/10.1006/game.1999.0788.
Texte intégralRana, Ashwani K. « Impact of sidewall spacer on gate leakage behavior of nano-scale MOSFETs ». Semiconductor Physics Quantum Electronics and Optoelectronics 14, no 2 (30 juin 2011) : 203–8. http://dx.doi.org/10.15407/spqeo14.02.203.
Texte intégralHeifetz, Aviad, et Dov Samet. « Knowledge Spaces with Arbitrarily High Rank ». Games and Economic Behavior 22, no 2 (février 1998) : 260–73. http://dx.doi.org/10.1006/game.1997.0591.
Texte intégralRANA, ASHWANI K., NAROTTAM CHAND et VINOD KAPOOR. « MODELING GATE CURRENT FOR NANO SCALE MOSFET WITH DIFFERENT GATE SPACER ». Journal of Circuits, Systems and Computers 20, no 08 (décembre 2011) : 1659–75. http://dx.doi.org/10.1142/s0218126611008006.
Texte intégralPark, Dong Gyu, Hyunwoo Kim et Jang Hyun Kim. « Improvement Breakdown Voltage by a Using Crown-Shaped Gate ». Electronics 12, no 3 (17 janvier 2023) : 474. http://dx.doi.org/10.3390/electronics12030474.
Texte intégralFitrianatsany, Fitrianatsany. « Harmonisasi Kehidupan Masyarakat Beragama pada Lingkungan Gated Community di Kelurahan Panggungharjo Yogyakarta ». Aceh Anthropological Journal 8, no 1 (30 avril 2024) : 97. http://dx.doi.org/10.29103/aaj.v8i1.15986.
Texte intégralVimala, Palanichamy, et N. R. Nithin Kumar. « Comparative Analysis of Various Parameters of Tri-Gate MOSFET with High-K Spacer ». Journal of Nano Research 56 (février 2019) : 119–30. http://dx.doi.org/10.4028/www.scientific.net/jnanor.56.119.
Texte intégralVeloso, Anabela, Geert Eneman, Eddy Simoen, Bogdan Cretu, An De Keersgieter, Anne Jourdain et Naoto Horiguchi. « (Invited, Digital Presentation) Innovations in Transistor Architecture and Device Connectivity Options for Advanced Logic Scaling ». ECS Meeting Abstracts MA2022-01, no 19 (7 juillet 2022) : 1059. http://dx.doi.org/10.1149/ma2022-01191059mtgabs.
Texte intégralKim, Hyun Woo, et Daewoong Kwon. « Analysis on Tunnel Field-Effect Transistor with Asymmetric Spacer ». Applied Sciences 10, no 9 (27 avril 2020) : 3054. http://dx.doi.org/10.3390/app10093054.
Texte intégralSil, Monali, Sk Masum Nawaz et Abhijit Mallik. « On the performance of hafnium-oxide-based negative capacitance FinFETs, with and without a spacer ». Semiconductor Science and Technology 37, no 4 (23 février 2022) : 045006. http://dx.doi.org/10.1088/1361-6641/ac52b7.
Texte intégralSaxena, Raghvendra Sahai, et M. Jagadesh Kumar. « Polysilicon Spacer Gate Technique to Reduce Gate Charge of a Trench Power MOSFET ». IEEE Transactions on Electron Devices 59, no 3 (mars 2012) : 738–44. http://dx.doi.org/10.1109/ted.2011.2176946.
Texte intégralSpiteri, Jake C., Jonathan S. Schembri et David C. Magri. « A naphthalimide-based ‘Pourbaix sensor’ : a redox and pH driven AND logic gate with photoinduced electron transfer and internal charge transfer mechanisms ». New Journal of Chemistry 39, no 5 (2015) : 3349–52. http://dx.doi.org/10.1039/c5nj00068h.
Texte intégralMykhaylyuk, Volodymyr. « Namioka spaces, GO-spaces and an o-game ». Topology and its Applications 235 (février 2018) : 1–13. http://dx.doi.org/10.1016/j.topol.2017.11.008.
Texte intégralRomig, Kevin. « The Upper Sonoran Lifestyle : Gated Communities in Scottsdale, Arizona ». City & ; Community 4, no 1 (mars 2005) : 67–86. http://dx.doi.org/10.1111/j.1535-6841.2005.00103.x.
Texte intégralAurichi, Leandro F., et Rodrigo R. Dias. « Topological Games and Alster Spaces ». Canadian Mathematical Bulletin 57, no 4 (1 décembre 2014) : 683–96. http://dx.doi.org/10.4153/cmb-2013-048-5.
Texte intégralVANNUCCI, STEFANO. « GAME FORMATS AS CHU SPACES ». International Game Theory Review 09, no 01 (mars 2007) : 119–38. http://dx.doi.org/10.1142/s021919890700131x.
Texte intégralDress, Andreas W. M., et Rudolf Scharlau. « Gated sets in metric spaces ». Aequationes Mathematicae 34, no 1 (février 1987) : 112–20. http://dx.doi.org/10.1007/bf01840131.
Texte intégralVassilevski, Konstantin, Irina P. Nikitina, Alton B. Horsfall, Nicolas G. Wright, Andrew J. Smith et C. Mark Johnson. « Silicon Carbide Vertical JFET with Self-Aligned Nickel Silicide Contacts ». Materials Science Forum 679-680 (mars 2011) : 670–73. http://dx.doi.org/10.4028/www.scientific.net/msf.679-680.670.
Texte intégralChattopadhyay, Ankush, Arpan Dasgupta, Rahul Das, Atanu Kundu et Chandan K. Sarkar. « Effect of spacer dielectric engineering on Asymmetric Source Underlapped Double Gate MOSFET using Gate Stack ». Superlattices and Microstructures 101 (janvier 2017) : 87–95. http://dx.doi.org/10.1016/j.spmi.2016.11.024.
Texte intégralStone, Sally. « Gate 81 : ». idea journal 14, no 1 (3 juillet 2018) : 80–95. http://dx.doi.org/10.37113/ideaj.vi0.70.
Texte intégralRao, Mukund Kadursrinivas, K. R. Sridhara Murthi et Baldev Raj. « Future Indian Space : Perspectives of Game Changers ». New Space 6, no 2 (juin 2018) : 103–8. http://dx.doi.org/10.1089/space.2017.0013.
Texte intégralWucherpfennig, Claudia, et Anke Strüver. « „Es ist ja nur ein Spiel…“ – Zur Performativität geschlechtlich codierter Körper, Identitäten und Räume ». Geographische Zeitschrift 102, no 3 (2014) : 175–89. http://dx.doi.org/10.25162/gz-2014-0018.
Texte intégralKuang, Fengyu, Cong Li, Haokun Li, Hailong You et M. Jamal Deen. « Effect of Non-Ideal Cross-Sectional Shape on the Performance of Nanosheet-Based FETs ». Electronics 12, no 16 (11 août 2023) : 3419. http://dx.doi.org/10.3390/electronics12163419.
Texte intégralLi, Yu Kui, et Yun Peng Liu. « Characteristics of a Triode Field Emission Display Panel with the Suspension Gate Structure ». Materials Science Forum 663-665 (novembre 2010) : 203–6. http://dx.doi.org/10.4028/www.scientific.net/msf.663-665.203.
Texte intégralN, Anitha, et Dr Srividya P. « Parameter Analysis of CNTFET ». International Journal of Recent Technology and Engineering (IJRTE) 8, no 2 (30 juillet 2019) : 5355–59. http://dx.doi.org/10.35940/ijrte.b2609078219.
Texte intégral