Littérature scientifique sur le sujet « REVERSE CARRY PROPAGATE ADDER »
Créez une référence correcte selon les styles APA, MLA, Chicago, Harvard et plusieurs autres
Consultez les listes thématiques d’articles de revues, de livres, de thèses, de rapports de conférences et d’autres sources académiques sur le sujet « REVERSE CARRY PROPAGATE ADDER ».
À côté de chaque source dans la liste de références il y a un bouton « Ajouter à la bibliographie ». Cliquez sur ce bouton, et nous générerons automatiquement la référence bibliographique pour la source choisie selon votre style de citation préféré : APA, MLA, Harvard, Vancouver, Chicago, etc.
Vous pouvez aussi télécharger le texte intégral de la publication scolaire au format pdf et consulter son résumé en ligne lorsque ces informations sont inclues dans les métadonnées.
Articles de revues sur le sujet "REVERSE CARRY PROPAGATE ADDER"
Pashaeifar, Masoud, Mehdi Kamal, Ali Afzali-Kusha et Massoud Pedram. « Approximate Reverse Carry Propagate Adder for Energy-Efficient DSP Applications ». IEEE Transactions on Very Large Scale Integration (VLSI) Systems 26, no 11 (novembre 2018) : 2530–41. http://dx.doi.org/10.1109/tvlsi.2018.2859939.
Texte intégralArulkarthick, V. J., et Abinaya Rathinaswamy. « Delay and area efficient approximate multiplier using reverse carry propagate full adder ». Microprocessors and Microsystems 74 (avril 2020) : 103009. http://dx.doi.org/10.1016/j.micpro.2020.103009.
Texte intégralKumre, Laxmi, Ajay Somkuwar et Ganga Agnihotri. « Power Efficient Carry Propagate Adder ». International Journal of VLSI Design & ; Communication Systems 4, no 3 (30 juin 2013) : 125–34. http://dx.doi.org/10.5121/vlsic.2013.4312.
Texte intégralLin, Yu Shen, et Damu Radhakrishnan. « Delay Efficient 32-Bit Carry-Skip Adder ». VLSI Design 2008 (2 avril 2008) : 1–8. http://dx.doi.org/10.1155/2008/218565.
Texte intégralEscribá, J., et J. A. Carrasco. « Self-timed Manchester chain carry propagate adder ». Electronics Letters 32, no 8 (1996) : 708. http://dx.doi.org/10.1049/el:19960512.
Texte intégralSandi, Anuradha. « VERIFICATION OF CARRY LOOK AHEAD ADDER USING CONSTRAINED RANDOMIZED LAYERED TEST BENCH ». International Journal of Engineering Technologies and Management Research 6, no 6 (25 mars 2020) : 40–50. http://dx.doi.org/10.29121/ijetmr.v6.i6.2019.392.
Texte intégralSaini, Vikas K., Shamim Akhter et Tanuj Chauhan. « Implementation, Test Pattern Generation, and Comparative Analysis of Different Adder Circuits ». VLSI Design 2016 (8 juin 2016) : 1–8. http://dx.doi.org/10.1155/2016/1260879.
Texte intégralGurusamy, L., Muhammad Kashif et Norhuzaimin Julai. « Design and Implementation of an Efficient Hybrid Parallel-Prefix Ling Adder Using 0.18micron CMOS Technology in Standard Cell Library ». Applied Mechanics and Materials 833 (avril 2016) : 149–56. http://dx.doi.org/10.4028/www.scientific.net/amm.833.149.
Texte intégralHossain, Muhammad Saddam, et Farhadur Arifin. « Design and Evaluation of a 32-bit Carry Select Adder using 4-bit Hybrid CLA Adder ». AIUB Journal of Science and Engineering (AJSE) 20, no 2 (15 mai 2021) : 1–7. http://dx.doi.org/10.53799/ajse.v20i2.119.
Texte intégralAnitha, M., J. Princy Joice et Rexlin Sheeba.I. « A New-High Speed-Low Power-Carry Select Adder Using Modified GDI Technique ». International Journal of Reconfigurable and Embedded Systems (IJRES) 4, no 3 (1 novembre 2015) : 173. http://dx.doi.org/10.11591/ijres.v4.i3.pp173-177.
Texte intégralThèses sur le sujet "REVERSE CARRY PROPAGATE ADDER"
CHOUDHARY, DIVYA. « NEW REVERSE CARRY PROPAGATE ADDER USING MODIFIED GDI TECHNIQUE ». Thesis, 2019. http://dspace.dtu.ac.in:8080/jspui/handle/repository/16711.
Texte intégralChapitres de livres sur le sujet "REVERSE CARRY PROPAGATE ADDER"
Naresh, B., K. Aruna Manjusha et U. Somanaidu. « Design of Low-Power Reverse Carry Propagate Adder Using FinFET ». Dans Algorithms for Intelligent Systems, 473–87. Singapore : Springer Nature Singapore, 2022. http://dx.doi.org/10.1007/978-981-19-1669-4_42.
Texte intégralActes de conférences sur le sujet "REVERSE CARRY PROPAGATE ADDER"
Bhavani, N. S. V. S. Ganga, et M. Vinodhini. « High Performance Accurate Multiplier using Hybrid Reverse Carry Propagate Adder ». Dans 2022 6th International Conference on Electronics, Communication and Aerospace Technology (ICECA). IEEE, 2022. http://dx.doi.org/10.1109/iceca55336.2022.10009577.
Texte intégralV. S, Muralikrishna, et oselin Kavitha M. J. « A High-Speed, Area-Efficient Transfer Method Using a Reverse Carry Propagate Adder ». Dans The International Conference on scientific innovations in Science, Technology, and Management. International Journal of Advanced Trends in Engineering and Management, 2023. http://dx.doi.org/10.59544/jjjn7780/ngcesi23p115.
Texte intégralV. S, Muralikrishna, et Joselin Kavitha M. « A High-Speed, Area-Efficient Transfer Method Using a Reverse Carry Propagate Adder ». Dans The International Conference on scientific innovations in Science, Technology, and Management. International Journal of Advanced Trends in Engineering and Management, 2023. http://dx.doi.org/10.59544/ueyi4889/ngcesi23p117.
Texte intégralGarg, Bharat, et Yashoda Bisht. « A Novel High Performance Reverse Carry Propagate Adder for Energy Efficient Multimedia Applications ». Dans 2019 IEEE International Symposium on Smart Electronic Systems (iSES) (Formerly iNiS). IEEE, 2019. http://dx.doi.org/10.1109/ises47678.2019.00073.
Texte intégralSedhumadhavan, A., S. Sabariesh, V. Shanmathi, K. Ramya, R. Venukumar et J. Ajayan. « Study of Performance Comparison of Static and Dynamic Approximate Reverse Carry Propagate Adder Using 22 nm CMOS Technology ». Dans 2020 6th International Conference on Advanced Computing and Communication Systems (ICACCS). IEEE, 2020. http://dx.doi.org/10.1109/icaccs48705.2020.9074311.
Texte intégralSingh, Shalini, Pavan Kumar Pothula et Madhav Rao. « Design and Evaluation of On-chip DCT accelerators based on Novel Approximate Reverse Carry Propagate Adders ». Dans 2022 IEEE Computer Society Annual Symposium on VLSI (ISVLSI). IEEE, 2022. http://dx.doi.org/10.1109/isvlsi54635.2022.00015.
Texte intégralSingh, Varun Pratap, et Manish Rai. « Reversible adder-subtractor circuit with carry and borrow propagate facility ». Dans 2017 3rd International Conference on Advances in Computing, Communication & Automation (ICACCA) (Fall). IEEE, 2017. http://dx.doi.org/10.1109/icaccaf.2017.8344704.
Texte intégralAkbar, Muhammad Ali, Bo Wang et Amine Bermak. « Evaluating the Optimal Self-Checking Carry Propagate Adder for Cryptographic Processor ». Dans 2022 IEEE 15th International Symposium on Embedded Multicore/Many-core Systems-on-Chip (MCSoC). IEEE, 2022. http://dx.doi.org/10.1109/mcsoc57363.2022.00011.
Texte intégralDipto, Md Ashik Zafar, Afran Sorwar, Elias Ahammad Sojib et Md Mostak Tahmid Rangon. « Performance Improvement in Conventional 4-bit Static CMOS Carry Look-Ahead Adder by Modifying Carry-Generate and Propagate Terms ». Dans 2020 11th International Conference on Computing, Communication and Networking Technologies (ICCCNT). IEEE, 2020. http://dx.doi.org/10.1109/icccnt49239.2020.9225667.
Texte intégralWu, Weishu, Scott Campbell et Pochi Yeh. « Implementation of a multiwavelength optical full-adder ». Dans OSA Annual Meeting. Washington, D.C. : Optica Publishing Group, 1993. http://dx.doi.org/10.1364/oam.1993.mzz.10.
Texte intégral