Articles de revues sur le sujet « Multi-Processor System-on-Chip »
Créez une référence correcte selon les styles APA, MLA, Chicago, Harvard et plusieurs autres
Consultez les 50 meilleurs articles de revues pour votre recherche sur le sujet « Multi-Processor System-on-Chip ».
À côté de chaque source dans la liste de références il y a un bouton « Ajouter à la bibliographie ». Cliquez sur ce bouton, et nous générerons automatiquement la référence bibliographique pour la source choisie selon votre style de citation préféré : APA, MLA, Harvard, Vancouver, Chicago, etc.
Vous pouvez aussi télécharger le texte intégral de la publication scolaire au format pdf et consulter son résumé en ligne lorsque ces informations sont inclues dans les métadonnées.
Parcourez les articles de revues sur diverses disciplines et organisez correctement votre bibliographie.
Nurmi, Jari. « International Symposium on System-on-Chip 2010 ». International Journal of Embedded and Real-Time Communication Systems 2, no 4 (octobre 2011) : 38–45. http://dx.doi.org/10.4018/ijertcs.2011100103.
Texte intégralLee, Seung Eun. « Reusing existing resources for testing a multi-processor system-on-chip ». International Journal of Electronics 100, no 3 (mars 2013) : 355–70. http://dx.doi.org/10.1080/00207217.2012.713011.
Texte intégralCui, Yuan, et Bo Nian Li. « A Multimedia System Based on OMAP3530 ». Applied Mechanics and Materials 40-41 (novembre 2010) : 506–9. http://dx.doi.org/10.4028/www.scientific.net/amm.40-41.506.
Texte intégralLiu, Lin, et Yuanyuan Yang. « Energy-aware routing in hybrid optical network-on-chip for future multi-processor system-on-chip ». Journal of Parallel and Distributed Computing 73, no 2 (février 2013) : 189–97. http://dx.doi.org/10.1016/j.jpdc.2012.09.018.
Texte intégralLafi, Walid, Didier Lattard et Ahmed Jerrya. « An asynchronous hierarchical router for networks-on-chip-based three-dimensional multi-processor system-on-chip ». Software : Practice and Experience 42, no 7 (7 février 2012) : 877–90. http://dx.doi.org/10.1002/spe.1150.
Texte intégralAMAMIYA, MAKOTO, HIDEO TANIGUCHI et TAKANORI MATSUZAKI. « AN ARCHITECTURE OF FUSING COMMUNICATION AND EXECUTION FOR GLOBAL DISTRIBUTED PROCESSING ». Parallel Processing Letters 11, no 01 (mars 2001) : 7–24. http://dx.doi.org/10.1142/s0129626401000397.
Texte intégralLi, Shuo, Gao Chao Xu, Yu Shuang Dong et Feng Wu. « The Review of Cache Partitioning in Multi-Core Processor ». Key Engineering Materials 439-440 (juin 2010) : 1223–29. http://dx.doi.org/10.4028/www.scientific.net/kem.439-440.1223.
Texte intégralSLIMANI, Hayet, Abderrazak JEMAIU et Ahmed Chiheb AMMARI. « Multi-Processor System-on-Chip Power Estimation Model At the CABA Level ». IFAC Proceedings Volumes 45, no 7 (2012) : 341–46. http://dx.doi.org/10.3182/20120523-3-cz-3015.00065.
Texte intégralTang, Lin, et Jin Zhao Wu. « The Status and Challenges of Multi-Processor System-on-Chip’s Formal Verification ». Applied Mechanics and Materials 602-605 (août 2014) : 2926–29. http://dx.doi.org/10.4028/www.scientific.net/amm.602-605.2926.
Texte intégralBAGHERZADEH, NADER, et MASARU MATSUURA. « PERFORMANCE IMPACT OF TASK-TO-TASK COMMUNICATION PROTOCOL IN NETWORK-ON-CHIP ». Journal of Circuits, Systems and Computers 18, no 02 (avril 2009) : 283–94. http://dx.doi.org/10.1142/s021812660900506x.
Texte intégralPrasad Acharya, G., et M. Asha Rani. « FPGA Prototyping of Micro-Blaze soft-processor based Multi-core System on Chip ». International Journal of Engineering & ; Technology 7, no 2.16 (12 avril 2018) : 57. http://dx.doi.org/10.14419/ijet.v7i2.16.11416.
Texte intégralBreaban, Gabriela, Martijn Koedam, Sander Stuijk et Kees Goossens. « Time synchronization for an emulated CAN device on a Multi-Processor System on Chip ». Microprocessors and Microsystems 52 (juillet 2017) : 523–33. http://dx.doi.org/10.1016/j.micpro.2017.04.019.
Texte intégralMilojevic, Dragomir, Luc Montperrus et Diederik Verkest. « Power Dissipation of the Network-on-Chip in Multi-Processor System-on-Chip Dedicated for Video Coding Applications ». Journal of Signal Processing Systems 57, no 2 (29 juillet 2008) : 139–53. http://dx.doi.org/10.1007/s11265-008-0251-1.
Texte intégralTang, Qi, Shang-Feng Wu, Jun-Wu Shi et Ji-Bo Wei. « Optimization of Duplication-Based Schedules on Network-on-Chip Based Multi-Processor System-on-Chips ». IEEE Transactions on Parallel and Distributed Systems 28, no 3 (1 mars 2017) : 826–37. http://dx.doi.org/10.1109/tpds.2016.2599166.
Texte intégralGaneshpure, Kunal, et Sandip Kundu. « Game theoretic approach for run‐time task scheduling on an multi‐processor system on chip ». IET Circuits, Devices & ; Systems 7, no 5 (septembre 2013) : 243–52. http://dx.doi.org/10.1049/iet-cds.2013.0091.
Texte intégralLesecq, Suzanne, Diego Puschini, Edith Beigné, Pascal Vivet et Yeter Akgul. « Low-Cost and Robust Control of a DFLL for Multi-Processor System-on-Chip ». IFAC Proceedings Volumes 44, no 1 (janvier 2011) : 1940–45. http://dx.doi.org/10.3182/20110828-6-it-1002.01706.
Texte intégralKhan, Haroon-Ur-Rashid, Feng Shi, WeiXing Ji, YuJin Gao, YiZhuo Wang, CaiXia Liu, Ning Deng et JiaXin Li. « Computationally efficient locality-aware interconnection topology for multi-processor system-on-chip (MP-SoC) ». Chinese Science Bulletin 55, no 29 (octobre 2010) : 3363–71. http://dx.doi.org/10.1007/s11434-010-4118-z.
Texte intégralDeng, Yao Hua, Gui Xiong Liu, Wei Han, Zi Wei Fang, Li Ming Wu et Qing Fu Liao. « Research on Multi-Core Collaborative Computing for FWP Image Processing Algorithm by FPGA ». Advanced Materials Research 230-232 (mai 2011) : 1340–44. http://dx.doi.org/10.4028/www.scientific.net/amr.230-232.1340.
Texte intégralSalamy, Hassan. « Energy-Aware Schedules Under Chip Reliability Constraint for Multi-Processor Systems-on-a-Chip ». Journal of Circuits, Systems and Computers 29, no 09 (29 octobre 2019) : 2050135. http://dx.doi.org/10.1142/s0218126620501352.
Texte intégralSalamy, Hassan, et Semih Aslan. « Pipelined-Scheduling of Multiple Embedded Applications on a Multi-Processor-SoC ». Journal of Circuits, Systems and Computers 26, no 03 (21 novembre 2016) : 1750042. http://dx.doi.org/10.1142/s0218126617500426.
Texte intégralJia, Hao, Shanglin Yang, Ting Zhou, Sizhu Shao, Xin Fu, Lei Zhang et Lin Yang. « WDM-compatible multimode optical switching system-on-chip ». Nanophotonics 8, no 5 (27 avril 2019) : 889–98. http://dx.doi.org/10.1515/nanoph-2019-0005.
Texte intégralHan, Pei Cen, Zhao Hui Ye, Yong Ming Zhou et Shi Yuan Yang. « SOPC-Based Motion Controller with NURBS Interpolator ». Advanced Materials Research 898 (février 2014) : 937–43. http://dx.doi.org/10.4028/www.scientific.net/amr.898.937.
Texte intégralBorejko, Tomasz, Krzysztof Marcinek, Krzysztof Siwiec, Paweł Narczyk, Adam Borkowski, Igor Butryn, Arkadiusz Łuczyk et al. « NaviSoC : High-Accuracy Low-Power GNSS SoC with an Integrated Application Processor ». Sensors 20, no 4 (16 février 2020) : 1069. http://dx.doi.org/10.3390/s20041069.
Texte intégralMhaidat, Khaldoon Moosa, Ahmad Baset et Osama Al-Khaleel. « OpenSPARC Processor Evaluation Using Virtex-5 FPGA and High Performance Embedded Computing (HPEC) Benchmark Suite ». International Journal of Embedded and Real-Time Communication Systems 5, no 1 (janvier 2014) : 61–74. http://dx.doi.org/10.4018/ijertcs.2014010104.
Texte intégralZuo, Qi. « Task Assignment for Multiple-Application Workload with Streaming Ones in MPSoC Using Shared Memory ». Applied Mechanics and Materials 263-266 (décembre 2012) : 1781–85. http://dx.doi.org/10.4028/www.scientific.net/amm.263-266.1781.
Texte intégralPelissier, Frantz, Hanen Chenini, François Berry, Alexis Landrault et Jean-Pierre Derutin. « Embedded multi-processor system-on-programmable chip for smart camera pose estimation using nonlinear optimization methods ». Journal of Real-Time Image Processing 12, no 4 (30 septembre 2014) : 663–79. http://dx.doi.org/10.1007/s11554-014-0454-6.
Texte intégralAbbes, Hanen, Hafedh Abid, Kais Loukil, Mohamed Abid et Ahmad Toumi. « Fuzzy-based MPPT algorithm implementation on FPGA chip for multi-channel photovoltaic system ». International Journal of Reconfigurable and Embedded Systems (IJRES) 11, no 1 (1 mars 2022) : 49. http://dx.doi.org/10.11591/ijres.v11.i1.pp49-58.
Texte intégralLiu, Jian Qun, Dong Xu, Ji Rong Wu, Xiao Li et Jian Huang. « The Design of Carton Samplemaker’s Embedded Numerical Control System Based on Windows CE ». Advanced Materials Research 211-212 (février 2011) : 330–35. http://dx.doi.org/10.4028/www.scientific.net/amr.211-212.330.
Texte intégralSingh, Akhilesh K., Kevin M. Sullivan, George R. Leal et Tony Gong. « Assembly challenges with Flip Chip multi-die and interposer-based SiP Modules ». International Symposium on Microelectronics 2019, no 1 (1 octobre 2019) : 000001–5. http://dx.doi.org/10.4071/2380-4505-2019.1.000001.
Texte intégralWang, Shiyu, Shengbing Zhang, Xiaoping Huang et Libo Chang. « Single-chip multi-processing architecture for spaceborne SAR imaging and intelligent processing ». Xibei Gongye Daxue Xuebao/Journal of Northwestern Polytechnical University 39, no 3 (juin 2021) : 510–20. http://dx.doi.org/10.1051/jnwpu/20213930510.
Texte intégralShahid, Arsalan, Muhammad Yasir Qadri, Martin Fleury, Hira Waris, Ayaz Ahmad et Nadia N. Qadri. « AC-DSE : Approximate Computing for the Design Space Exploration of Reconfigurable MPSoCs ». Journal of Circuits, Systems and Computers 27, no 09 (26 avril 2018) : 1850145. http://dx.doi.org/10.1142/s0218126618501451.
Texte intégralBAHN, JUN HO, SEUNG EUN LEE, YOON SEOK YANG, JUNGSOOK YANG et NADER BAGHERZADEH. « ON DESIGN AND APPLICATION MAPPING OF A NETWORK-ON-CHIP(NOC) ARCHITECTURE ». Parallel Processing Letters 18, no 02 (juin 2008) : 239–55. http://dx.doi.org/10.1142/s0129626408003363.
Texte intégralWen, Wu, De Hua He, Hua Feng et Peng Gu. « The Design of a New Network Cabling Experimental Instrument Based on Embedded System ». Advanced Materials Research 328-330 (septembre 2011) : 2427–31. http://dx.doi.org/10.4028/www.scientific.net/amr.328-330.2427.
Texte intégralGarzia, Fabio, Roberto Airoldi et Jari Nurmi. « Implementation of FFT on General-Purpose Architectures for FPGA ». International Journal of Embedded and Real-Time Communication Systems 1, no 3 (juillet 2010) : 24–43. http://dx.doi.org/10.4018/jertcs.2010070102.
Texte intégralZhang, Diandian, Li Lu, Jeronimo Castrillon, Torsten Kempf, Gerd Ascheid, Rainer Leupers et Bart Vanthournout. « Efficient Implementation of Application-Aware Spinlock Control in MPSoCs ». International Journal of Embedded and Real-Time Communication Systems 4, no 1 (janvier 2013) : 64–84. http://dx.doi.org/10.4018/jertcs.2013010104.
Texte intégralMuscheid, T., A. Boebel, N. Karcher, T. Vanat, L. Ardila-Perez, I. Cheviakov, M. Schleicher, M. Zimmer, M. Balzer et O. Sander. « DTS-100G — a versatile heterogeneous MPSoC board for cryogenic sensor readout ». Journal of Instrumentation 18, no 02 (1 février 2023) : C02067. http://dx.doi.org/10.1088/1748-0221/18/02/c02067.
Texte intégralZhang, Diandian, Han Zhang, Jeronimo Castrillon, Torsten Kempf, Bart Vanthournout, Gerd Ascheid et Rainer Leupers. « Optimized Communication Architecture of MPSoCs with a Hardware Scheduler ». International Journal of Embedded and Real-Time Communication Systems 2, no 3 (juillet 2011) : 1–20. http://dx.doi.org/10.4018/jertcs.2011070101.
Texte intégralZhou, Xinbing, Peng Hao et Dake Liu. « PCCNoC : Packet Connected Circuit as Network on Chip for High Throughput and Low Latency SoCs ». Micromachines 14, no 3 (21 février 2023) : 501. http://dx.doi.org/10.3390/mi14030501.
Texte intégralBellemou, A., N. Benblidia, M. Anane et M. Issad. « MicroBlaze-Based Multiprocessor Embedded Cryptosystem on FPGA for Elliptic Curve Scalar Multiplication Over Fp ». Journal of Circuits, Systems and Computers 28, no 03 (24 février 2019) : 1950037. http://dx.doi.org/10.1142/s0218126619500373.
Texte intégralGaniee, Sajad Ahmad, Shabeer Ahmad Ganiee et Jehangir Rashid Dar. « FPGA Design of 8 bit 4×4 Crossbar Switch for Multi Processor System on Chip Using Round Robin Arbitration Algorithm ». International Journal of Advanced Research in Electrical, Electronics and Instrumentation Engineering 04, no 01 (20 janvier 2015) : 109–19. http://dx.doi.org/10.15662/ijareeie.2015.0401010.
Texte intégralMehner, T., L. E. Ardila-Perez, M. N. Balzer, O. Sander, D. Tcherniakhovski, M. Schleicher, M. Fuchs et al. « ZynqMP-based board-management mezzanines for Serenity ATCA-blades ». Journal of Instrumentation 17, no 03 (1 mars 2022) : C03009. http://dx.doi.org/10.1088/1748-0221/17/03/c03009.
Texte intégralBossuet, Lilian, et El Mehdi Benhani. « Performing Cache Timing Attacks from the Reconfigurable Part of a Heterogeneous SoC—An Experimental Study ». Applied Sciences 11, no 14 (20 juillet 2021) : 6662. http://dx.doi.org/10.3390/app11146662.
Texte intégralKumar, K. Suresh, S. Anitha et M. Gayathri. « 3D Stacked Cache Data Management for Energy Minimization of 3D Chip Multiprocessor ». International Journal of Students' Research in Technology & ; Management 3, no 2 (27 septembre 2015) : 264–68. http://dx.doi.org/10.18510/ijsrtm.2015.325.
Texte intégralDey, Somdip, Samuel Isuwa, Suman Saha, Amit Kumar Singh et Klaus McDonald-Maier. « CPU-GPU-Memory DVFS for Power-Efficient MPSoC in Mobile Cyber Physical Systems ». Future Internet 14, no 3 (14 mars 2022) : 91. http://dx.doi.org/10.3390/fi14030091.
Texte intégralLeon, Vasileios, George Lentaris, Evangelos Petrongonas, Dimitrios Soudris, Gianluca Furano, Antonis Tavoularis et David Moloney. « Improving Performance-Power-Programmability in Space Avionics with Edge Devices : VBN on Myriad2 SoC ». ACM Transactions on Embedded Computing Systems 20, no 3 (avril 2021) : 1–23. http://dx.doi.org/10.1145/3440885.
Texte intégralVandendriessche, Jurgen, Bruno da Silva, Lancelot Lhoest, An Braeken et Abdellah Touhafi. « M3-AC : A Multi-Mode Multithread SoC FPGA Based Acoustic Camera ». Electronics 10, no 3 (29 janvier 2021) : 317. http://dx.doi.org/10.3390/electronics10030317.
Texte intégralEL-MOURSY, ALI A., et FADI N. SIBAI. « V-SET CACHE : AN EFFICIENT ADAPTIVE SHARED CACHE FOR MULTI-CORE PROCESSORS ». Journal of Circuits, Systems and Computers 23, no 07 (2 juin 2014) : 1450095. http://dx.doi.org/10.1142/s0218126614500959.
Texte intégralBallan, Oscar, Pierre Maillard, Jue Arver, Christina Smith, Roland Petersson, Alexander Griessing et Federico Venini. « Evaluation of ISO 26262 and IEC 61508 metrics for transient faults of a multi-processor system-on-chip through radiation testing ». Microelectronics Reliability 107 (avril 2020) : 113601. http://dx.doi.org/10.1016/j.microrel.2020.113601.
Texte intégralAshkenazi, A., et D. Akselrod. « Platform independent overall security architecture in multi-processor system-on-chip integrated circuits for use in mobile phones and handheld devices ». Computers & ; Electrical Engineering 33, no 5-6 (septembre 2007) : 407–24. http://dx.doi.org/10.1016/j.compeleceng.2007.05.003.
Texte intégralWang, Shiyu, Shengbing Zhang, Xiaoping Huang et Hao Lyu. « On-chip data organization and access strategy for spaceborne SAR real-time imaging processor ». Xibei Gongye Daxue Xuebao/Journal of Northwestern Polytechnical University 39, no 1 (février 2021) : 126–34. http://dx.doi.org/10.1051/jnwpu/20213910126.
Texte intégral