Littérature scientifique sur le sujet « Modulateur sigma-delta à temps continu passe-bande »

Le travail de recherche que nous présentons dans cette thèse s’inscrit dans le domaine de la conception des circuits et systèmes pour la numérisation des signaux radio large bande multistandard. La finalité de ces travaux est l’établissement de nouvelles méthodologies de conception des circuits analogiques et mixtes VLSI, et à faible consommation pour le convertisseur analogique numérique (CAN). Nous proposons l’utilisation d’un CAN de type S? complexe passe-bande à temps-continu pour l’architecture Low-IF. Ce qui permet de simplifier l’étage analogique en bande de base en esquivant le besoin de circuits tels que le contrôleur de gain automatique, le filtre anti-repliement et les filtres de rejection d’images. Le récepteur est plus linéaire et présente un degré d’intégrabilité adéquat pour les applications multistandard de type Radio logicielle Restreinte (SDR). La première contribution consiste à proposer une méthodologie originale et complètement automatisée de dimensionnement du modulateur ?? pour la réception SDR. Une nouvelle stratégie de stabilisation, basée sur le placement des zéros et des pôles du filtre de boucle, est élaborée permettant ainsi de simplifier le passage du temps-discret vers le temps-continu par une simple correspondance entre les domaines pour les intégrateurs et les résonateurs du filtre de boucle. La deuxième contribution concerne la construction d’une architecture générique du modulateur ?? complexe à temps-continu en suivant une méthodologie originale. Les éléments de base de cette architecture sont les deux modulateurs ?? passe-bas pour les voies I et Q à temps-continu. Les deux filtres de boucles sont en couplage croisé en structure polyphase, ce qui permet le décalage vers la fréquence intermédiaire du récepteur. Nous avons conçu un outil de dimensionnement sous MATLAB pour les modulateurs S? multistandard stables d’ordre élevés à temps-continu, passe bas, passe-bande réel et complexe. La troisième contribution de ces travaux concerne la proposition d’une méthodologie de conception avancée de circuits mixtes VLSI pour les CANs de type ??. Cette méthodologie de conception permet une combinaison des approches descendante ‘Top-down’ et montante ‘Bottom-up’, ce qui rend possible l’analyse des compromis de conception par l’utilisation concurrente des circuits au niveau transistor et des modèles comportementaux. Cette approche permet de faire allier à la fois la précision et la vitesse de processus de simulation lors de la conception des CANs de type ??. La modélisation comportementale du modulateur S?, en utilisant le langage VHDL-AMS, nous a permis de développé une bibliothèque de modèles permettant la prise en compte des imperfections tels que le bruit, le jitter, le retard de boucle au niveau comportemental. Afin d’illustrer la méthodologie de conception proposée, un exemple de la vérification par la simulation mixte est fourni à travers la conception d’un quantificateur en technologie CMOS. L’extraction des paramètres des imperfections du schéma au niveau transistor a permit d’enrichir le modèle comportemental et de prévenir les anomalies causant la dégradation des performances du modulateur S?
Abstract

La conversion sigma-delta passe-bande à temps continu constitue une approche intéressante pour la conversion directe de signaux radiofréquences. Elle laisse présager une précision accrue en raison du sur-échantillonnage et de la mise en forme du bruit de quantification, pour une consommation et une surface d’implantation moindre comparée aux autres dispositifs. Les difficultés de réalisation de ce type de circuit, investiguées dés le début des années 90, résident essentiellement dans l’intégration des résonateurs (Gm-C ou Gm-LC) avec des composants passifs de bonne qualité. Par ailleurs, la vitesse de fonctionnement est limitée par la technologie. Dans ce contexte et pour faire un premier pas vers des systèmes de conversions rapides et agiles sur une bande de fréquence limitée, nous avons exploré la faisabilité d’un convertisseur sigma-delta passe-bande à fréquence centrale ajustable au travers de la conception, en technologie GaAs P-HEMT 0. 2 μm, d’un modulateur sigma-delta prototype dont la fréquence centrale de travail est réglable. L’architecture du modulateur conçu comprend un retard supérieur à une période d’échantillonnage et le filtre de boucle est implanté en parallèle, avec des résonateurs de type Gm-LC à résistance négative, afin d’assurer à la fois la stabilité et la précision du dispositif. Le réglage de la fréquence centrale s’opère par le biais de varicaps sur le résonateur d’entrée. La conception et l’implantation du circuit nous ont permis de développer une méthodologie générale basée sur des simulations mixtes (niveau fonctionnel, niveau transistor), de mettre en évidence les difficultés techniques de réalisation et de proposer des solutions, de cerner les sensibilités majeures aux dispersions technologiques, mais aussi d’évaluer, par des simulations au niveau transistor, les performances pouvant être atteintes par ce type de dispositif de conversion. Pour une fréquence centrale de 750 MHz et une fréquence de sur-échantillonnage de 3 GHz, la résolution sur une bande de 4 MHz s’élève à 10 bits. La fréquence centrale du modulateur peut être réglée de 725 MHz où la résolution atteint 9 bits à 750 MHz où la résolution atteint 10 bits.

La conversion analogique-numérique sigma-delta passe-bande à temps continu constitue une approche intéressante pour la numérisation directe de signaux radiofréquences. Pour faire un premier pas vers des systèmes de conversion rapides et agiles basés sur cette approche, la faisabilité d'un convertisseur sigma-delta passe-bande à fréquence centrale ajustable sur une bande de fréquence limitée est étudiée au travers de la conception d'un circuit intégré prototype en technologie GaAs P-HEMT 0.2 µm.
L'architecture du modulateur sigma-delta comprend un filtre de boucle à structure parallèle, afin d'assurer à la fois la stabilité et la précision du dispositif, un sommateur et un comparateur. Les filtres passe-bande, constitutifs du filtre de boucle, sont du type Gm-LC à résistance négative. Le retard optimal théorique pour cette architecture est de 1,25 Te (Te : période d'échantillonnage) et ce retard est approximativement atteint grâce à un comparateur verrouillable (1,12 Te). Le réglage de la fréquence centrale s'opère par le biais de varicaps dans le résonateur d'entrée. La simulation du circuit au niveau transistor permet d'évaluer une résolution de 10 bits sur une bande de 4 MHz pour une fréquence centrale de 750 MHz et une fréquence de sur-échantillonnage de 3 GHz. La fréquence centrale du modulateur peut être abaissée à 725 MHz où la résolution atteint 9 bits. La consommation est estimée à 5,7 W. Le circuit a été implanté et la surface de la puce s'élève à 12 mm2.
Ce travail présente une méthodologie de conception basée sur des simulations multi-niveaux (transistor, fonctionnel). Cette approche permet d'isoler l'impact des non-idéalités de chacun des blocs au niveau circuit sur le fonctionnement général du modulateur. Des solutions sont proposées pour la correction de ces défauts. La robustesse du circuit a aussi fait l'objet d'une étude en termes de dispersions technologiques et d'éléments parasites introduits par l'implantation. Des remèdes sont proposés pour pallier ces problèmes.

Les systèmes de communications numériques mobiles tendent à intégrer de plus en plus d’applications (GSM, radio, TV, GPS, etc. ) tout en fonctionnant sur plusieurs normes. Cette évolution implique une reconfigurabilité en ligne des récepteurs à l’aide d’une programmation logicielle justifiant le terme de radio-logicielle. Par ailleurs, les normes de communication actuelles exigent des débits élevés. Les bandes de fréquence nécessaires sont donc étendues (jusqu’à plusieurs centaines de mégahertz). Ainsi, les systèmes de réception doivent être à très large bande. La reconfigurabilité logicielle implique la numérisation des signaux au plus près de l’antenne, les hauts débits imposent une large bande passante. Une solution pour répondre à ces exigences est l’utilisation de convertisseurs analogique-numérique à base de modulateurs sigma-delta en parallèle. Parmi les architectures possibles, on compte : l’architecture à entrelacement temporel, l’architecture à base de modulation de Hadamard et l’architecture à décomposition fréquentielle. Ces architectures sont susceptibles de traiter toute la bande de fréquences possible. Cependant, pour une norme donnée, le bon fonctionnement du récepteur ne nécessite pas la conversion de la bande totale à la résolution maximale. La largeur de bande pourra être adaptée au signal à convertir. Au cours de ce travail de thèse, nous avons proposé une nouvelle architecture de numérisation large bande constituée de modulateurs sigma-delta en parallèle, fonctionnant sur le principe de la décomposition fréquentielle FBD (Frequency Band Decomposition). Les modulateurs sont de type passe-bande à temps continu afin de permettre le fonctionnement à des fréquences élevées. Pour la partie numérique, nous avons développé un système de reconstruction du signal numérique adapté à la sortie des différents modulateurs. L’incertitude due aux dispersions technologiques dans la réalisation de circuits analogiques est l’une des causes de la dégradation de la précision des modulateurs sigma-delta à temps continu. Afin d’adapter l’architecture aux imperfections de la partie analogique, nous proposons une modification de cette architecture en ajoutant deux modulateurs supplémentaires (EFBD Extended Frequency Band Decomposition). Grâce à cette architecture à bande étendue, combinée à des algorithmes de calibration, nous corrigeons les erreurs sur le module et la phase introduites par les dispersions analogiques. Finalement, nous avons implanté le traitement numérique dans une technologie CMOS 0. 12 μm afin d’évaluer la surface nécessaire pour le traitement numérique. Cette étude théorique a permis de proposer des solutions nouvelles de conversion large bande et de les valider en vue d’une implémentation future sous forme intégrée
Mobile Communication systems tend to integrate more and more applications (GSM, radio, TV, GPS, etc. ) and different standards (GSM, UMTS, WIMAX,. . ). This evolution requires a flexible receiver able, with a single channel, to deal with each different standard and application. The principle of such a receiver is based on the concept of the Software Radio. The basic idea of the software radio is to integrate the analog-to-digital converter in the channel receiver directly after the antenna. This allows the receiver to adapt itself to different standards by reprogramming the functionality of all digital components in the channel receiver. However, the current standard communications require high flow, so the useful signal frequency bands must be extended (up to several hundred megahertz). Therefor, the A/D bandwidth must be expanded. One way to meet these requirements is the use of analog-to-digital converters based on parallel sigma-delta modulators. Three architectures were proposed on the state of the art based on this principle : Time Interleaved Sigma-Delta (TIΣΔ), Parallel Sigma-Delta (ΠΣΔ) based on Hadamard modulation and Frequency Band Decomposition (FBD). These architectures convert the entire frequency band. However, for multistandard applications, a useful signal has a limited bandwidth and thus the conversion of the entire frequency band is not optimal. This thesis proposes a new architecture for bandpass A/D converter using parallel band pass sigma-delta modulator based on the principle of the frequency band decomposition. We have used continuous time modulators to reach the high operating frequency. Moreover, a digital reconstruction system was proposed to reconstruct the digital input signal using all modulators output. Technological dispersions on analog components decrease considerably the expected resolution of the converter. Actually, they shift resonator central frequencies of the modulator from their nominal value. This leads to mismatch the digital reconstruction system already calibrated to work with nominal values. In order to overcome this problem, the idea is to extend the usual FBD architecture by adding two additional modulators (EFBD Extended Frequency Band Decomposition). The EFBD architecture allows a 5% relative error on central frequencies without a large degradation of the resolution. Moreover, three calibration algorithms were developed to achieve the expected resolution and correct mistakes on the amplitude and the phase with the new configuration (EFBD). Finally, the digital reconstruction system was implemented in 0. 12 μm CMOS technology in order to evaluate their performances in term of area and maximum operating frequency

Le récepteur radio logicielle (SDR) est une technique prometteuse pour les futurs récepteurs adaptés à une variété de protocoles. Il numérise le signal RF directement en basse fréquence. Nous proposons un récepteur SDR basé sur un modulateur sigma-delta à temps continu passe-bande (CT BP ). Nous nous concentrons sur les résonateurs RC actifs pour diminuer la surface du circuit. Nous ciblons les applications au voisinage de 400 MHz, à savoir Advanced Research and Global Observation Satellite (ARGOS), Medical Implant Communication Service (MICS), Automobile Keyless system et Industrial, Scientific and Medical (ISM). Nous présentons une nouvelle comparaison détaillée entre le modulateur CT BP à résonateur à deux amplificateurs et le modulateur CT BP à résonateur à un amplificateur. Les deux modulateurs sont conçus à l'aide de transistors MOS en technologie FDSOI-28nm, où nous utilisons la polarisation du caisson pour compenser les variations de processus, de tension et de température
Software defined radio receiver is a promising technique for future receivers which provides a variety of protocols. It digitizes the RF signal directly to low-frequency. We propose an SDR receiver based on a bandpass sigma delta modulator. The most essential element is the loop filter, there are two main configurations, an LC tank resonator and an active RC resonator. We focus on the active RC resonators for a low chip area. We target applications in the vicinity of 400 MHz, namely Advanced Research and Global Observation Satellite, Medical Implant Communication Service. We introduce a new comparison between the two-op-amp resonator CT BP sigma delta modulator and the one-op-amp resonator CT BP sigma delta modulator. We study the sensitivity of the quality factor and the signal to noise ratio to the DC-gain op-amps in two-op-amp resonator sigma delta modulator. It also shows how, in one-op-amp resonator sigma delta modulator, the quality factor and the signal to noise ratio, are very sensitive to any variations in the capacitors values for limited DC-gain op-amps. We establish a mathematical model of the thermal-noise behaviour for two-op-amp resonator CT BP sigma delta modulator. This model matches the circuit simulator results with a good accuracy. Furthermore, we demonstrate that a high quality factor (>100) of the two-op-amp resonators can be achieved by selecting the proper value of the integrator gain at a moderate DC-gain op-amp (35dB). Both sigma delta modulators are designed using flipped-well devices on fully depleted silicon on insulator technology, where we use body biasing to compensate the process, voltage and temperature variations

Dans ce travail intitulé « Conception de modulateurs Sigma-Delta d'ordre élevé pour convertisseurs analogique-numérique en parallèle », les travaux ont été menés dans le contexte de la radio logicielle. La voie proposée pour la réalisation du convertisseur analogique-numérique, élément clé et bloquant de la radio logicielle, est une structure composée de plusieurs modulateurs sigma-delta passe-bande à temps continu mis en parallèle. Après avoir énuméré les différentes spécifications auxquelles le modulateur doit satisfaire, une nouvelle méthodologie de design à été proposé. Un état de l'art des différentes technologies de réalisation des filtres du modulateur a été réalisé, aboutissant à l'utilisation de résonateurs à filtres à ondes d'onde de Lamb. Les caractéristiques de ce résonateur ont été présentées ainsi qu'un circuit de commande permettant la compensation des inconvénients. Après avoir défini une novelle topologie et le résonateur, une méthode pour optimiser les performances de chaque modulateur en fonction des imperfections de l'électronique utilisée pour l'implémentation en fonction de la fréquence centrale de chacun d'entre eux a été proposé. Un travail d'analyse permettant de mettre en évidence l'influence de chacun des défauts électroniques importants sur les performances globales du modulateur, que ce soit en termes de résolution ou de stabilité, a été développé. Le comportement de la fonction de transfert de signal (STF) du système optimisé ne correspond pas à un filtre sélecteur de bande. Une modification originale de la topologie du modulateur permettant l'amélioration de la réponse en fréquence de la STF sans modifier la fonction de transfert du bruit (NTF) a été proposée. Enfin, la réalisation d'un modulateur sigma-delta à temps continu du deuxième ordre au niveau layout a été effectuée. La réduction de l'ordre est justifiée par le fait que l'intégration d'un filtre à onde de Lamb n'est pas encore un processus bien maitrisé et que son utilisation dans un sixième ordre pourrait aboutir à un circuit inexploitable en termes d'analyse.

Le marché des convertisseurs analogique-numérique peut être segmenté en deux catégories de circuits. Nous distinguons d’une part, les blocs de propriété intellectuelle (IP) qui sont généralement optimisés pour une application spécifique. Et d’autre part, les circuits intégrés discrets qui sont conçus pour répondre aux besoins d’une plus large gamme d’applications. Ce travail de thèse concerne la deuxième catégorie de composants. Il s’inscrit dans le cadre d'un programme de recherche et développement initié en 2010 dans le projet européen FP7 SACRA et dont le but était d'étudier la faisabilité d'un convertisseur analogique-numérique Delta-Sigma (DS) qui pourrait rivaliser avec l'architecture pipeline pour des applications nécessitant une large bande passante (≥10MHz) et une haute résolution (>10-bit) comme l’imagerie médicale, les communications numériques sans fils ou câblées, la vidéo ou encore l’instrumentation. Ce manuscrit synthétise les travaux de conception, fabrication et mesure d’un modulateur DS Passe-bas à temps continu avec une bande passante de 40MHz, et visant une résolution effective de 12-bit tout en consommant moins de 100mW
The market of A/D converters can be segmented in two categories. From one side we distinguish the Intellectual Property (IP) blocks that are generally optimized for a specific application. On the other side, the general-purpose discrete Integrated Circuits (ICs) that are designed such as they could be used in different applications. This thesis work deals with the second category. It is part of a research and development program initiated in 2010 in the European project FP7 SACRA, whose purpose was to study the feasibility of a delta-sigma (DS) analog-to-digital converter that could compete with the pipeline architecture for applications that require high bandwidth (≥10MHz) and high resolution (>10-bit) such as medical imaging, wireless and wireline communications, video or instrumentation. Currently, the pipeline is still largely predominant for such applications and the few commercial wideband solutions based on a DS architecture have a signal bandwidth limited to 10 MHz or 25 MHz while consuming respectively 100mW and 20mW for an ENOB around 12-bit. This manuscript summarizes the design, fabrication and measurement of a low-pass CT DS modulator with a signal bandwidth of 40MHz, while targeting an effective resolution of 12-bit and a power consumption of less than 100mW

Le marché des convertisseurs analogique-numérique peut être segmenté en deux catégories de circuits. Nous distinguons d’une part, les blocs de propriété intellectuelle (IP) qui sont généralement optimisés pour une application spécifique. Et d’autre part, les circuits intégrés discrets qui sont conçus pour répondre aux besoins d’une plus large gamme d’applications. Ce travail de thèse concerne la deuxième catégorie de composants. Il s’inscrit dans le cadre d'un programme de recherche et développement initié en 2010 dans le projet européen FP7 SACRA et dont le but était d'étudier la faisabilité d'un convertisseur analogique-numérique Delta-Sigma (DS) qui pourrait rivaliser avec l'architecture pipeline pour des applications nécessitant une large bande passante (≥10MHz) et une haute résolution (>10-bit) comme l’imagerie médicale, les communications numériques sans fils ou câblées, la vidéo ou encore l’instrumentation. Ce manuscrit synthétise les travaux de conception, fabrication et mesure d’un modulateur DS Passe-bas à temps continu avec une bande passante de 40MHz, et visant une résolution effective de 12-bit tout en consommant moins de 100mW
The market of A/D converters can be segmented in two categories. From one side we distinguish the Intellectual Property (IP) blocks that are generally optimized for a specific application. On the other side, the general-purpose discrete Integrated Circuits (ICs) that are designed such as they could be used in different applications. This thesis work deals with the second category. It is part of a research and development program initiated in 2010 in the European project FP7 SACRA, whose purpose was to study the feasibility of a delta-sigma (DS) analog-to-digital converter that could compete with the pipeline architecture for applications that require high bandwidth (≥10MHz) and high resolution (>10-bit) such as medical imaging, wireless and wireline communications, video or instrumentation. Currently, the pipeline is still largely predominant for such applications and the few commercial wideband solutions based on a DS architecture have a signal bandwidth limited to 10 MHz or 25 MHz while consuming respectively 100mW and 20mW for an ENOB around 12-bit. This manuscript summarizes the design, fabrication and measurement of a low-pass CT DS modulator with a signal bandwidth of 40MHz, while targeting an effective resolution of 12-bit and a power consumption of less than 100mW

Ce travail de these s’integre dans le cadre de la conversion analogique-numerique sigma-delta, adaptee aux applications demandant une grande precision. Le but est d’etudier la faisabilite d’une nouvelle architecture parallele de modulateur sigma-delta multibit passe-bande utilisant des filtres lc integres, compatibles avec des applications hautes frequences. Une conception au niveau transistor nous a permis de mettre en evidence les principales contraintes liees a la realisation de la partie analogique du modulateur (resonateur gmlc, can, cna) sur une technologie standard cmos 0. 35µm, a savoir: la mauvaise qualite des inductances integrees, la limitation en gain et en frequence, la non linearite et le retard. Nous avons propose un schema d'amplificateur operationnel a transconductance (gm) ayant une bonne linearite. Une structure de sources de courant commutees a ete proposee permettant d'ameliorer les performances dynamiques du cna 3-bits. En utilisant deux can 3-bits en alternance, nous avons pu echantillonner a 1. 2ghz et rendre integrable la cellule resonante gmlc centree autour de 300mhz. De plus, a cette frequence, l'inductance integree presente des pertes ohmiques considerables qui reduisent fortement le facteur de qualite du filtre et rajoutent un retard dans la boucle. Pour conserver les performances du modulateur, nous avons retenue une technique de compensation active du facteur de qualite. Les resultats de simulation au niveau transistor de la boucle du modulateur indiquent une resolution de l’ordre de 13 bits dans une bande de 6mhz
This phd thesis deals with an analog-to-digital conversion adapted to a high resolution applications. The aim is to study the feasibility of a new parallel architecture of multibit band-pass sigma-delta modulator. This architecture is based on integrated lc filters which are compatible with high frequency applications. A transistor level simulation allowed us to highlight the principal constraints which exist in the realization of the analog part of modulator (gmlc resonator, adc, dac) in a standard 0. 35 µm cmos technology. Some of these constraints are: low quality factor of integrated inductors, gain and speed limitation, non linearity and delay. We proposed an operational transconductor amplifier (gm) with a good linearity. A switched current source was proposed to improve the 3-bits dac dynamic performances. By employing two 3-bits adc operating alternatively as system quantizer, we were able to use the sampling frequency of 1. 2ghz and make possible to integrate the resonator cell centred at 300mhz. Moreover, at the above frequency, the integrated inductor presents considerable ohmic losses which decrease the filter quality factor and add an excess loop delay. In order to preserve the modulator performances, we used a q-enhanced technique. The transistor level simulations showed that the loop modulator provides 13 bits of resolution in the band of 6mhz