Articles de revues sur le sujet « Memory and power applications »
Créez une référence correcte selon les styles APA, MLA, Chicago, Harvard et plusieurs autres
Consultez les 50 meilleurs articles de revues pour votre recherche sur le sujet « Memory and power applications ».
À côté de chaque source dans la liste de références il y a un bouton « Ajouter à la bibliographie ». Cliquez sur ce bouton, et nous générerons automatiquement la référence bibliographique pour la source choisie selon votre style de citation préféré : APA, MLA, Harvard, Vancouver, Chicago, etc.
Vous pouvez aussi télécharger le texte intégral de la publication scolaire au format pdf et consulter son résumé en ligne lorsque ces informations sont inclues dans les métadonnées.
Parcourez les articles de revues sur diverses disciplines et organisez correctement votre bibliographie.
Zhang, Kaiqiang, Dongyang Ou, Congfeng Jiang, Yeliang Qiu et Longchuan Yan. « Power and Performance Evaluation of Memory-Intensive Applications ». Energies 14, no 14 (6 juillet 2021) : 4089. http://dx.doi.org/10.3390/en14144089.
Texte intégralKumar, S., M. Santhanalakshmi et R. Navaneethakrishnan. « Content addressable memory for energy efficient computing applications ». Scientific Temper 14, no 02 (6 juin 2023) : 430–36. http://dx.doi.org/10.58414/scientifictemper.2023.14.2.30.
Texte intégralTyler, Neil. « Tempo Targets Low-Power Chips for AI Applications ». New Electronics 52, no 13 (9 juillet 2019) : 7. http://dx.doi.org/10.12968/s0047-9624(22)61557-8.
Texte intégralKumar Lamba, Anil, et Anuradha Konidena. « IoT Applications : Analysis of MTCMOS Cache Memory Architecture in a Processor ». Journal of Futuristic Sciences and Applications 2, no 1 (2019) : 24–33. http://dx.doi.org/10.51976/jfsa.211905.
Texte intégralZuo, Ze Yu, Wei Hu, Rui Xin Hu, Heng Xiong, Wen Bin Du et Xiu Cai. « Efficient Scratchpad Memory Management for Mobile Multimedia Application ». Advanced Materials Research 748 (août 2013) : 932–35. http://dx.doi.org/10.4028/www.scientific.net/amr.748.932.
Texte intégralBirla, Shilpi. « Variability aware FinFET SRAM cell with improved stability and power for low power applications ». Circuit World 45, no 4 (4 novembre 2019) : 196–207. http://dx.doi.org/10.1108/cw-12-2018-0098.
Texte intégralMarchal, P., J. I. Gomez, D. Atienza, S. Mamagkakis et F. Catthoor. « Power aware data and memory management for dynamic applications ». IEE Proceedings - Computers and Digital Techniques 152, no 2 (2005) : 224. http://dx.doi.org/10.1049/ip-cdt:20045077.
Texte intégralK, Bharathi, et Vijayakumar S. « QCA Design of Encoder for Low Power Memory Applications ». International Journal of Electronics and Communication Engineering 3, no 11 (25 novembre 2016) : 13–15. http://dx.doi.org/10.14445/23488549/ijece-v3i11p114.
Texte intégralFang, Juan, Jiajia Lu, Mengxuan Wang et Hui Zhao. « A Performance Conserving Approach for Reducing Memory Power Consumption in Multi-Core Systems ». Journal of Circuits, Systems and Computers 28, no 07 (27 juin 2019) : 1950113. http://dx.doi.org/10.1142/s0218126619501135.
Texte intégralYadav, Pradeep Singh, et Harsha Jain. « Review of 6T SRAM for Embedded Memory Applications ». Indian Journal of VLSI Design 3, no 1 (30 mars 2023) : 24–30. http://dx.doi.org/10.54105/ijvlsid.a1217.033123.
Texte intégralKumar, Anurag, et Sheo Kumar. « Memory Architecture : Low-Power Single-Bit Cache ». Journal of Futuristic Sciences and Applications 3, no 2 (2020) : 64–72. http://dx.doi.org/10.51976/jfsa.322007.
Texte intégralPal, Srijani, Divya S. Salimath, Banusha Chandran, A. Anita Angeline et V. S. Kanchana Bhaaskaran. « Low Power Memory System Design Using Power Gated SRAM Cell ». IOP Conference Series : Materials Science and Engineering 1187, no 1 (1 septembre 2021) : 012008. http://dx.doi.org/10.1088/1757-899x/1187/1/012008.
Texte intégralSantoro, Giulia, Giovanna Turvani et Mariagrazia Graziano. « New Logic-In-Memory Paradigms : An Architectural and Technological Perspective ». Micromachines 10, no 6 (31 mai 2019) : 368. http://dx.doi.org/10.3390/mi10060368.
Texte intégralAkdemir, Bayram, et Hasan Üzülmez. « Providing Security of Vital Data for Conventional Microcontroller Applications ». Applied Mechanics and Materials 789-790 (septembre 2015) : 1059–66. http://dx.doi.org/10.4028/www.scientific.net/amm.789-790.1059.
Texte intégralTabbassum, Kavita, Shahnawaz Talpur et Noor-u.-Zaman Laghari. « Managing Scratchpad Memory Architecture for Lower Power Consumption Using Programming Techniques ». Asian Journal of Applied Science and Engineering 9, no 1 (18 mai 2020) : 79–86. http://dx.doi.org/10.18034/ajase.v9i1.31.
Texte intégralL, Saranya, Abinaya Inbamani, Nivedita A et Arulanantham D. « Power Reduction in 4T DRAM Cell Using Low Power Topologies ». ECS Transactions 107, no 1 (24 avril 2022) : 5569–75. http://dx.doi.org/10.1149/10701.5569ecst.
Texte intégralDatti, VenkataRamana, et Dr P. V. Sridevi. « A Novel Ternary Content Addressable Memory Cell ». International Journal of Engineering & ; Technology 7, no 4.24 (27 novembre 2018) : 67. http://dx.doi.org/10.14419/ijet.v7i4.24.21857.
Texte intégralXue, Xingsi, Aruru Sai Kumar, Osamah Ibrahim Khalaf, Rajendra Prasad Somineni, Ghaida Muttashar Abdulsahib, Anumala Sujith, Thanniru Dhanuja et Muddasani Venkata Sai Vinay. « Design and Performance Analysis of 32 × 32 Memory Array SRAM for Low-Power Applications ». Electronics 12, no 4 (7 février 2023) : 834. http://dx.doi.org/10.3390/electronics12040834.
Texte intégralKonig, R., U. Maurer et R. Renner. « On the Power of Quantum Memory ». IEEE Transactions on Information Theory 51, no 7 (juillet 2005) : 2391–401. http://dx.doi.org/10.1109/tit.2005.850087.
Texte intégralFarrahi, Amir H., Gustavo E. Téllez et Majid Sarrafzadeh. « Exploiting Sleep Mode for Memory Partitioning and Other Applications ». VLSI Design 7, no 3 (1 janvier 1998) : 271–87. http://dx.doi.org/10.1155/1998/50491.
Texte intégralZhan, Ming, Zhibo Pang, Kan Yu et Hong Wen. « Reverse Calculation-Based Low Memory Turbo Decoder for Power Constrained Applications ». IEEE Transactions on Circuits and Systems I : Regular Papers 68, no 6 (juin 2021) : 2688–701. http://dx.doi.org/10.1109/tcsi.2021.3068623.
Texte intégralSingh, Pooran, B. S. Reniwal, V. Vijayvargiya, V. Sharma et S. K. Vishvakarma. « Dynamic Feedback Controlled Static Random Access Memory for Low Power Applications ». Journal of Low Power Electronics 13, no 1 (1 mars 2017) : 47–59. http://dx.doi.org/10.1166/jolpe.2017.1470.
Texte intégralGuchang, Han, Huang Jiancheng, Sim Cheow Hin, Michael Tran et Lim Sze Ter. « Switching methods in magnetic random access memory for low power applications ». Journal of Physics D : Applied Physics 48, no 22 (6 mai 2015) : 225001. http://dx.doi.org/10.1088/0022-3727/48/22/225001.
Texte intégralSalamy, Hassan, et Semih Aslan. « Pipelined-Scheduling of Multiple Embedded Applications on a Multi-Processor-SoC ». Journal of Circuits, Systems and Computers 26, no 03 (21 novembre 2016) : 1750042. http://dx.doi.org/10.1142/s0218126617500426.
Texte intégralLai, Chun Sing, Zhekang Dong et Donglian Qi. « Memristive Devices and Systems : Modeling, Properties and Applications ». Electronics 12, no 3 (2 février 2023) : 765. http://dx.doi.org/10.3390/electronics12030765.
Texte intégralGnawali, Krishna Prasad, Seyed Nima Mozaffari et Spyros Tragoudas. « Low Power Spintronic Ternary Content Addressable Memory ». IEEE Transactions on Nanotechnology 17, no 6 (novembre 2018) : 1206–16. http://dx.doi.org/10.1109/tnano.2018.2869734.
Texte intégralKOUGIA, STAMATIKI, ALEXANDER CHATZIGEORGIOU et SPIRIDON NIKOLAIDIS. « EVALUATING POWER EFFICIENT DATA-REUSE DECISIONS FOR EMBEDDED MULTIMEDIA APPLICATIONS : AN ANALYTICAL APPROACH ». Journal of Circuits, Systems and Computers 13, no 01 (février 2004) : 151–80. http://dx.doi.org/10.1142/s0218126604001313.
Texte intégralKrishna, R., et Punithavathi Duraiswamy. « Low leakage decoder using dual-threshold technique for static random-access memory applications ». Indonesian Journal of Electrical Engineering and Computer Science 30, no 3 (1 juin 2023) : 1420. http://dx.doi.org/10.11591/ijeecs.v30.i3.pp1420-1427.
Texte intégralYook, Chan-Gi, Jung Nam Kim, Yoon Kim et Wonbo Shim. « Design Strategies of 40 nm Split-Gate NOR Flash Memory Device for Low-Power Compute-in-Memory Applications ». Micromachines 14, no 9 (7 septembre 2023) : 1753. http://dx.doi.org/10.3390/mi14091753.
Texte intégralBirla, Shilpi. « FinFET SRAM cell with improved stability and power for low power applications. » Journal of Integrated Circuits and Systems 14, no 2 (25 août 2019) : 1–8. http://dx.doi.org/10.29292/jics.v14i2.57.
Texte intégralRhee, Chae Eun, Seung-Won Park, Jungwoo Choi, Hyunmin Jung et Hyuk-Jae Lee. « Power-Time Exploration Tools for NMP-Enabled Systems ». Electronics 8, no 10 (28 septembre 2019) : 1096. http://dx.doi.org/10.3390/electronics8101096.
Texte intégralBanerjee, Writam. « Challenges and Applications of Emerging Nonvolatile Memory Devices ». Electronics 9, no 6 (22 juin 2020) : 1029. http://dx.doi.org/10.3390/electronics9061029.
Texte intégralTripathi, Tripti, D. S. Chauhan et S. K. Singh. « Low leakage SRAM cell for ULP applications ». International Journal of Engineering & ; Technology 7, no 4 (24 septembre 2018) : 2521. http://dx.doi.org/10.14419/ijet.v7i4.14028.
Texte intégralZHAO, WEISHENG, RAPHAEL MARTINS BRUM, LIONEL TORRES, JACQUES-OLIVIER KLEIN, GILLES SASSATELLI, DAFINÉ RAVELOSONA et CLAUDE CHAPPERT. « SPINTRONIC MEMORY-BASED RECONFIGURABLE COMPUTING ». SPIN 03, no 04 (décembre 2013) : 1340010. http://dx.doi.org/10.1142/s2010324713400109.
Texte intégralFanariotis, Anastasios, Theofanis Orphanoudakis et Vassilis Fotopoulos. « Reducing the Power Consumption of Edge Devices Supporting Ambient Intelligence Applications ». Information 15, no 3 (12 mars 2024) : 161. http://dx.doi.org/10.3390/info15030161.
Texte intégralChang, Meng-Fan, Mary Jane Irwin et Robert Michael Owens. « Power-Area Trade-Offs in Divided Word Line Memory Arrays ». Journal of Circuits, Systems and Computers 07, no 01 (février 1997) : 49–67. http://dx.doi.org/10.1142/s021812669700005x.
Texte intégralDawwd, Shefa, et Suha Nori. « Reduced Area and Low Power Implementation of FFT/IFFT Processor ». Iraqi Journal for Electrical and Electronic Engineering 14, no 2 (1 décembre 2018) : 108–19. http://dx.doi.org/10.37917/ijeee.14.2.3.
Texte intégralMaciel, Nilson, Elaine Marques, Lírida Naviner, Yongliang Zhou et Hao Cai. « Magnetic Tunnel Junction Applications ». Sensors 20, no 1 (24 décembre 2019) : 121. http://dx.doi.org/10.3390/s20010121.
Texte intégralKotb, Youssef, Islam Elgamal et Mohamed Serry. « Shape Memory Alloy Capsule Micropump for Drug Delivery Applications ». Micromachines 12, no 5 (6 mai 2021) : 520. http://dx.doi.org/10.3390/mi12050520.
Texte intégralChen, Ying-Chen, Szu-Tung Hu, Chih-Yang Lin, Burt Fowler, Hui-Chun Huang, Chao-Cheng Lin, Sungjun Kim, Yao-Feng Chang et Jack C. Lee. « Graphite-based selectorless RRAM : improvable intrinsic nonlinearity for array applications ». Nanoscale 10, no 33 (2018) : 15608–14. http://dx.doi.org/10.1039/c8nr04766a.
Texte intégralHayashikoshi, Masanori, Hideyuki Noda, Hiroyuki Kawai, Yasumitsu Murai, Sugako Otani, Koji Nii, Yoshio Matsuda et Hiroyuki Kondo. « Low-Power Multi-Sensor System with Power Management and Nonvolatile Memory Access Control for IoT Applications ». IEEE Transactions on Multi-Scale Computing Systems 4, no 4 (1 octobre 2018) : 784–92. http://dx.doi.org/10.1109/tmscs.2018.2827388.
Texte intégralTakagi, Shinichi, Kasidit Toprasertpong, Kent Tahara, Eishin Nako, Ryosho Nakane, Zeyu Wang, Xuan Luo, Tsung-En Lee et Mitsuru Takenaka. « (Invited) HfZrO-Based Ferroelectric Devices for Lower Power AI and Memory Applications ». ECS Transactions 104, no 4 (1 octobre 2021) : 17–26. http://dx.doi.org/10.1149/10404.0017ecst.
Texte intégralTakagi, Shinichi, Kasidit Toprasertpong, Kent Tahara, Eishin Nako, Ryosho Nakane, Zeyu Wang, Xuan Luo, Tsung-En Lee et Mitsuru Takenaka. « (Invited) HfZrO-Based Ferroelectric Devices for Lower Power AI and Memory Applications ». ECS Meeting Abstracts MA2021-02, no 30 (19 octobre 2021) : 909. http://dx.doi.org/10.1149/ma2021-0230909mtgabs.
Texte intégralBanerjee, Writam, Sheikh Ziaur Rahaman, Amit Prakash et Siddheswar Maikap. « High-κ Al2O3/WOxBilayer Dielectrics for Low-Power Resistive Switching Memory Applications ». Japanese Journal of Applied Physics 50, no 10S (1 octobre 2011) : 10PH01. http://dx.doi.org/10.7567/jjap.50.10ph01.
Texte intégralBalestra, Francis. « Multi-gate Devices for High Performance, Ultra Low Power and Memory Applications ». ECS Transactions 25, no 7 (17 décembre 2019) : 77–90. http://dx.doi.org/10.1149/1.3203945.
Texte intégralBarradas, Filipe M., Pedro M. Tome, Telmo R. Cunha et Jose C. Pedro. « Compensation of Power Amplifier Long-Term Memory Behavior for Pulsed Radar Applications ». IEEE Transactions on Microwave Theory and Techniques 67, no 12 (décembre 2019) : 5249–56. http://dx.doi.org/10.1109/tmtt.2019.2940185.
Texte intégralHansoo Kim et In-Cheol Park. « High-performance and low-power memory-interface architecture for video processing applications ». IEEE Transactions on Circuits and Systems for Video Technology 11, no 11 (2001) : 1160–70. http://dx.doi.org/10.1109/76.964782.
Texte intégralWang, Chen, Xiuli Zhao, Hao Liu, Xin Chao, Hao Zhu et Qingqing Sun. « A High-Density Memory Design Based on Self-Aligned Tunneling Window for Large-Capacity Memory Application ». Electronics 10, no 16 (13 août 2021) : 1954. http://dx.doi.org/10.3390/electronics10161954.
Texte intégralRao, M. V. Nageswara, Mamidipaka Hema, Ramakrishna Raghutu, Ramakrishna S. S. Nuvvula, Polamarasetty P. Kumar, Ilhami Colak et Baseem Khan. « Design and Development of Efficient SRAM Cell Based on FinFET for Low Power Memory Applications ». Journal of Electrical and Computer Engineering 2023 (7 juin 2023) : 1–13. http://dx.doi.org/10.1155/2023/7069746.
Texte intégralStruharik, Rastislav, et Vuk Vranjković. « Striping input feature map cache for reducing off-chip memory traffic in CNN accelerators ». Telfor Journal 12, no 2 (2020) : 116–21. http://dx.doi.org/10.5937/telfor2002116s.
Texte intégral