Bibliographies thématiques / High level Synthesi / Articles de revues

Articles de revues sur le sujet « High level Synthesi »

Pour voir les autres types de publications sur ce sujet consultez le lien suivant : High level Synthesi.
Auteur : Grafiati
Publié le 14 mars 2023

Créez une référence correcte selon les styles APA, MLA, Chicago, Harvard et plusieurs autres

Choisissez une source :

Consultez les 50 meilleurs articles de revues pour votre recherche sur le sujet « High level Synthesi ».

À côté de chaque source dans la liste de références il y a un bouton « Ajouter à la bibliographie ». Cliquez sur ce bouton, et nous générerons automatiquement la référence bibliographique pour la source choisie selon votre style de citation préféré : APA, MLA, Harvard, Vancouver, Chicago, etc.

Vous pouvez aussi télécharger le texte intégral de la publication scolaire au format pdf et consulter son résumé en ligne lorsque ces informations sont inclues dans les métadonnées.

Parcourez les articles de revues sur diverses disciplines et organisez correctement votre bibliographie.

1

Rajan, S. P., M. Fujita, K. Yuan et M. T.-C. Lee. « ATM switch design by high-level modeling, formal verification and high-level synthesi ». ACM Transactions on Design Automation of Electronic Systems 3, no 4 (octobre 1998) : 554–62. http://dx.doi.org/10.1145/296333.296342.

Texte intégral
Styles APA, Harvard, Vancouver, ISO, etc.
2

Yang, Hae-Chan, Sang-Jun Park, Kwoan-Young Park, Jae-Hyun Sa et Tae-Hwan Kim. « High-level Synthesis Design and Implementation of an Efficient Capsule Network Inference System in an FPGA ». Journal of the Institute of Electronics and Information Engineers 58, no 11 (30 novembre 2021) : 39–47. http://dx.doi.org/10.5573/ieie.2021.58.11.39.

Texte intégral
Styles APA, Harvard, Vancouver, ISO, etc.
3

Bolton, Martin. « High-level synthesis ». Microprocessors and Microsystems 18, no 8 (octobre 1994) : 489. http://dx.doi.org/10.1016/0141-9331(94)90097-3.

Texte intégral
Styles APA, Harvard, Vancouver, ISO, etc.
4

Pawlak, Adam. « High-level synthesis ». Microprocessing and Microprogramming 35, no 1-5 (septembre 1992) : 261. http://dx.doi.org/10.1016/0165-6074(92)90325-2.

Texte intégral
Styles APA, Harvard, Vancouver, ISO, etc.
5

YAMAMOTO, Takahiro. « Safety assessment of high-level nuclear waste disposal in Japan from the standpoint of geology ». Synthesiology English edition 4, no 4 (2012) : 202–11. http://dx.doi.org/10.5571/syntheng.4.202.

Texte intégral
Styles APA, Harvard, Vancouver, ISO, etc.
6

Ravi, Selvaraj, et M. Joseph. « High-Level Test Synthesis ». ACM Transactions on Design Automation of Electronic Systems 19, no 4 (août 2014) : 1–27. http://dx.doi.org/10.1145/2627754.

Texte intégral
Styles APA, Harvard, Vancouver, ISO, etc.
7

Ewering, Christian, et Gunter Gerhardt. « PASS : High level synthesis ». Microprocessing and Microprogramming 30, no 1-5 (août 1990) : 103–8. http://dx.doi.org/10.1016/0165-6074(90)90225-x.

Texte intégral
Styles APA, Harvard, Vancouver, ISO, etc.
8

Xing, Xianwu, et Ching Chuen Jong. « Floorplan-Driven Multivoltage High-Level Synthesis ». VLSI Design 2009 (6 septembre 2009) : 1–10. http://dx.doi.org/10.1155/2009/156751.

Texte intégral
Résumé :
As the semiconductor technology advances, interconnect plays a more and more important role in power consumption in VLSI systems. This also imposes a challenge in high-level synthesis, in which physical information is limited and conventionally considered after high-level synthesis. To close the gap between high-level synthesis and physical implementation, integration of physical synthesis and high-level synthesis is essential. In this paper, a technique named FloM is proposed for integrating floorplanning into high-level synthesis of VLSI system with multivoltage datapath. Experimental results obtained show that the proposed technique is effective and the energy consumed by both the datapath and the wires can be reduced by more than 40%.
Styles APA, Harvard, Vancouver, ISO, etc.
9

Dossis, M. « High-level Synthesis Integrated Verification ». Engineering, Technology & ; Applied Science Research 5, no 5 (4 octobre 2015) : 864–70. http://dx.doi.org/10.48084/etasr.596.

Texte intégral
Résumé :
It is widely known in the engineering community that more than 60% of the IC design project time is spent on verification. For the very complex contemporary chips, this may prove prohibitive for the IC to arrive at the correct time in the market and therefore, valuable sales share may be lost by the developing industry. This problem is deteriorated by the fact that most of conventional verification flows are highly repetitive and a great proportion of the project time is spent on last-moment simulations. In this paper we present an integrated approach to rapid, high-level verification, exploiting the advantages of a formal High-level Synthesis tool, developed by the author. Verification in this work is supported at 3 levels: high-level program code, RTL simulation and rapid, generated C testbench execution. This paper is supported by strong experimental work with 3-4 popular design synthesis and verification that proves the principles of our methodology.
Styles APA, Harvard, Vancouver, ISO, etc.
10

Gajski, D. D., et L. Ramachandran. « Introduction to high-level synthesis ». IEEE Design & ; Test of Computers 11, no 4 (1994) : 44–54. http://dx.doi.org/10.1109/54.329454.

Texte intégral
Styles APA, Harvard, Vancouver, ISO, etc.
11

Paulin, P. G., et J. P. Knight. « Algorithms for high-level synthesis ». IEEE Design & ; Test of Computers 6, no 6 (décembre 1989) : 18–31. http://dx.doi.org/10.1109/54.41671.

Texte intégral
Styles APA, Harvard, Vancouver, ISO, etc.
12

Rosenstiel, Wolfgang. « Optimizations in high level synthesis ». Microprocessing and Microprogramming 18, no 1-5 (décembre 1986) : 347–52. http://dx.doi.org/10.1016/0165-6074(86)90063-3.

Texte intégral
Styles APA, Harvard, Vancouver, ISO, etc.
13

Zhenyu Gu, Jia Wang, R. P. Dick et Hai Zhou. « Unified Incremental Physical-Level and High-Level Synthesis ». IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems 26, no 9 (septembre 2007) : 1576–88. http://dx.doi.org/10.1109/tcad.2007.895780.

Texte intégral
Styles APA, Harvard, Vancouver, ISO, etc.
14

Van Meerbergen, J. L., P. E. R. Lippens, W. F. J. Verhaegh et A. Van Der Werf. « PHIDEO : High-level synthesis for high throughput applications ». Journal of VLSI signal processing systems for signal, image and video technology 9, no 1-2 (janvier 1995) : 89–104. http://dx.doi.org/10.1007/bf02406472.

Texte intégral
Styles APA, Harvard, Vancouver, ISO, etc.
15

Nishikawa, Hiroki, Kenta Shirane, Ryohei Nozaki, Ittetsu Taniguchi et Hiroyuki Tomiyama. « Function‐level module sharing techniques in high‐level synthesis ». ETRI Journal 42, no 4 (août 2020) : 527–33. http://dx.doi.org/10.4218/etrij.2020-0107.

Texte intégral
Styles APA, Harvard, Vancouver, ISO, etc.
16

Zheng, Hongbin, Swathi T. Gurumani, Liwei Yang, Deming Chen et Kyle Rupnow. « High-Level Synthesis With Behavioral-Level Multicycle Path Analysis ». IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems 33, no 12 (décembre 2014) : 1832–45. http://dx.doi.org/10.1109/tcad.2014.2361661.

Texte intégral
Styles APA, Harvard, Vancouver, ISO, etc.
17

Herklotz, Yann, James D. Pollard, Nadesh Ramanathan et John Wickerson. « Formal verification of high-level synthesis ». Proceedings of the ACM on Programming Languages 5, OOPSLA (20 octobre 2021) : 1–30. http://dx.doi.org/10.1145/3485494.

Texte intégral
Résumé :
High-level synthesis (HLS), which refers to the automatic compilation of software into hardware, is rapidly gaining popularity. In a world increasingly reliant on application-specific hardware accelerators, HLS promises hardware designs of comparable performance and energy efficiency to those coded by hand in a hardware description language such as Verilog, while maintaining the convenience and the rich ecosystem of software development. However, current HLS tools cannot always guarantee that the hardware designs they produce are equivalent to the software they were given, thus undermining any reasoning conducted at the software level. Furthermore, there is mounting evidence that existing HLS tools are quite unreliable, sometimes generating wrong hardware or crashing when given valid inputs. To address this problem, we present the first HLS tool that is mechanically verified to preserve the behaviour of its input software. Our tool, called Vericert, extends the CompCert verified C compiler with a new hardware-oriented intermediate language and a Verilog back end, and has been proven correct in Coq. Vericert supports most C constructs, including all integer operations, function calls, local arrays, structs, unions, and general control-flow statements. An evaluation on the PolyBench/C benchmark suite indicates that Vericert generates hardware that is around an order of magnitude slower (only around 2× slower in the absence of division) and about the same size as hardware generated by an existing, optimising (but unverified) HLS tool.
Styles APA, Harvard, Vancouver, ISO, etc.
18

Lyuh, C. G., T. Kim et K. W. Kim. « Coupling-Aware High-Level Interconnect Synthesis ». IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems 23, no 1 (janvier 2004) : 157–64. http://dx.doi.org/10.1109/tcad.2003.819892.

Texte intégral
Styles APA, Harvard, Vancouver, ISO, etc.
19

Kundu, Sudipta, Sorin Lerner et Rajesh K. Gupta. « Translation Validation of High-Level Synthesis ». IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems 29, no 4 (avril 2010) : 566–79. http://dx.doi.org/10.1109/tcad.2010.2042889.

Texte intégral
Styles APA, Harvard, Vancouver, ISO, etc.
20

Coussy, Philippe, et Andres Takach. « Special Issue on High-Level Synthesis ». IEEE Design & ; Test of Computers 25, no 5 (septembre 2008) : 393. http://dx.doi.org/10.1109/mdt.2008.147.

Texte intégral
Styles APA, Harvard, Vancouver, ISO, etc.
21

Coussy, P., D. D. Gajski, M. Meredith et A. Takach. « An Introduction to High-Level Synthesis ». IEEE Design & ; Test of Computers 26, no 4 (juillet 2009) : 8–17. http://dx.doi.org/10.1109/mdt.2009.69.

Texte intégral
Styles APA, Harvard, Vancouver, ISO, etc.
22

Coussy, Philippe, Ghizlane Lhairech-Lebreton et Dominique Heller. « Multiple Word-Length High-Level Synthesis ». EURASIP Journal on Embedded Systems 2008, no 1 (2008) : 916867. http://dx.doi.org/10.1155/2008/916867.

Texte intégral
Styles APA, Harvard, Vancouver, ISO, etc.
23

Georgakakis, Spyridon, et John Evans. « Overview of high level synthesis tools ». Journal of Instrumentation 6, no 02 (18 février 2011) : C02005. http://dx.doi.org/10.1088/1748-0221/6/02/c02005.

Texte intégral
Styles APA, Harvard, Vancouver, ISO, etc.
24

Prihozhy, A. « Net scheduling in high-level synthesis ». IEEE Design & ; Test of Computers 13, no 1 (1996) : 26–35. http://dx.doi.org/10.1109/54.485780.

Texte intégral
Styles APA, Harvard, Vancouver, ISO, etc.
25

Lin, Colin Yu, Zhenghong Jiang, Cheng Fu, Hayden Kwok-Hay So et Haigang Yang. « FPGA High-level Synthesis versus Overlay ». ACM SIGARCH Computer Architecture News 44, no 4 (11 janvier 2017) : 92–97. http://dx.doi.org/10.1145/3039902.3039919.

Texte intégral
Styles APA, Harvard, Vancouver, ISO, etc.
26

Ghosh, Indradeep, et Niraj K. Jha. « High-level test synthesis : a survey ». Integration 26, no 1-2 (décembre 1998) : 79–99. http://dx.doi.org/10.1016/s0167-9260(98)00022-4.

Texte intégral
Styles APA, Harvard, Vancouver, ISO, etc.
27

Ismaeel, A. A., R. Bhatnagar et R. Mathew. « Concurrent testing in high level synthesis ». Microelectronics Reliability 40, no 12 (décembre 2000) : 2095–106. http://dx.doi.org/10.1016/s0026-2714(00)00028-7.

Texte intégral
Styles APA, Harvard, Vancouver, ISO, etc.
28

Lakshminarayana, G., A. Raghunathan, N. K. Jha et S. Dey. « Power management in high-level synthesis ». IEEE Transactions on Very Large Scale Integration (VLSI) Systems 7, no 1 (mars 1999) : 7–15. http://dx.doi.org/10.1109/92.748195.

Texte intégral
Styles APA, Harvard, Vancouver, ISO, etc.
29

Winterstein, Felix J., Samuel R. Bayliss et George A. Constantinides. « Separation Logic for High-Level Synthesis ». ACM Transactions on Reconfigurable Technology and Systems 9, no 2 (3 février 2016) : 1–23. http://dx.doi.org/10.1145/2836169.

Texte intégral
Styles APA, Harvard, Vancouver, ISO, etc.
30

Lin, Youn-Long. « Recent developments in high-level synthesis ». ACM Transactions on Design Automation of Electronic Systems 2, no 1 (janvier 1997) : 2–21. http://dx.doi.org/10.1145/250243.250245.

Texte intégral
Styles APA, Harvard, Vancouver, ISO, etc.
31

Keinprasit, Rachaporn, et Prabhas Chongstitvatana. « High-level synthesis by dynamic ant ». International Journal of Intelligent Systems 19, no 1-2 (janvier 2004) : 25–38. http://dx.doi.org/10.1002/int.10148.

Texte intégral
Styles APA, Harvard, Vancouver, ISO, etc.
32

TATSUOKA, Masato, et Mineo KANEKO. « High Level Congestion Detection from C/C++ Source Code for High Level Synthesis ». IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences E103.A, no 12 (1 décembre 2020) : 1437–46. http://dx.doi.org/10.1587/transfun.2020vlp0012.

Texte intégral
Styles APA, Harvard, Vancouver, ISO, etc.
33

Verdier, François S., et Bertrand Zavidovique. « A High Level Synthesis System for VLSI Image Processing Applications ». VLSI Design 7, no 4 (1 janvier 1998) : 321–36. http://dx.doi.org/10.1155/1998/95421.

Texte intégral
Résumé :
We present a VLSI synthesis environment dedicated to the design of image processing architectures. The environment includes a “front-end” data-flow emulator for validation of the algorithms and the RTL-synthesis system called ALPHA. The latter implements a stochastic search in the design space and produces efficient solutions considering the “restricted” domain of concerned applications. Two simulated Annealing (SA) algorithms run in sequence for data-path synthesis (scheduling and module selection) and then for control synthesis and data-path completion (binding). An interesting feature of the first optimization is the use of the data-flow graph regularity to predict the control influence in terms of the future design. A few designs have already been compiled under this environment including a default detector presented here.
Styles APA, Harvard, Vancouver, ISO, etc.
34

Aytekin, Metin, Suzy A. A. Comhair, Carol de la Motte, Sudip K. Bandyopadhyay, Carol F. Farver, Vincent C. Hascall, Serpil C. Erzurum et Raed A. Dweik. « High levels of hyaluronan in idiopathic pulmonary arterial hypertension ». American Journal of Physiology-Lung Cellular and Molecular Physiology 295, no 5 (novembre 2008) : L789—L799. http://dx.doi.org/10.1152/ajplung.90306.2008.

Texte intégral
Résumé :
Hyaluronan (HA), a large glycosaminoglycan found in the ECM, has major roles in lung and vascular biology and disease. However, its role in idiopathic pulmonary arterial hypertension (IPAH) is unknown. We hypothesized that HA metabolism is abnormal in IPAH. We measured the plasma levels of HA in IPAH and healthy individuals. We also evaluated HA synthesis and the expression of HA synthases and hyaluronidases in pulmonary artery smooth muscle cells (PASMCs) from explanted lungs. Plasma HA levels were markedly elevated in IPAH compared with controls [HA (ng/ml, mean ± SD): IPAH 325 ± 80, control 28 ± 9; P = 0.02]. In vitro, unstimulated IPAH PASMCs produced high levels of HA compared with control cells [HA in supernatant (μg/ml, mean ± SD): IPAH 12 ± 2, controls 6 ± 0.9; P = 0.04]. HA levels were also higher in IPAH PASMC lysates. The increased HA was biologically relevant as shown by tissue staining and increased HA-specific binding of mononuclear cells to IPAH compared with control PASMCs [number of bound cells × 104 (mean ± SD): IPAH 9.5 ± 3, control 3.0 ± 1; P = 0.01]. This binding was abrogated by the addition of hyaluronidase. HA synthase-2 and hyaluronidase-2 were predominant in control and IPAH PASMCs. Interestingly, the expressions of HA synthase-2 and hyaluronidase-2 were ∼2-fold lower in IPAH compared with controls [HA synthase-2 (relative expression mean ± SE): IPAH 4.3 ± 0.02, control 7.8 ± 0.1; P = 0.0004; hyaluronidase-2 (relative expression mean ± SE): IPAH 4.2 ± 0.06, control 7.6 ± 0.07; P = 0.008]. Thus patients with IPAH have higher circulating levels of HA, and PASMCs derived from IPAH lungs produce more HA compared with controls. This is associated with increased tissue levels and increased binding of inflammatory cells suggesting a role for HA in remodeling and inflammation in IPAH.
Styles APA, Harvard, Vancouver, ISO, etc.
35

Pilászy, György, György Rácz et Péter Arató. « Communication Time Estimation in High Level Synthesis ». Periodica Polytechnica Electrical Engineering 57, no 4 (2013) : 99. http://dx.doi.org/10.3311/ppee.7413.

Texte intégral
Styles APA, Harvard, Vancouver, ISO, etc.
36

Zhang, Zhiru, Deming Chen, Steve Dai et Keith Campbell. « High-level Synthesis for Low-power Design ». IPSJ Transactions on System LSI Design Methodology 8 (2015) : 12–25. http://dx.doi.org/10.2197/ipsjtsldm.8.12.

Texte intégral
Styles APA, Harvard, Vancouver, ISO, etc.
37

Su, Fei, et Krishnendu Chakrabarty. « High-level synthesis of digital microfluidic biochips ». ACM Journal on Emerging Technologies in Computing Systems 3, no 4 (janvier 2008) : 1–32. http://dx.doi.org/10.1145/1324177.1324178.

Texte intégral
Styles APA, Harvard, Vancouver, ISO, etc.
38

Wang, W., A. Raghunathan, N. K. Jha et S. Dey. « Resource Budgeting for Multiprocess High-Level Synthesis ». IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems 23, no 7 (juillet 2004) : 1010–19. http://dx.doi.org/10.1109/tcad.2004.829806.

Texte intégral
Styles APA, Harvard, Vancouver, ISO, etc.
39

Lin Zhong et N. K. Jha. « Interconnect-aware low-power high-level synthesis ». IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems 24, no 3 (mars 2005) : 336–51. http://dx.doi.org/10.1109/tcad.2004.842820.

Texte intégral
Styles APA, Harvard, Vancouver, ISO, etc.
40

Andriamisaina, Caaliph, Philippe Coussy, Emmanuel Casseau et Cyrille Chavet. « High-Level Synthesis for Designing Multimode Architectures ». IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems 29, no 11 (novembre 2010) : 1736–49. http://dx.doi.org/10.1109/tcad.2010.2062751.

Texte intégral
Styles APA, Harvard, Vancouver, ISO, etc.
41

Ly, T. A., et J. T. Mowchenko. « Applying simulated evolution to high level synthesis ». IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems 12, no 3 (mars 1993) : 389–409. http://dx.doi.org/10.1109/43.215002.

Texte intégral
Styles APA, Harvard, Vancouver, ISO, etc.
42

Martin, G., et G. Smith. « High-Level Synthesis : Past, Present, and Future ». IEEE Design & ; Test of Computers 26, no 4 (juillet 2009) : 18–25. http://dx.doi.org/10.1109/mdt.2009.83.

Texte intégral
Styles APA, Harvard, Vancouver, ISO, etc.
43

Sarkar, S., S. Dabral, P. K. Tiwari et R. S. Mitra. « Lessons and Experiences with High-Level Synthesis ». IEEE Design & ; Test of Computers 26, no 4 (juillet 2009) : 34–45. http://dx.doi.org/10.1109/mdt.2009.84.

Texte intégral
Styles APA, Harvard, Vancouver, ISO, etc.
44

Yuan Xie et Yibo Chen. « Statistical High-Level Synthesis under Process Variability ». IEEE Design & ; Test of Computers 26, no 4 (juillet 2009) : 78–87. http://dx.doi.org/10.1109/mdt.2009.85.

Texte intégral
Styles APA, Harvard, Vancouver, ISO, etc.
45

Roy, J., N. Kumar, R. Dutta et R. Vemuri. « DSS : a distributed high-level synthesis system ». IEEE Design & ; Test of Computers 9, no 2 (juin 1992) : 18–32. http://dx.doi.org/10.1109/54.143143.

Texte intégral
Styles APA, Harvard, Vancouver, ISO, etc.
46

Camposano, R. « From behavior to structure : high-level synthesis ». IEEE Design & ; Test of Computers 7, no 5 (octobre 1990) : 8–19. http://dx.doi.org/10.1109/54.60603.

Texte intégral
Styles APA, Harvard, Vancouver, ISO, etc.
47

Ernst, R., et J. Bhasker. « Simulation-based verification for high-level synthesis ». IEEE Design & ; Test of Computers 8, no 1 (mars 1991) : 14–20. http://dx.doi.org/10.1109/54.75659.

Texte intégral
Styles APA, Harvard, Vancouver, ISO, etc.
48

Camposano, R., L. F. Saunders et R. M. Tabet. « VHDL as input for high-level synthesis ». IEEE Design & ; Test of Computers 8, no 1 (mars 1991) : 43–49. http://dx.doi.org/10.1109/54.75662.

Texte intégral
Styles APA, Harvard, Vancouver, ISO, etc.
49

Lavagno, Luciano. « What is ECO for high-level synthesis ? » ACM SIGDA Newsletter 39, no 12 (décembre 2009) : 1. http://dx.doi.org/10.1145/1862885.1862886.

Texte intégral
Styles APA, Harvard, Vancouver, ISO, etc.
50

Bergamaschi, R. A., R. A. O'Connor, L. Stok, M. Z. Moricz, S. Prakash, A. Kuehlmann et D. S. Rao. « High-level synthesis in an industrial environment ». IBM Journal of Research and Development 39, no 1.2 (janvier 1995) : 131–48. http://dx.doi.org/10.1147/rd.391.0131.

Texte intégral
Styles APA, Harvard, Vancouver, ISO, etc.
Vous pouvez également être intéressé par les bibliographies sur le sujet « High level Synthesi » pour d’autres types de sources :
Thèses Livres
Nous offrons des réductions sur tous les plans premium pour les auteurs dont les œuvres sont incluses dans des sélections littéraires thématiques. Contactez-nous pour obtenir un code promo unique!

Vers la bibliographie