Littérature scientifique sur le sujet « Hardware circuits »
Créez une référence correcte selon les styles APA, MLA, Chicago, Harvard et plusieurs autres
Sommaire
Consultez les listes thématiques d’articles de revues, de livres, de thèses, de rapports de conférences et d’autres sources académiques sur le sujet « Hardware circuits ».
À côté de chaque source dans la liste de références il y a un bouton « Ajouter à la bibliographie ». Cliquez sur ce bouton, et nous générerons automatiquement la référence bibliographique pour la source choisie selon votre style de citation préféré : APA, MLA, Harvard, Vancouver, Chicago, etc.
Vous pouvez aussi télécharger le texte intégral de la publication scolaire au format pdf et consulter son résumé en ligne lorsque ces informations sont inclues dans les métadonnées.
Articles de revues sur le sujet "Hardware circuits"
Raman, Karthik, et Andreas Wagner. « The evolvability of programmable hardware ». Journal of The Royal Society Interface 8, no 55 (9 juin 2010) : 269–81. http://dx.doi.org/10.1098/rsif.2010.0212.
Texte intégralD'Ari, Richard, et René Thomas. « Hardware (DNA) circuits ». Comptes Rendus Biologies 326, no 2 (février 2003) : 215–17. http://dx.doi.org/10.1016/s1631-0691(03)00066-0.
Texte intégralLi, Zeyu, Junjie Wang, Zhao Huang, Nan Luo et Quan Wang. « Towards Trust Hardware Deployment of Edge Computing : Mitigation of Hardware Trojans based on Evolvable Hardware ». Applied Sciences 12, no 13 (29 juin 2022) : 6601. http://dx.doi.org/10.3390/app12136601.
Texte intégralKerschbaumer, Ricardo, Robson R. Linhares, Jean M. Simão, Paulo C. Stadzisz et Carlos R. Erig Lima. « Notification-Oriented Paradigm to Implement Digital Hardware ». Journal of Circuits, Systems and Computers 27, no 08 (12 avril 2018) : 1850124. http://dx.doi.org/10.1142/s0218126618501244.
Texte intégralPawase, Ramesh, et N. P. Futane. « MEMS Seismic Sensor with FPAA Based Interface Circuit for Frequency-Drift Compensation using ANN ». International Journal of Reconfigurable and Embedded Systems (IJRES) 6, no 2 (28 mai 2018) : 120. http://dx.doi.org/10.11591/ijres.v6.i2.pp120-126.
Texte intégralPARK, SUNGWOO, et HYEONSEUNG IM. « A calculus for hardware description ». Journal of Functional Programming 21, no 1 (19 novembre 2010) : 21–58. http://dx.doi.org/10.1017/s0956796810000249.
Texte intégralLi, Chun Feng, Ke Ming Li et Xiang Zhang. « Research on Circuit Design for Speed Adjusting Hardware of Brushless DC Motor Based on the Two-Dimensional Fuzzy Controller ». Advanced Materials Research 705 (juin 2013) : 509–15. http://dx.doi.org/10.4028/www.scientific.net/amr.705.509.
Texte intégralShibata, Tadashi, et Tadahiro Ohmi. « Implementing Intelligence in Silicon Integrated Circuits Using Neuron-Like High-Functionality Transistors ». Journal of Robotics and Mechatronics 8, no 6 (20 décembre 1996) : 508–15. http://dx.doi.org/10.20965/jrm.1996.p0508.
Texte intégralKatoh, Yusuke, Hironari Yoshiuchi, Yoshio Murata et Hironori Nakajo. « Scalable Hardware Mechanism for Partitioned Circuits Operation ». ECTI Transactions on Computer and Information Technology (ECTI-CIT) 12, no 2 (16 décembre 2018) : 90–97. http://dx.doi.org/10.37936/ecti-cit.2018122.142511.
Texte intégralOdame, K., et P. E. Hasler. « Nonlinear Circuit Analysis via Perturbation Methods and Hardware Prototyping ». VLSI Design 2010 (18 mars 2010) : 1–8. http://dx.doi.org/10.1155/2010/687498.
Texte intégralThèses sur le sujet "Hardware circuits"
Mallepalli, Samarsen Reddy. « Generic algorithms and NULL Convention Logic hardware implementation for unsigned and signed quad-rail multiplication ». Diss., Rolla, Mo. : University of Missouri-Rolla, 2007. http://scholarsmine.umr.edu/thesis/pdf/Mallepalli_09007dcc803c4eec.pdf.
Texte intégralVita. The entire thesis text is included in file. Title from title screen of thesis/dissertation PDF file (viewed November 27, 2007) Includes bibliographical references (p. 66-67).
Kalganova, Tatiana. « Evolvable hardware design of combinational logic circuits ». Thesis, Edinburgh Napier University, 2000. http://researchrepository.napier.ac.uk/Output/4341.
Texte intégralSingh, Satnam. « Analysis of hardware descriptions ». Thesis, University of Glasgow, 1991. http://ethos.bl.uk/OrderDetails.do?uin=uk.bl.ethos.390451.
Texte intégralSandiford, Richard. « Hardware compilation based on communicating processes ». Thesis, Imperial College London, 2001. http://ethos.bl.uk/OrderDetails.do?uin=uk.bl.ethos.246769.
Texte intégralThompson, Adrian. « Hardware evolution : automatic design of electronic circuits in reconfigurable hardware by artificial evolution ». Thesis, University of Sussex, 1996. http://ethos.bl.uk/OrderDetails.do?uin=uk.bl.ethos.360588.
Texte intégralDesai, Avinash R. « Anti-Counterfeit and Anti-Tamper Hardware Implementation using Hardware Obfuscation ». Thesis, Virginia Tech, 2013. http://hdl.handle.net/10919/23756.
Texte intégralMaster of Science
Basak, Abhishek. « INFRASTRUCTURE AND PRIMITIVES FOR HARDWARE SECURITY IN INTEGRATED CIRCUITS ». Case Western Reserve University School of Graduate Studies / OhioLINK, 2016. http://rave.ohiolink.edu/etdc/view?acc_num=case1458787036.
Texte intégralBlum, Thomas. « Modular exponentiation on reconfigurable hardware ». Digital WPI, 1999. http://www.wpi.edu/Pubs/ETD/Available/etd-090399-090413/unrestricted/thesis.pdf.
Texte intégralWang, Xiao-Lin 1955. « A TRANSLATER OF CLOCK MODE VHDL HARDWARE DESCRIPTION LANGUAGE ». Thesis, The University of Arizona, 1986. http://hdl.handle.net/10150/291295.
Texte intégralStaunstrup, Jørgen. « A formal approach to hardware design / ». Boston [u.a.] : Kluwer Acad. Publ, 1994. http://www.loc.gov/catdir/enhancements/fy0820/93043582-d.html.
Texte intégralLivres sur le sujet "Hardware circuits"
Computer hardware diagnostics for engineers. New York : McGraw-Hill, 1995.
Trouver le texte intégralPC hardware projects. Indianapolis, IN : Prompt Publications, 1997.
Trouver le texte intégralThompson, Adrian. Hardware evolution : Automatic design of electronic circuits in reconfigurable hardware by Artificial Evolution. London : Springer, 1998.
Trouver le texte intégralA formal approach to hardware design. Boston : Kluwer Academic Publishers, 1994.
Trouver le texte intégralWang, Li-Guo. Abstraction of hardware construction. Edinburgh : LFCS, Dept. of Computer Science, University of Edinburgh, 1995.
Trouver le texte intégralSingh, Gaurav. Low power hardware synthesis from concurrent action-oriented specifications. New York : Springer, 2010.
Trouver le texte intégralAbraham, Kandel, et Langholz Gideon, dir. Fuzzy hardware : Architectures and applications. Boston : Kluwer Academic Publishers, 1998.
Trouver le texte intégralHardware design verification : Simulation and formal method-based approaches. Upper Saddle River, NJ : Prentice Hall Professional Technical Reference, 2005.
Trouver le texte intégralLuís, Gomes, Lavagno Luciano 1959- et Yakovlev Alex, dir. Hardware design and petri nets. Boston : Kluwer Academic, 2000.
Trouver le texte intégralKropf, Thomas. Introduction to Formal Hardware Verification. Berlin, Heidelberg : Springer Berlin Heidelberg, 1999.
Trouver le texte intégralChapitres de livres sur le sujet "Hardware circuits"
Tehranipoor, Mark, Ujjwal Guin et Domenic Forte. « Hardware IP Watermarking ». Dans Counterfeit Integrated Circuits, 203–22. Cham : Springer International Publishing, 2015. http://dx.doi.org/10.1007/978-3-319-11824-6_10.
Texte intégralSekanina, Lukáš. « Principles and Applications of Polymorphic Circuits ». Dans Evolvable Hardware, 209–24. Berlin, Heidelberg : Springer Berlin Heidelberg, 2015. http://dx.doi.org/10.1007/978-3-662-44616-4_8.
Texte intégralTehranipoor, Mark, Nitin Pundir, Nidish Vashistha et Farimah Farahmandi. « Hardware Camouflaging in Integrated Circuits ». Dans Hardware Security Primitives, 171–84. Cham : Springer International Publishing, 2022. http://dx.doi.org/10.1007/978-3-031-19185-5_10.
Texte intégralWei, Shaojun, Leibo Liu, Jianfeng Zhu et Chenchen Deng. « Hardware Architectures and Circuits ». Dans Software Defined Chips, 77–196. Singapore : Springer Nature Singapore, 2022. http://dx.doi.org/10.1007/978-981-19-6994-2_3.
Texte intégralGalindez Olascoaga, Laura Isabel, Wannes Meert et Marian Verhelst. « Hardware-Aware Probabilistic Circuits ». Dans Hardware-Aware Probabilistic Machine Learning Models, 81–110. Cham : Springer International Publishing, 2021. http://dx.doi.org/10.1007/978-3-030-74042-9_5.
Texte intégralFroehlich, Saman, Daniel Große et Rolf Drechsler. « Approximate Hardware Generation Using Formal Techniques ». Dans Approximate Circuits, 155–74. Cham : Springer International Publishing, 2018. http://dx.doi.org/10.1007/978-3-319-99322-5_8.
Texte intégralJoyce, Jeffrey J. « Generic Specification of Digital Hardware ». Dans Designing Correct Circuits, 68–91. London : Springer London, 1991. http://dx.doi.org/10.1007/978-1-4471-3544-9_4.
Texte intégralSanchez, Eduardo. « Field programmable gate array (FPGA) circuits ». Dans Towards Evolvable Hardware, 1–18. Berlin, Heidelberg : Springer Berlin Heidelberg, 1996. http://dx.doi.org/10.1007/3-540-61093-6_1.
Texte intégralLee, Seogoo, et Andreas Gerstlauer. « Approximate High-Level Synthesis of Custom Hardware ». Dans Approximate Circuits, 205–23. Cham : Springer International Publishing, 2018. http://dx.doi.org/10.1007/978-3-319-99322-5_10.
Texte intégralHanif, Muhammad Abdullah, Muhammad Usama Javed, Rehan Hafiz, Semeen Rehman et Muhammad Shafique. « Hardware–Software Approximations for Deep Neural Networks ». Dans Approximate Circuits, 269–88. Cham : Springer International Publishing, 2018. http://dx.doi.org/10.1007/978-3-319-99322-5_13.
Texte intégralActes de conférences sur le sujet "Hardware circuits"
Miller, J. F., et P. Thomson. « Discovering novel digital circuits using evolutionary techniques ». Dans IEE Colloquium Evolvable Hardware Systems. IEE, 1998. http://dx.doi.org/10.1049/ic:19980207.
Texte intégralKnichel, David, et Amir Moradi. « Low-Latency Hardware Private Circuits ». Dans CCS '22 : 2022 ACM SIGSAC Conference on Computer and Communications Security. New York, NY, USA : ACM, 2022. http://dx.doi.org/10.1145/3548606.3559362.
Texte intégralVenturelli, Davide, Minh Do, Eleanor Rieffel et Jeremy Frank. « Temporal Planning for Compilation of Quantum Approximate Optimization Circuits ». Dans Twenty-Sixth International Joint Conference on Artificial Intelligence. California : International Joint Conferences on Artificial Intelligence Organization, 2017. http://dx.doi.org/10.24963/ijcai.2017/620.
Texte intégralCatelan, Daniela, Ricardo Santos et Liana Duenha. « Accuracy and Physical Characterization of Approximate Arithmetic Circuits ». Dans XXI Simpósio em Sistemas Computacionais de Alto Desempenho. Sociedade Brasileira de Computação, 2020. http://dx.doi.org/10.5753/wscad.2020.14065.
Texte intégralRose, G. S., J. Rajendran, N. McDonald, R. Karri, M. Potkonjak et B. Wysocki. « Hardware security strategies exploiting nanoelectronic circuits ». Dans 2013 18th Asia and South Pacific Design Automation Conference (ASP-DAC 2013). IEEE, 2013. http://dx.doi.org/10.1109/aspdac.2013.6509623.
Texte intégral« Verification of hardware systems and circuits ». Dans IECON 2013 - 39th Annual Conference of the IEEE Industrial Electronics Society. IEEE, 2013. http://dx.doi.org/10.1109/iecon.2013.6700422.
Texte intégralLiu, Siting, et Jie Han. « Hardware ODE Solvers using Stochastic Circuits ». Dans DAC '17 : The 54th Annual Design Automation Conference 2017. New York, NY, USA : ACM, 2017. http://dx.doi.org/10.1145/3061639.3062258.
Texte intégralYamakawa. « Fuzzy logic hardware systems ». Dans 1993 Symposium on VLSI Circuits. IEEE, 1989. http://dx.doi.org/10.1109/vlsic.1989.1037460.
Texte intégralShanthi, A. P., P. Muruganandam et R. Parthasarathi. « Enhancing the development based evolution of digital circuits ». Dans 2004 NASA/DoD Conference on Evolvable Hardware. IEEE, 2004. http://dx.doi.org/10.1109/eh.2004.1310815.
Texte intégralDally, William J., C. Thomas Gray, John Poulton, Brucek Khailany, John Wilson et Larry Dennison. « Hardware-Enabled Artificial Intelligence ». Dans 2018 IEEE Symposium on VLSI Circuits. IEEE, 2018. http://dx.doi.org/10.1109/vlsic.2018.8502368.
Texte intégralRapports d'organisations sur le sujet "Hardware circuits"
Di, Jia. Towards Trustable Embedded Systems : Hardware Threat Modeling for Integrated Circuits. Fort Belvoir, VA : Defense Technical Information Center, octobre 2008. http://dx.doi.org/10.21236/ada501149.
Texte intégralChung, Moon Jung. Parallel Very High Speed Integrated Circuits (VHSIC) Hardware Description Language (VHDL) Simulation for Performance Modeling. Fort Belvoir, VA : Defense Technical Information Center, mars 1999. http://dx.doi.org/10.21236/ada372678.
Texte intégralMills, Michael T. A Key Element Toward Concurrent Engineering of Hardware and Software : Binding Very High Speed Integrated Circuits (VHSIC) Hardware Description Language (VHDL) with Ada 95. Fort Belvoir, VA : Defense Technical Information Center, octobre 1994. http://dx.doi.org/10.21236/ada294469.
Texte intégralMills, Michael T. Proposed Object Oriented Programming (OOP) Enhancements to the Very High Speed Integrated Circuits (VHSIC) Hardware Description Language (VHDL). Fort Belvoir, VA : Defense Technical Information Center, août 1993. http://dx.doi.org/10.21236/ada274004.
Texte intégralWachen, John, et Steven McGee. Qubit by Qubit’s Four-Week Quantum Computing Summer School Evaluation Report for 2021. The Learning Partnership, septembre 2021. http://dx.doi.org/10.51420/report.2021.4.
Texte intégral