Articles de revues sur le sujet « Gate array circuits »
Créez une référence correcte selon les styles APA, MLA, Chicago, Harvard et plusieurs autres
Consultez les 50 meilleurs articles de revues pour votre recherche sur le sujet « Gate array circuits ».
À côté de chaque source dans la liste de références il y a un bouton « Ajouter à la bibliographie ». Cliquez sur ce bouton, et nous générerons automatiquement la référence bibliographique pour la source choisie selon votre style de citation préféré : APA, MLA, Harvard, Vancouver, Chicago, etc.
Vous pouvez aussi télécharger le texte intégral de la publication scolaire au format pdf et consulter son résumé en ligne lorsque ces informations sont inclues dans les métadonnées.
Parcourez les articles de revues sur diverses disciplines et organisez correctement votre bibliographie.
Abraitis, Vidas, et Žydrūnas Tamoševičius. « Transition Test Patterns Generation for BIST Implemented in ASIC and FPGA ». Solid State Phenomena 144 (septembre 2008) : 214–19. http://dx.doi.org/10.4028/www.scientific.net/ssp.144.214.
Texte intégralMowafy, Aya Nabeel. « Asynchronous Circuits Design Using a Field Programmable Gate Array ». International Journal for Research in Applied Science and Engineering Technology 6, no 4 (30 avril 2018) : 2423–32. http://dx.doi.org/10.22214/ijraset.2018.4412.
Texte intégralMohammadi, Hossein, et Keivan Navi. « Energy-Efficient Single-Layer QCA Logical Circuits Based on a Novel XOR Gate ». Journal of Circuits, Systems and Computers 27, no 14 (23 août 2018) : 1850216. http://dx.doi.org/10.1142/s021812661850216x.
Texte intégralSato, Ryoichi, Yuta Kodera, Md Arshad Ali, Takuya Kusaka, Yasuyuki Nogami et Robert H. Morelos-Zaragoza. « Consideration for Affects of an XOR in a Random Number Generator Using Ring Oscillators ». Entropy 23, no 9 (5 septembre 2021) : 1168. http://dx.doi.org/10.3390/e23091168.
Texte intégralKuboki, S., I. Masuda, T. Hayashi et S. Torii. « A 4K CMOS gate array with automatically generated test circuits ». IEEE Journal of Solid-State Circuits 20, no 5 (octobre 1985) : 1018–24. http://dx.doi.org/10.1109/jssc.1985.1052430.
Texte intégralAKELLA, KAPILAN MAHESWARAN VENKATESH. « PGA-STC : programmable gate array for implementing self-timed circuits ». International Journal of Electronics 84, no 3 (mars 1998) : 255–67. http://dx.doi.org/10.1080/002072198134823.
Texte intégralMurtaza, Ali Faisal, et Hadeed Ahmed Sher. « A Reconfiguration Circuit to Boost the Output Power of a Partially Shaded PV String ». Energies 16, no 2 (4 janvier 2023) : 622. http://dx.doi.org/10.3390/en16020622.
Texte intégralJaafar, Anuar, Norhayati Soin, Sharifah F. Wan Muhamad Hatta, Sani Irwan Salim et Zahriladha Zakaria. « Multipoint Detection Technique with the Best Clock Signal Closed-Loop Feedback to Prolong FPGA Performance ». Applied Sciences 11, no 14 (12 juillet 2021) : 6417. http://dx.doi.org/10.3390/app11146417.
Texte intégralCherepacha, Don, et David Lewis. « DP-FPGA : An FPGA Architecture Optimized for Datapaths ». VLSI Design 4, no 4 (1 janvier 1996) : 329–43. http://dx.doi.org/10.1155/1996/95942.
Texte intégralReaungepattanawiwat, Chalermpol, et Yutthana Kanthaphayao. « Voltage Multiplier Circuits with Coupled-Inductor Applied to a High Step-Up DC-DC Converter ». Applied Mechanics and Materials 781 (août 2015) : 418–21. http://dx.doi.org/10.4028/www.scientific.net/amm.781.418.
Texte intégralHarrison, R. R., J. A. Bragg, P. Hasler, B. A. Minch et S. P. Deweerth. « A CMOS programmable analog memory-cell array using floating-gate circuits ». IEEE Transactions on Circuits and Systems II : Analog and Digital Signal Processing 48, no 1 (2001) : 4–11. http://dx.doi.org/10.1109/82.913181.
Texte intégralTANAKA, YU. « EXACT NON-IDENTITY CHECK IS NQP-COMPLETE ». International Journal of Quantum Information 08, no 05 (août 2010) : 807–19. http://dx.doi.org/10.1142/s0219749910006599.
Texte intégralChin, Scott Y. L., Clarence S. P. Lee et Steven J. E. Wilton. « On the Power Dissipation of Embedded Memory Blocks Used to Implement Logic in Field-Programmable Gate Arrays ». International Journal of Reconfigurable Computing 2008 (2008) : 1–13. http://dx.doi.org/10.1155/2008/751863.
Texte intégralLin, Y., Fei Li et Lei He. « Circuits and architectures for field programmable gate array with configurable supply voltage ». IEEE Transactions on Very Large Scale Integration (VLSI) Systems 13, no 9 (septembre 2005) : 1035–47. http://dx.doi.org/10.1109/tvlsi.2005.857180.
Texte intégralLiu, Lijun, Jie Han, Lin Xu, Jianshuo Zhou, Chenyi Zhao, Sujuan Ding, Huiwen Shi et al. « Aligned, high-density semiconducting carbon nanotube arrays for high-performance electronics ». Science 368, no 6493 (21 mai 2020) : 850–56. http://dx.doi.org/10.1126/science.aba5980.
Texte intégralSotohebo, Takashi, Minoru Watanabe et Funtinori Kobayashi. « An FPGA Implementation of Finite Physical Quantity Neural Network ». Journal of Robotics and Mechatronics 15, no 2 (20 avril 2003) : 136–42. http://dx.doi.org/10.20965/jrm.2003.p0136.
Texte intégralTrost, Andrej, Andrej Zemva et Matjaz Verderber. « Prototyping Hardware and Software Environment for Teaching Digital Circuit Design ». International Journal of Electrical Engineering & ; Education 38, no 4 (octobre 2001) : 368–78. http://dx.doi.org/10.7227/ijeee.38.4.9.
Texte intégralCabrita, Daniel Mealha, et Carlos Raimundo Erig Lima. « A Fast Simulator in FPGA for LUT-Based Combinational Logic Circuits of Arbitrary Topology for Evolutionary Algorithms ». Journal of Circuits, Systems and Computers 25, no 02 (23 décembre 2015) : 1650009. http://dx.doi.org/10.1142/s0218126616500092.
Texte intégralZheng, Fang Yan, Zi Ran Chen et Zhi Cheng Yu. « Signal Processing Circuit Design Based on SOPC Technology for the Electric Field Type Time Grating Sensors ». Applied Mechanics and Materials 635-637 (septembre 2014) : 755–59. http://dx.doi.org/10.4028/www.scientific.net/amm.635-637.755.
Texte intégralTakahashi, T., M. Uchida, T. Takahashi, R. Yoshino, M. Yamamoto et N. Kitamura. « A CMOS gate array with 600 Mb/s simultaneous bidirectional I/O circuits ». IEEE Journal of Solid-State Circuits 30, no 12 (1995) : 1544–46. http://dx.doi.org/10.1109/4.482204.
Texte intégralFehr, E. Scott, Stephen A. Szygenda et Granville E. Ott. « An Integrated Hardware Array for Very High Speed Logic Simulation ». VLSI Design 4, no 2 (1 janvier 1996) : 107–18. http://dx.doi.org/10.1155/1996/13931.
Texte intégralRayudu, Kurada Verra Bhoga Vasantha, Dhananjay Ramachandra Jahagirdar et Patri Srihari Rao. « Design and testing of systolic array multiplier using fault injecting schemes ». Computer Science and Information Technologies 3, no 1 (1 mars 2022) : 1–9. http://dx.doi.org/10.11591/csit.v3i1.p1-9.
Texte intégralTung, Dam Minh, Nguyen Van Toan et Jeong-Gun Lee. « A One-Cycle Correction Error-Resilient Flip-Flop for Variation-Tolerant Designs on an FPGA ». Electronics 9, no 4 (10 avril 2020) : 633. http://dx.doi.org/10.3390/electronics9040633.
Texte intégralPfänder, O. A., R. Nopper, H. J. Pfleiderer, S. Zhou et A. Bermak. « Comparison of reconfigurable structures for flexible word-length multiplication ». Advances in Radio Science 6 (26 mai 2008) : 113–18. http://dx.doi.org/10.5194/ars-6-113-2008.
Texte intégralOkuno, Hirotsugu, et Tetsuya Yagi. « Bio-Inspired Real-Time Robot Vision for Collision Avoidance ». Journal of Robotics and Mechatronics 20, no 1 (20 février 2008) : 68–74. http://dx.doi.org/10.20965/jrm.2008.p0068.
Texte intégralHidalgo-López, José A., Óscar Oballe-Peinado, Julián Castellanos-Ramos et José A. Sánchez-Durán. « Two-Capacitor Direct Interface Circuit for Resistive Sensor Measurements ». Sensors 21, no 4 (22 février 2021) : 1524. http://dx.doi.org/10.3390/s21041524.
Texte intégralYoshikawa, Masaya, Yusuke Mori et Takeshi Kumaki. « Implementation Aware Hardware Trojan Trigger ». Advanced Materials Research 933 (mai 2014) : 482–86. http://dx.doi.org/10.4028/www.scientific.net/amr.933.482.
Texte intégralLiu, Yixuan, Qiao Hu, Qiqiao Wu, Xuanzhi Liu, Yulin Zhao, Donglin Zhang, Zhongze Han et al. « Probabilistic Circuit Implementation Based on P-Bits Using the Intrinsic Random Property of RRAM and P-Bit Multiplexing Strategy ». Micromachines 13, no 6 (10 juin 2022) : 924. http://dx.doi.org/10.3390/mi13060924.
Texte intégralSun, Jun-Wei, Xing-Tong Zhao et Yan-Feng Wang. « Multi-Input Look-Up-Table Design Based on Nanometer Memristor ». Journal of Nanoelectronics and Optoelectronics 15, no 1 (1 janvier 2020) : 113–21. http://dx.doi.org/10.1166/jno.2020.2721.
Texte intégralCheng, Shi, JinBao Zhang, Zhan Gao et Jiehua Wang. « Circuit Implementation of Respiratory Information Extracted from Electrocardiograms ». Journal of Database Management 33, no 2 (1 avril 2022) : 1–12. http://dx.doi.org/10.4018/jdm.314211.
Texte intégralPoghossian, Arshak, Rene Welden, Vahe V. Buniatyan et Michael J. Schöning. « An Array of On-Chip Integrated, Individually Addressable Capacitive Field-Effect Sensors with Control Gate : Design and Modelling ». Sensors 21, no 18 (14 septembre 2021) : 6161. http://dx.doi.org/10.3390/s21186161.
Texte intégralMayacela, Margarita, Leonardo Rentería, Luis Contreras et Santiago Medina. « Comparative Analysis of Reconfigurable Platforms for Memristor Emulation ». Materials 15, no 13 (25 juin 2022) : 4487. http://dx.doi.org/10.3390/ma15134487.
Texte intégralYe, A., et J. Rose. « Using bus-based connections to improve field-programmable gate-array density for implementing datapath circuits ». IEEE Transactions on Very Large Scale Integration (VLSI) Systems 14, no 5 (mai 2006) : 462–73. http://dx.doi.org/10.1109/tvlsi.2006.876095.
Texte intégralŻbik, Mateusz, et Piotr Wieczorek. « Charge-Line Dual-FET High-Repetition-Rate Pulsed Laser Driver ». Applied Sciences 9, no 7 (27 mars 2019) : 1289. http://dx.doi.org/10.3390/app9071289.
Texte intégralRamezani, Hadise, Majid Mohammadi et Amir Sabbagh Molahosseini. « An efficient look up table based approximate adder for field programmable gate array ». Indonesian Journal of Electrical Engineering and Computer Science 25, no 1 (1 janvier 2022) : 144. http://dx.doi.org/10.11591/ijeecs.v25.i1.pp144-151.
Texte intégralXu, Baohe, Li Lu et Dawei Gong. « Research on Real-time Simulation of Power Electronic Circuits Based on Simscape ». Journal of Physics : Conference Series 2196, no 1 (1 février 2022) : 012025. http://dx.doi.org/10.1088/1742-6596/2196/1/012025.
Texte intégralKondo, Jun, Murali Lingalugari, Pik-Yiu Chan, Evan Heller et Faquir Jain. « Modeling and Fabrication of Quantum Dot Channel Field Effect Transistors Incorporating Quantum Dot Gate ». MRS Proceedings 1551 (2013) : 149–54. http://dx.doi.org/10.1557/opl.2013.899.
Texte intégralAbbas, Abdulkareem Dawah. « Review of high-speed phase accumulator for direct digital frequency synthesizer ». International Journal of Electrical and Computer Engineering (IJECE) 10, no 4 (1 août 2020) : 4008. http://dx.doi.org/10.11591/ijece.v10i4.pp4008-4014.
Texte intégralPoudel, Bikash, Arslan Munir, Joonho Kong et Muazzam A. Khan. « Design and Validation of Low-Power Secure and Dependable Elliptic Curve Cryptosystem ». Journal of Low Power Electronics and Applications 11, no 4 (12 novembre 2021) : 43. http://dx.doi.org/10.3390/jlpea11040043.
Texte intégralsriraman, Harini, et Pattabiraman Venkatasubbu. « SeRA : Self-Repairing Architecture for Dark Silicon Era ». Journal of Circuits, Systems and Computers 29, no 04 (13 juin 2019) : 2050053. http://dx.doi.org/10.1142/s021812662050053x.
Texte intégralWard, Tyler, Neil Grabham, Chris Freeman, Yang Wei, Ann-Marie Hughes, Conor Power, John Tudor et Kai Yang. « Multichannel Biphasic Muscle Stimulation System for Post Stroke Rehabilitation ». Electronics 9, no 7 (17 juillet 2020) : 1156. http://dx.doi.org/10.3390/electronics9071156.
Texte intégralM, Saravanan, Nandakumar R et Veerabalaji G. « Effectual SVPWM Techniques and Implementation of FPGA Based Induction Motor Drive ». International Journal of Reconfigurable and Embedded Systems (IJRES) 1, no 1 (1 mars 2012) : 11. http://dx.doi.org/10.11591/ijres.v1.i1.pp11-18.
Texte intégralLee, Bong Wan, Min Seong Seo, Ho Guen Oh et Chan Yik Park. « High-Speed Wavelength Interrogator of Fiber Bragg Gratings for Capturing Impulsive Strain Waveforms ». Advanced Materials Research 123-125 (août 2010) : 867–70. http://dx.doi.org/10.4028/www.scientific.net/amr.123-125.867.
Texte intégralZhang, Kai, Jihao Gao, YunFei Wang et MingLiang Liang. « Hardware Realization of Kinematic Mechanism and Control System of Multifunctional Industrial Robot ». Security and Communication Networks 2022 (10 septembre 2022) : 1–5. http://dx.doi.org/10.1155/2022/1940708.
Texte intégralFang, R. C. Y., K. Y. Su et J. J. Hsu. « A two-dimensional analysis of sheet and contact resistance effects in basic cells of gate-array circuits ». IEEE Journal of Solid-State Circuits 20, no 2 (avril 1985) : 481–88. http://dx.doi.org/10.1109/jssc.1985.1052333.
Texte intégralVu, T. T., R. D. Nelson, G. M. Lee, P. C. T. Roberts, K. W. Lee, S. K. Swanson, A. Peczalski et al. « Low-power 2K-cell SDFL gate array and DCFL circuits using GaAs self-aligned E/D MESFETs ». IEEE Journal of Solid-State Circuits 23, no 1 (février 1988) : 224–38. http://dx.doi.org/10.1109/4.283.
Texte intégralLi, Xin, Qiufan Cheng, Shiliang Guo et Zhiquan Li. « Research of Gate-Tunable Phase Modulation Metasurfaces Based on Epsilon-Near-Zero Property of Indium-Tin-Oxide ». Photonics 9, no 5 (9 mai 2022) : 323. http://dx.doi.org/10.3390/photonics9050323.
Texte intégralOukaira, Aziz, Ahmad Hassan, Mohamed Ali, Yvon Savaria et Ahmed Lakhssassi. « Towards Real-Time Monitoring of Thermal Peaks in Systems-on-Chip (SoC) ». Sensors 22, no 15 (7 août 2022) : 5904. http://dx.doi.org/10.3390/s22155904.
Texte intégralZhang, Bingda, Xianglong Jin, Sijia Tu, Zhao Jin et Jie Zhang. « A New FPGA-Based Real-Time Digital Solver for Power System Simulation ». Energies 12, no 24 (8 décembre 2019) : 4666. http://dx.doi.org/10.3390/en12244666.
Texte intégralOhkawa, Takeshi, Daichi Uetake, Takashi Yokota et Kanemitsu Ootsu. « Component-Based FPGA Circuit Design and Verification for Robotic Systems Using JavaRock and ORB Engine - A Case Study ». Applied Mechanics and Materials 433-435 (octobre 2013) : 1849–52. http://dx.doi.org/10.4028/www.scientific.net/amm.433-435.1849.
Texte intégral