Articles de revues sur le sujet « Cache codée »
Créez une référence correcte selon les styles APA, MLA, Chicago, Harvard et plusieurs autres
Consultez les 50 meilleurs articles de revues pour votre recherche sur le sujet « Cache codée ».
À côté de chaque source dans la liste de références il y a un bouton « Ajouter à la bibliographie ». Cliquez sur ce bouton, et nous générerons automatiquement la référence bibliographique pour la source choisie selon votre style de citation préféré : APA, MLA, Harvard, Vancouver, Chicago, etc.
Vous pouvez aussi télécharger le texte intégral de la publication scolaire au format pdf et consulter son résumé en ligne lorsque ces informations sont inclues dans les métadonnées.
Parcourez les articles de revues sur diverses disciplines et organisez correctement votre bibliographie.
Ding, Wei, Yuanrui Zhang, Mahmut Kandemir et Seung Woo Son. « Compiler-Directed File Layout Optimization for Hierarchical Storage Systems ». Scientific Programming 21, no 3-4 (2013) : 65–78. http://dx.doi.org/10.1155/2013/167581.
Texte intégralCalciu, Irina, M. Talha Imran, Ivan Puddu, Sanidhya Kashyap, Hasan Al Maruf, Onur Mutlu et Aasheesh Kolli. « Using Local Cache Coherence for Disaggregated Memory Systems ». ACM SIGOPS Operating Systems Review 57, no 1 (26 juin 2023) : 21–28. http://dx.doi.org/10.1145/3606557.3606561.
Texte intégralCharrier, Dominic E., Benjamin Hazelwood, Ekaterina Tutlyaeva, Michael Bader, Michael Dumbser, Andrey Kudryavtsev, Alexander Moskovsky et Tobias Weinzierl. « Studies on the energy and deep memory behaviour of a cache-oblivious, task-based hyperbolic PDE solver ». International Journal of High Performance Computing Applications 33, no 5 (15 avril 2019) : 973–86. http://dx.doi.org/10.1177/1094342019842645.
Texte intégralMittal, Shaily, et Nitin. « Memory Map : A Multiprocessor Cache Simulator ». Journal of Electrical and Computer Engineering 2012 (2012) : 1–12. http://dx.doi.org/10.1155/2012/365091.
Texte intégralMoon, S. M. « Increasing cache bandwidth using multiport caches for exploiting ILP in non-numerical code ». IEE Proceedings - Computers and Digital Techniques 144, no 5 (1997) : 295. http://dx.doi.org/10.1049/ip-cdt:19971283.
Texte intégralMa, Ruhui, Haibing Guan, Erzhou Zhu, Yongqiang Gao et Alei Liang. « Code cache management based on working set in dynamic binary translator ». Computer Science and Information Systems 8, no 3 (2011) : 653–71. http://dx.doi.org/10.2298/csis100327022m.
Texte intégralDas, Abhishek, et Nur A. Touba. « A Single Error Correcting Code with One-Step Group Partitioned Decoding Based on Shared Majority-Vote ». Electronics 9, no 5 (26 avril 2020) : 709. http://dx.doi.org/10.3390/electronics9050709.
Texte intégralSimecek, Ivan, et Pavel Tvrdík. « A new code transformation technique for nested loops ». Computer Science and Information Systems 11, no 4 (2014) : 1381–416. http://dx.doi.org/10.2298/csis131126075s.
Texte intégralLuo, Ya Li. « Research of Adaptive Control Algorithm Based on the Cached Playing of Streaming Media ». Applied Mechanics and Materials 539 (juillet 2014) : 502–6. http://dx.doi.org/10.4028/www.scientific.net/amm.539.502.
Texte intégralHeirman, Wim, Stijn Eyerman, Kristof Du Bois et Ibrahim Hur. « Automatic Sublining for Efficient Sparse Memory Accesses ». ACM Transactions on Architecture and Code Optimization 18, no 3 (juin 2021) : 1–23. http://dx.doi.org/10.1145/3452141.
Texte intégralПуйденко, Вадим Олексійович, et Вячеслав Сергійович Харченко. « МІНІМІЗАЦІЯ ЛОГІЧНОЇ СХЕМИ ДЛЯ РЕАЛІЗАЦІЇ PSEUDO LRU ШЛЯХОМ МІЖТИПОВОГО ПЕРЕХОДУ У ТРИГЕРНИХ СТРУКТУРАХ ». RADIOELECTRONIC AND COMPUTER SYSTEMS, no 2 (26 avril 2020) : 33–47. http://dx.doi.org/10.32620/reks.2020.2.03.
Texte intégralSasongko, Muhammad Aditya, Milind Chabbi, Mandana Bagheri Marzijarani et Didem Unat. « ReuseTracker : Fast Yet Accurate Multicore Reuse Distance Analyzer ». ACM Transactions on Architecture and Code Optimization 19, no 1 (31 mars 2022) : 1–25. http://dx.doi.org/10.1145/3484199.
Texte intégralZhang, Kang, Fan Fu Zhou et Alei Liang. « DCC : A Replacement Strategy for DBT System Based on Working Sets ». Applied Mechanics and Materials 251 (décembre 2012) : 114–18. http://dx.doi.org/10.4028/www.scientific.net/amm.251.114.
Texte intégralDuangthong, Chatuporn, Pornchai Supnithi et Watid Phakphisut. « Two-Dimensional Error Correction Code for Spin-Transfer Torque Magnetic Random-Access Memory (STT-MRAM) Caches ». ECTI Transactions on Computer and Information Technology (ECTI-CIT) 16, no 3 (18 juin 2022) : 237–46. http://dx.doi.org/10.37936/ecti-cit.2022163.246903.
Texte intégralGordon-Ross, Ann, Frank Vahid et Nikil Dutt. « Combining code reordering and cache configuration ». ACM Transactions on Embedded Computing Systems 11, no 4 (décembre 2012) : 1–20. http://dx.doi.org/10.1145/2362336.2399177.
Texte intégralZhao, Yiqiang, Boning Shi, Qizhi Zhang, Yidong Yuan et Jiaji He. « Research on Cache Coherence Protocol Verification Method Based on Model Checking ». Electronics 12, no 16 (11 août 2023) : 3420. http://dx.doi.org/10.3390/electronics12163420.
Texte intégralDing, Chen, Dong Chen, Fangzhou Liu, Benjamin Reber et Wesley Smith. « CARL : Compiler Assigned Reference Leasing ». ACM Transactions on Architecture and Code Optimization 19, no 1 (31 mars 2022) : 1–28. http://dx.doi.org/10.1145/3498730.
Texte intégralVishnekov, A. V., et E. M. Ivanova. « DYNAMIC CONTROL METHODS OF CACHE LINES REPLACEMENT POLICY ». Vestnik komp'iuternykh i informatsionnykh tekhnologii, no 191 (mai 2020) : 49–56. http://dx.doi.org/10.14489/vkit.2020.05.pp.049-056.
Texte intégralVishnekov, A. V., et E. M. Ivanova. « DYNAMIC CONTROL METHODS OF CACHE LINES REPLACEMENT POLICY ». Vestnik komp'iuternykh i informatsionnykh tekhnologii, no 191 (mai 2020) : 49–56. http://dx.doi.org/10.14489/vkit.2020.05.pp.049-056.
Texte intégralMa, Cong, Dinghao Wu, Gang Tan, Mahmut Taylan Kandemir et Danfeng Zhang. « Quantifying and Mitigating Cache Side Channel Leakage with Differential Set ». Proceedings of the ACM on Programming Languages 7, OOPSLA2 (16 octobre 2023) : 1470–98. http://dx.doi.org/10.1145/3622850.
Texte intégralSahuquillo, Julio, Noel Tomas, Salvador Petit et Ana Pont. « Spim-Cache : A Pedagogical Tool for Teaching Cache Memories Through Code-Based Exercises ». IEEE Transactions on Education 50, no 3 (août 2007) : 244–50. http://dx.doi.org/10.1109/te.2007.900021.
Texte intégralLiu, Cong, Xinyu Xu, Zhenjiao Chen et Binghao Wang. « A Universal-Verification-Methodology-Based Testbench for the Coverage-Driven Functional Verification of an Instruction Cache Controller ». Electronics 12, no 18 (9 septembre 2023) : 3821. http://dx.doi.org/10.3390/electronics12183821.
Texte intégralMakhkamova, Ozoda, et Doohyun Kim. « A Conversation History-Based Q&A Cache Mechanism for Multi-Layered Chatbot Services ». Applied Sciences 11, no 21 (25 octobre 2021) : 9981. http://dx.doi.org/10.3390/app11219981.
Texte intégralLin, Bo, Shangwen Wang, Ming Wen et Xiaoguang Mao. « Context-Aware Code Change Embedding for Better Patch Correctness Assessment ». ACM Transactions on Software Engineering and Methodology 31, no 3 (31 juillet 2022) : 1–29. http://dx.doi.org/10.1145/3505247.
Texte intégralAnsari, Ali, Pejman Lotfi-Kamran et Hamid Sarbazi-Azad. « Code Layout Optimization for Near-Ideal Instruction Cache ». IEEE Computer Architecture Letters 18, no 2 (1 juillet 2019) : 124–27. http://dx.doi.org/10.1109/lca.2019.2924429.
Texte intégralTomiyama, Hiroyuki, et Hiroto Yasuura. « Code placement techniques for cache miss rate reduction ». ACM Transactions on Design Automation of Electronic Systems 2, no 4 (octobre 1997) : 410–29. http://dx.doi.org/10.1145/268424.268469.
Texte intégralRyoo, Jihyun, Mahmut Taylan Kandemir et Mustafa Karakoy. « Memory Space Recycling ». Proceedings of the ACM on Measurement and Analysis of Computing Systems 6, no 1 (24 février 2022) : 1–24. http://dx.doi.org/10.1145/3508034.
Texte intégralBłaszyński, Piotr, et Włodzimierz Bielecki. « High-Performance Computation of the Number of Nested RNA Structures with 3D Parallel Tiled Code ». Eng 4, no 1 (3 février 2023) : 507–25. http://dx.doi.org/10.3390/eng4010030.
Texte intégralBielecki, Włodzimierz, Piotr Błaszyński et Marek Pałkowski. « 3D Tiled Code Generation for Nussinov’s Algorithm ». Applied Sciences 12, no 12 (9 juin 2022) : 5898. http://dx.doi.org/10.3390/app12125898.
Texte intégralMurugan, Dr. « Hybrid LRU Algorithm for Enterprise Data Hub using Serverless Architecture ». Turkish Journal of Computer and Mathematics Education (TURCOMAT) 12, no 4 (11 avril 2021) : 441–49. http://dx.doi.org/10.17762/turcomat.v12i4.525.
Texte intégralSteenkiste, P. « The impact of code density on instruction cache performance ». ACM SIGARCH Computer Architecture News 17, no 3 (juin 1989) : 252–59. http://dx.doi.org/10.1145/74926.74954.
Texte intégralMarathe, Jaydeep, et Frank Mueller. « Source-Code-Correlated Cache Coherence Characterization of OpenMP Benchmarks ». IEEE Transactions on Parallel and Distributed Systems 18, no 6 (juin 2007) : 818–34. http://dx.doi.org/10.1109/tpds.2007.1058.
Texte intégralNaik Dessai, Sanket Suresh, et Varuna Eswer. « Embedded Software Testing to Determine BCM5354 Processor Performance ». International Journal of Software Engineering and Technologies (IJSET) 1, no 3 (1 décembre 2016) : 121. http://dx.doi.org/10.11591/ijset.v1i3.4577.
Texte intégralOktrifianto, Rahmat, Dani Adhipta et Warsun Najib. « Page Load Time Speed Increase on Disease Outbreak Investigation Information System Website ». IJITEE (International Journal of Information Technology and Electrical Engineering) 2, no 4 (10 septembre 2019) : 114. http://dx.doi.org/10.22146/ijitee.46599.
Texte intégralWang, Xiang, Zongmin Zhao, Dongdong Xu, Zhun Zhang, Qiang Hao, Mengchen Liu et Yu Si. « Two-Stage Checkpoint Based Security Monitoring and Fault Recovery Architecture for Embedded Processor ». Electronics 9, no 7 (18 juillet 2020) : 1165. http://dx.doi.org/10.3390/electronics9071165.
Texte intégralEswer, Varuna, et Sanket Suresh Naik Dessai. « Embedded Software Engineering Approach to Implement BCM5354 Processor Performance ». International Journal of Software Engineering and Technologies (IJSET) 1, no 1 (1 avril 2016) : 41. http://dx.doi.org/10.11591/ijset.v1i1.4568.
Texte intégralWang, Weike, Xiang Wang, Pei Du, Yuntong Tian, Xiaobing Zhang, Qiang Hao, Zhun Zhang et Bin Xu. « Embedded System Confidentiality Protection by Cryptographic Engine Implemented with Composite Field Arithmetic ». MATEC Web of Conferences 210 (2018) : 02047. http://dx.doi.org/10.1051/matecconf/201821002047.
Texte intégralBenini, L., A. Macii et A. Nannarelli. « Code compression architecture for cache energy minimisation in embedded systems ». IEE Proceedings - Computers and Digital Techniques 149, no 4 (2002) : 157. http://dx.doi.org/10.1049/ip-cdt:20020467.
Texte intégralChen, W. Y., P. P. Chang, T. M. Conte et W. W. Hwu. « The effect of code expanding optimizations on instruction cache design ». IEEE Transactions on Computers 42, no 9 (1993) : 1045–57. http://dx.doi.org/10.1109/12.241594.
Texte intégralFahringer, T., et A. Požgaj. « P3T+ : A Performance Estimator for Distributed and Parallel Programs ». Scientific Programming 8, no 2 (2000) : 73–93. http://dx.doi.org/10.1155/2000/217384.
Texte intégralShin, Dong-Jin, et Jeong-Joon Kim. « Cache-Based Matrix Technology for Efficient Write and Recovery in Erasure Coding Distributed File Systems ». Symmetry 15, no 4 (6 avril 2023) : 872. http://dx.doi.org/10.3390/sym15040872.
Texte intégralSieck, Florian, Zhiyuan Zhang, Sebastian Berndt, Chitchanok Chuengsatiansup, Thomas Eisenbarth et Yuval Yarom. « TeeJam : Sub-Cache-Line Leakages Strike Back ». IACR Transactions on Cryptographic Hardware and Embedded Systems 2024, no 1 (4 décembre 2023) : 457–500. http://dx.doi.org/10.46586/tches.v2024.i1.457-500.
Texte intégralCho, Won, et Joonho Kong. « Memory and Cache Contention Denial-of-Service Attack in Mobile Edge Devices ». Applied Sciences 11, no 5 (8 mars 2021) : 2385. http://dx.doi.org/10.3390/app11052385.
Texte intégralSavage, John E., et Mohammad Zubair. « Evaluating Multicore Algorithms on the Unified Memory Model ». Scientific Programming 17, no 4 (2009) : 295–308. http://dx.doi.org/10.1155/2009/681708.
Texte intégralXu, Xiaoran, Keith Cooper, Jacob Brock, Yan Zhang et Handong Ye. « ShareJIT : JIT code cache sharing across processes and its practical implementation ». Proceedings of the ACM on Programming Languages 2, OOPSLA (24 octobre 2018) : 1–23. http://dx.doi.org/10.1145/3276494.
Texte intégralBottcher, Axel. « A visualization environment for super scalar machines ». Facta universitatis - series : Electronics and Energetics 17, no 2 (2004) : 199–208. http://dx.doi.org/10.2298/fuee0402199b.
Texte intégralWang, Bei, Stephane Ethier, William Tang, Khaled Z. Ibrahim, Kamesh Madduri, Samuel Williams et Leonid Oliker. « Modern gyrokinetic particle-in-cell simulation of fusion plasmas on top supercomputers ». International Journal of High Performance Computing Applications 33, no 1 (29 juin 2017) : 169–88. http://dx.doi.org/10.1177/1094342017712059.
Texte intégralIshitobi, Yuriko, Tohru Ishihara et Hiroto Yasuura. « Code and Data Placement for Embedded Processors with Scratchpad and Cache Memories ». Journal of Signal Processing Systems 60, no 2 (5 novembre 2008) : 211–24. http://dx.doi.org/10.1007/s11265-008-0306-3.
Texte intégralPARUCHURI, PAVAN KUMAR, Satyanarayana CH, Ananda Rao A et Radica Raju P. « Design and Implementation of Task Reprocessing on Medium-large Multi-core Architecture ». Application and Theory of Computer Technology 2, no 3 (27 avril 2017) : 25. http://dx.doi.org/10.22496/atct.v2i3.80.
Texte intégralMorse, Gregory. « Self-Spectre, Write-Execute and the Hidden State ». Tatra Mountains Mathematical Publications 73, no 1 (1 août 2019) : 131–44. http://dx.doi.org/10.2478/tmmp-2019-0010.
Texte intégral