Articles de revues sur le sujet « Buffering Architecture »
Créez une référence correcte selon les styles APA, MLA, Chicago, Harvard et plusieurs autres
Consultez les 50 meilleurs articles de revues pour votre recherche sur le sujet « Buffering Architecture ».
À côté de chaque source dans la liste de références il y a un bouton « Ajouter à la bibliographie ». Cliquez sur ce bouton, et nous générerons automatiquement la référence bibliographique pour la source choisie selon votre style de citation préféré : APA, MLA, Harvard, Vancouver, Chicago, etc.
Vous pouvez aussi télécharger le texte intégral de la publication scolaire au format pdf et consulter son résumé en ligne lorsque ces informations sont inclues dans les métadonnées.
Parcourez les articles de revues sur diverses disciplines et organisez correctement votre bibliographie.
Mulder, H., et M. J. Flynn. « Processor architecture and data buffering ». IEEE Transactions on Computers 41, no 10 (1992) : 1211–22. http://dx.doi.org/10.1109/12.166600.
Texte intégralTaleb, Tarik, Nei Kato et Yoshiaki Nemoto. « Neighbors-buffering-based video-on-demand architecture ». Signal Processing : Image Communication 18, no 7 (août 2003) : 515–26. http://dx.doi.org/10.1016/s0923-5965(03)00039-0.
Texte intégralMauceri, Daniela, Anna M. Hagenston, Kathrin Schramm, Ursula Weiss et Hilmar Bading. « Nuclear Calcium Buffering Capacity Shapes Neuronal Architecture ». Journal of Biological Chemistry 290, no 38 (31 juillet 2015) : 23039–49. http://dx.doi.org/10.1074/jbc.m115.654962.
Texte intégralGuild, K. M., et M. J. O'Mahony. « Routing and buffering architecture in all-optical switching node ». Electronics Letters 35, no 2 (1999) : 161. http://dx.doi.org/10.1049/el:19990129.
Texte intégralWang, Ru-yan, Jie Zhang, Fang Guo et Ke-ping Long. « An effective buffering architecture for optical packet switching networks ». Photonic Network Communications 16, no 3 (27 juin 2008) : 239–43. http://dx.doi.org/10.1007/s11107-008-0135-0.
Texte intégralTan, Xu, Xiao-Wei Shen, Xiao-Chun Ye, Da Wang, Dong-Rui Fan, Lunkai Zhang, Wen-Ming Li, Zhi-Min Zhang et Zhi-Min Tang. « A Non-Stop Double Buffering Mechanism for Dataflow Architecture ». Journal of Computer Science and Technology 33, no 1 (janvier 2018) : 145–57. http://dx.doi.org/10.1007/s11390-017-1747-6.
Texte intégralKim, Joongheon, et Aziz Mohaisen. « Distributed and reliable decision-making for cloud-enabled mobile service platforms ». International Journal of Distributed Sensor Networks 13, no 8 (août 2017) : 155014771772650. http://dx.doi.org/10.1177/1550147717726509.
Texte intégralLeff, A., J. L. Wolf et P. S. Yu. « Efficient LRU-based buffering in a LAN remote caching architecture ». IEEE Transactions on Parallel and Distributed Systems 7, no 2 (1996) : 191–206. http://dx.doi.org/10.1109/71.485508.
Texte intégralBrustoloni, José Carlos, et Peter Steenkiste. « Effects of buffering semantics on I/O performance ». ACM SIGOPS Operating Systems Review 30, SI (28 octobre 1996) : 277–91. http://dx.doi.org/10.1145/248155.238787.
Texte intégralManiotis, P., D. Fitsios, G. T. Kanellos et N. Pleros. « Optical Buffering for Chip Multiprocessors : A 16GHz Optical Cache Memory Architecture ». Journal of Lightwave Technology 31, no 24 (décembre 2013) : 4175–91. http://dx.doi.org/10.1109/jlt.2013.2290741.
Texte intégralDe Rossi, Giacomo, et Riccardo Muradore. « A Bilateral Teleoperation Architecture using Smith Predictor and Adaptive Network Buffering ». IFAC-PapersOnLine 50, no 1 (juillet 2017) : 11421–26. http://dx.doi.org/10.1016/j.ifacol.2017.08.1806.
Texte intégralChen, Kai-Sheng, et Wien Hong. « Multi-Level Buffering Services Based on Optical Packet Encoding of Composite Maximal-Length Sequences in a GMPLS Network ». Applied Sciences 10, no 3 (21 janvier 2020) : 730. http://dx.doi.org/10.3390/app10030730.
Texte intégralYang, Shuna, et Norvald Stol. « A novel delay line buffering architecture for asynchronous optical packet switched networks ». International Journal of Information, Communication Technology and Applications 1, no 1 (9 mars 2015) : 69–82. http://dx.doi.org/10.17972/ajicta20151112.
Texte intégralLi, Lin, Jitender S. Deogun et Stephen D. Scott. « Performance analysis of optical packet switches with a hybrid buffering architecture [Invited] ». Journal of Optical Networking 3, no 6 (2004) : 433. http://dx.doi.org/10.1364/jon.3.000433.
Texte intégralReza, Ahmed Galib, et Hyotaek Lim. « Hybrid buffering architecture for packet contention resolution of an optical packet switch ». Optik 122, no 7 (avril 2011) : 591–93. http://dx.doi.org/10.1016/j.ijleo.2010.04.017.
Texte intégralKong, B. Y. « Multi‐touch detector architecture based on efficient buffering of intensities and labels ». Electronics Letters 56, no 14 (juillet 2020) : 699–701. http://dx.doi.org/10.1049/el.2020.0884.
Texte intégralGeorge, Binto, et Jayant R. Haritsa. « Secure buffering in firm real-time database systems ». VLDB Journal The International Journal on Very Large Data Bases 8, no 3-4 (1 février 2000) : 178–98. http://dx.doi.org/10.1007/s007780050003.
Texte intégralDesnoyers, Mathieu, et Michel R. Dagenais. « Lockless multi-core high-throughput buffering scheme for kernel tracing ». ACM SIGOPS Operating Systems Review 46, no 3 (18 décembre 2012) : 65–81. http://dx.doi.org/10.1145/2421648.2421659.
Texte intégralOrtiz, Jorge, et David Andrews. « A Streaming High-Throughput Linear Sorter System with Contention Buffering ». International Journal of Reconfigurable Computing 2011 (2011) : 1–12. http://dx.doi.org/10.1155/2011/963539.
Texte intégralWang, Jia, Lin Liu, Yuchen Zhou et Shiyan Hu. « Buffering Carbon Nanotube Interconnects Considering Inductive Effects ». Journal of Circuits, Systems and Computers 25, no 08 (17 mai 2016) : 1650093. http://dx.doi.org/10.1142/s0218126616500936.
Texte intégralBYNA, SURENDRA, KIRK W. CAMERON et XIAN-HE SUN. « ISOLATING COSTS IN SHARED MEMORY COMMUNICATION BUFFERING ». Parallel Processing Letters 15, no 04 (décembre 2005) : 357–65. http://dx.doi.org/10.1142/s0129626405002271.
Texte intégralWhite, Marcus, et Stephen Glackin. « Broadband‐acre City : ‘No Traffic Problem, No Buffering’ ». Architectural Design 93, no 1 (janvier 2023) : 30–37. http://dx.doi.org/10.1002/ad.2891.
Texte intégralZhang, Tianpei, et Sachin S. Sapatnekar. « Buffering global interconnects in structured ASIC design ». Integration 41, no 2 (février 2008) : 171–82. http://dx.doi.org/10.1016/j.vlsi.2007.04.002.
Texte intégralNenninger, Philipp, Oliver Rooks et Uwe Kiencke. « IMPROVED SYSTEM ARCHITECTURE FOR SAFETY-RELEVANT SYSTEMS USING DYNAMIC DISTRIBUTION AND STATE BUFFERING ». IFAC Proceedings Volumes 38, no 1 (2005) : 176–81. http://dx.doi.org/10.3182/20050703-6-cz-1902.01917.
Texte intégralSundan, Bose, et Kannan Arputharaj. « ADAPTIVE MULTIPATH MULTIMEDIA STREAMING ARCHITECTURE FOR MOBILE NETWORKS WITH PROACTIVE BUFFERING USING MOBILE PROXIES ». Journal of Computing and Information Technology 15, no 3 (2007) : 215. http://dx.doi.org/10.2498/cit.1000884.
Texte intégralHuang, Sheng-Min, et Li-Pin Chang. « Exploiting Page Correlations for Write Buffering in Page-Mapping Multichannel SSDs ». ACM Transactions on Embedded Computing Systems 15, no 1 (20 février 2016) : 1–25. http://dx.doi.org/10.1145/2815622.
Texte intégralGeldenhuys, R., Y. Liu, M. T. Hill, G. D. Khoe, F. W. Leuschner et H. J. S. Dorren. « Architectures and Buffering for All-Optical Packet-Switched Cross-Connects ». Photonic Network Communications 11, no 1 (janvier 2006) : 65–75. http://dx.doi.org/10.1007/s11107-006-5324-0.
Texte intégralQadri, Muhammad Yasir, Nadia N. Qadri, Martin Fleury et Klaus D. McDonald-Maier. « Software-Controlled Instruction Prefetch Buffering for Low-End Processors ». Journal of Circuits, Systems and Computers 24, no 10 (25 octobre 2015) : 1550161. http://dx.doi.org/10.1142/s0218126615501613.
Texte intégralFang, J. P., Y. S. Tong et S. J. Chen. « Simultaneous routing and buffering in SOC floorplan design ». IEE Proceedings - Computers and Digital Techniques 151, no 1 (2004) : 17. http://dx.doi.org/10.1049/ip-cdt:20040072.
Texte intégralLee, J. H., C. Weems et S. D. Kim. « Selective block buffering TLB system for embedded processors ». IEE Proceedings - Computers and Digital Techniques 152, no 4 (2005) : 507. http://dx.doi.org/10.1049/ip-cdt:20045025.
Texte intégralChi Ta Wu, Ang-Chih Hsieh et Ting Ting Hwang. « Instruction buffering for nested loops in low-power design ». IEEE Transactions on Very Large Scale Integration (VLSI) Systems 14, no 7 (juillet 2006) : 780–84. http://dx.doi.org/10.1109/tvlsi.2006.878348.
Texte intégralMin, P. S., M. V. Hegde, A. Chandra et A. Maunder. « Analysis of banyan-based copy networks with internal buffering ». Journal of High Speed Networks 5, no 3 (1996) : 259–75. http://dx.doi.org/10.3233/jhs-1996-5303.
Texte intégralGou, Xiantai. « An Adaptive Jitter Buffering Algorithm for Voice over IP Networks ». Journal of Computer Research and Development 42, no 12 (2005) : 2149. http://dx.doi.org/10.1360/crad20051218.
Texte intégralHo, Dennis. « Climatic responsive atrium design in Europe ». Architectural Research Quarterly 1, no 3 (1996) : 64–75. http://dx.doi.org/10.1017/s135913550000292x.
Texte intégralBregni, Stefano, Angelo Caruso et Achille Pattavina. « Buffering-deflection tradeoffs in optical burst switching ». Photonic Network Communications 20, no 2 (4 août 2010) : 193–200. http://dx.doi.org/10.1007/s11107-010-0259-x.
Texte intégralYiannopoulos, K., S. Sygletos, M. Spyropoulou, E. Varvarigos et I. Tomkos. « Optical buffering up to 160 Gb/s employing a quantum dot semiconductor optical amplifier-based architecture ». IET Optoelectronics 5, no 1 (1 février 2011) : 50–56. http://dx.doi.org/10.1049/iet-opt.2009.0057.
Texte intégralWang, Diane R., Rongkui Han, Edward J. Wolfrum et Susan R. McCouch. « The buffering capacity of stems : genetic architecture of nonstructural carbohydrates in cultivated Asian rice,Oryza sativa ». New Phytologist 215, no 2 (30 mai 2017) : 658–71. http://dx.doi.org/10.1111/nph.14614.
Texte intégralSarper, Hasan, et Isik Aybay. « Improving VoD Performance with LAN Client Back-End Buffering ». IEEE Multimedia 14, no 1 (2007) : 48–60. http://dx.doi.org/10.1109/mmul.2007.13.
Texte intégralLee, J., F. Peper, S. Adachi et K. Morita. « Universal delay-insensitive circuits with bidirectional and buffering lines ». IEEE Transactions on Computers 53, no 8 (août 2004) : 1034–46. http://dx.doi.org/10.1109/tc.2004.51.
Texte intégralMyllymaki, Jussi, et Miron Livny. « Efficient buffering for concurrent disk and tape I/O ». Performance Evaluation 27-28 (octobre 1996) : 453–71. http://dx.doi.org/10.1016/s0166-5316(96)90040-1.
Texte intégralGarzarán, María Jesús, Milos Prvulovic, José María Llabería, Víctor Viñals, Lawrence Rauchwerger et Josep Torrellas. « Tradeoffs in buffering speculative memory state for thread-level speculation in multiprocessors ». ACM Transactions on Architecture and Code Optimization 2, no 3 (septembre 2005) : 247–79. http://dx.doi.org/10.1145/1089008.1089010.
Texte intégralYoon, Hanbin, Justin Meza, Naveen Muralimanohar, Norman P. Jouppi et Onur Mutlu. « Efficient Data Mapping and Buffering Techniques for Multilevel Cell Phase-Change Memories ». ACM Transactions on Architecture and Code Optimization 11, no 4 (9 janvier 2015) : 1–25. http://dx.doi.org/10.1145/2669365.
Texte intégralPETRELLIS, N., G. ADAM et D. VENTZAS. « MONOTONIC ERROR ELIMINATION IN SUBRANGE A/D CONVERTERS ». Journal of Circuits, Systems and Computers 22, no 01 (janvier 2013) : 1250073. http://dx.doi.org/10.1142/s0218126612500739.
Texte intégralDOROSHENKO, A. E. « ON ASYNCHRONOUS AVOIDANCE OF DEADLOCKS IN PARALLEL PROGRAMS ». Parallel Processing Letters 02, no 02n03 (septembre 1992) : 291–97. http://dx.doi.org/10.1142/s012962649200043x.
Texte intégralWodnicki, Robert, Haochen Kang, Di Li, Douglas N. Stephens, Hayong Jung, Yizhe Sun, Ruimin Chen et al. « Highly Integrated Multiplexing and Buffering Electronics for Large Aperture Ultrasonic Arrays ». BME Frontiers 2022 (30 juin 2022) : 1–22. http://dx.doi.org/10.34133/2022/9870386.
Texte intégralLoghi, M., P. Azzoni et M. Poncino. « Tag Overflow Buffering : Reducing Total Memory Energy by Reduced-Tag Matching ». IEEE Transactions on Very Large Scale Integration (VLSI) Systems 17, no 5 (mai 2009) : 728–32. http://dx.doi.org/10.1109/tvlsi.2009.2016720.
Texte intégralTOMITA, Ryuta, Katsuo INOUE et Syuta KAWAMATA. « HEAD IMPACT BUFFERING EFFECT OF DIRECT PASTED WOODEN FLOORINGS BY HUMAN FALLING IN THE HOUSE ». AIJ Journal of Technology and Design 13, no 26 (2007) : 591–96. http://dx.doi.org/10.3130/aijt.13.591.
Texte intégralDavaasambuu, Battulga. « Handover with Buffering for Distributed Mobility Management in Software Defined Mobile Networks ». Australian Journal of Telecommunications and the Digital Economy 6, no 1 (30 mars 2018) : 26–40. http://dx.doi.org/10.18080/ajtde.v6n1.137.
Texte intégralDavaasambuu, Battulga. « Handover with Buffering for Distributed Mobility Management in Software Defined Mobile Networks ». Journal of Telecommunications and the Digital Economy 6, no 1 (30 mars 2018) : 26–40. http://dx.doi.org/10.18080/jtde.v6n1.137.
Texte intégralMa, X., J. Lee et M. Winslett. « High-level buffering for hiding periodic output cost in scientific simulations ». IEEE Transactions on Parallel and Distributed Systems 17, no 3 (mars 2006) : 193–204. http://dx.doi.org/10.1109/tpds.2006.36.
Texte intégral