Littérature scientifique sur le sujet « 32 NM TECHNOLOGY NODE »
Créez une référence correcte selon les styles APA, MLA, Chicago, Harvard et plusieurs autres
Consultez les listes thématiques d’articles de revues, de livres, de thèses, de rapports de conférences et d’autres sources académiques sur le sujet « 32 NM TECHNOLOGY NODE ».
À côté de chaque source dans la liste de références il y a un bouton « Ajouter à la bibliographie ». Cliquez sur ce bouton, et nous générerons automatiquement la référence bibliographique pour la source choisie selon votre style de citation préféré : APA, MLA, Harvard, Vancouver, Chicago, etc.
Vous pouvez aussi télécharger le texte intégral de la publication scolaire au format pdf et consulter son résumé en ligne lorsque ces informations sont inclues dans les métadonnées.
Articles de revues sur le sujet "32 NM TECHNOLOGY NODE"
Allgair, John, Benjamin Bunday, Aaron Cordes, Pete Lipscomb, Milt Godwin, Victor Vartanian, Michael Bishop, Doron Arazi et Kye-Weon Kim. « Metrology Requirements for the 32 nm Technology Node and Beyond ». ECS Transactions 18, no 1 (18 décembre 2019) : 151–60. http://dx.doi.org/10.1149/1.3096443.
Texte intégralHuang, Zhengfeng, Di Cao, Jianguo Cui, Yingchun Lu, Yiming Ouyang, Haochen Qi, Qi Xu, Huaguo Liang et Tianming Ni. « Design of Multiple Node Upset Tolerant Latch in 32 nm CMOS Technology ». Journal of Computer-Aided Design & ; Computer Graphics 33, no 3 (1 mars 2021) : 346–55. http://dx.doi.org/10.3724/sp.j.1089.2021.18385.
Texte intégralHuang, Zhengfeng, Yang Guo, Shangjie Pan, Yingchun Lu, Huaguo Liang, Haochen Qi, Yiming Ouyang, Tianming Ni et Qi Xu. « Tri-Node Upsets Self-Recovery Latch Design in 32 nm CMOS Technology ». Journal of Computer-Aided Design & ; Computer Graphics 32, no 12 (1 décembre 2020) : 2013–20. http://dx.doi.org/10.3724/sp.j.1089.2020.18160.
Texte intégralOno, Kazuo, Kenzo Kurotsuchi, Yoshihisa Fujisaki, Riichiro Takemura, Motoyasu Terao et Norikatsu Takaura. « Resistive Switching Ion-Plug Memory for 32-nm Technology Node and Beyond ». Japanese Journal of Applied Physics 48, no 4 (20 avril 2009) : 04C160. http://dx.doi.org/10.1143/jjap.48.04c160.
Texte intégralOrlowski, Marius, et Andreas Wild. « Can 3-D Devices Extend Moore's Law Beyond the 32 nm Technology Node ? » ECS Transactions 3, no 6 (21 décembre 2019) : 3–17. http://dx.doi.org/10.1149/1.2357050.
Texte intégralPark, Dae-Gyu, Mike Chudzik et Haizhou Yin. « Challenges in FEOL Logic Device Integration for 32 nm Technology Node and Beyond ». ECS Transactions 11, no 6 (19 décembre 2019) : 371–77. http://dx.doi.org/10.1149/1.2778394.
Texte intégralHussain, Inamul, et Saurabh Chaudhury. « CNFET Based Low Power Full Adder Circuit for VLSI Applications ». Nanoscience & ; Nanotechnology-Asia 10, no 3 (17 juin 2020) : 286–91. http://dx.doi.org/10.2174/2210681209666190220122553.
Texte intégralKumar, Amresh, et Aminul Islam. « Multi-gate device and summing-circuit co-design robustness studies @ 32-nm technology node ». Microsystem Technologies 23, no 9 (6 juillet 2016) : 4099–109. http://dx.doi.org/10.1007/s00542-016-3055-4.
Texte intégralAndrieu, F., O. Weber, T. Ernst, O. Faynot et S. Deleonibus. « Strain and channel engineering for fully depleted SOI MOSFETs towards the 32 nm technology node ». Microelectronic Engineering 84, no 9-10 (septembre 2007) : 2047–53. http://dx.doi.org/10.1016/j.mee.2007.04.132.
Texte intégralCollaert, N., R. Rooyackers, A. Hikavyy, A. Dixit, F. Leys, P. Verheyen, R. Loo, M. Jurczak et S. Biesemans. « Multi-gate devices for the 32 nm technology node and beyond : Challenges for Selective Epitaxial Growth ». Thin Solid Films 517, no 1 (novembre 2008) : 101–4. http://dx.doi.org/10.1016/j.tsf.2008.08.031.
Texte intégralThèses sur le sujet "32 NM TECHNOLOGY NODE"
Bansal, Anil Kumar. « CMOS scaling considerations in sub 10-nm node multiple-gate FETS ». Thesis, IIT Delhi, 2019. http://eprint.iitd.ac.in:80//handle/2074/8046.
Texte intégralDeng, Jie. « Device modeling and circuit performance evaluation for nanoscale devices : silicon technology beyond 45 nm node and carbon nanotube field effect transistors / ». May be available electronically:, 2007. http://proquest.umi.com/login?COPT=REJTPTU1MTUmSU5UPTAmVkVSPTI=&clientId=12498.
Texte intégralYADAV, PUNEET. « DESIGN AND ANALYSIS OF A LOW POWER AND HIGH PERFORMANCE 10T SRAM CELL AT 32 NM TECHNOLOGY NODE ». Thesis, 2023. http://dspace.dtu.ac.in:8080/jspui/handle/repository/19835.
Texte intégralCHANG, JIA MIN, et 張家民. « PROCESS WINDOW AND OPC RULES FOR 32 NM NODE WITH 1.3 NA IMMERSION LITHOGRAPHY SYSTEM ». Thesis, 2008. http://ndltd.ncl.edu.tw/handle/68565777250786976346.
Texte intégral南台科技大學
電子工程系
96
This thesis discusses the feasibility of 32 nm node with 1.3 NA and 193 nm light source immersion lithography system and tries to extend the lifetime of the system. We present the process window and some typical OPC rules by numerical simulation with open software SPLAT. Without any resolution enhancement technologies (RETs), the 10% variation process window is 44 nm × 4.09% and the 15% variation process window is 54 nm × 6.80%. We find that OPC rules for 32 nm node with the system is extremely tedious and suggest that the minimum spacing between two parallel lines is 74 nm. Therefore, higher NA system will be helpful to achieve real 32 nm half pitch.
Chen, Hsiu Pin, et 陳修斌. « Device-level Doping Profile Analysis for Saddle-fin Device in 30 nm DRAM Technology Node ». Thesis, 2016. http://ndltd.ncl.edu.tw/handle/u452zb.
Texte intégralShi-HaoChen et 陳仕豪. « Performance Optimization of Gate-All-Around MOSFETs by Inner Spacers at 5 nm Technology Node ». Thesis, 2018. http://ndltd.ncl.edu.tw/handle/jg54wt.
Texte intégral國立成功大學
奈米積體電路工程碩士學位學程
106
The evolution of semiconductor technology has been progressed since Moore’s Law proposed in 1964. Dimension scaling is always the challenge for each technology node to reduce producing cost. With the continuous scaling of devices, short-channel effects are more and more severe in limiting the performance enhancement. Multi-gate struc-tures, which enhance the gate control on short-channel effects and optimize the electri-cal characteristics, can overcome the limitation; FinFET is generally applied for ad-vanced semiconductor fabrications. However, for sub-5 nm technology node, FinFETs can not offer the enough gate control, resulting in worse short-channel effects. On the other hand, GAA MOSFETs with the superior gate control of channel electrostatic are considered as a possible extension for the following technology nodes. Nevertheless, they increase the undesirable parasitic capacitances. In this thesis, an analytical model is used to calculate the parasitic capacitances caused by GAA MOSFETs. Next, the optimization by inner spacer is presented to re-duce the additional parasitic capacitances. Such methodology helps us to ensure that the improvement is effective and feasible. Then we use Synopsys TCAD to do the process simulations. GAA MOSFETs are processed with SiGe epitaxy. Electrical characteristic comparison for the devices with and without inner spacers is discussed. 5nm technology node in ITRS roadmap is the specification we adopt in this thesis. Different spacer lengths are the main topic; the longer spacers extend the effective channel length and improve short-channel effects. Furthermore, the future design, a new integration scheme featuring bulk Si-base and cost-effective fabrication, is proposed. To overcome the drawback of GAA MOSFETs compared to FinFET: the increase of parasitic capacitances, inner spacers are adopted in fabrication. The proposed process is feasible and promising in the future based on our preliminary data.
Livres sur le sujet "32 NM TECHNOLOGY NODE"
Wang, Guilei. Investigation on SiGe Selective Epitaxy for Source and Drain Engineering in 22 nm CMOS Technology Node and Beyond. Singapore : Springer Singapore, 2019. http://dx.doi.org/10.1007/978-981-15-0046-6.
Texte intégralWang, Guilei. Investigation on Sige Selective Epitaxy for Source and Drain Engineering in 22 Nm CMOS Technology Node and Beyond. Springer Singapore Pte. Limited, 2020.
Trouver le texte intégralWang, Guilei. Investigation on SiGe Selective Epitaxy for Source and Drain Engineering in 22 nm CMOS Technology Node and Beyond. Springer, 2019.
Trouver le texte intégralChapitres de livres sur le sujet "32 NM TECHNOLOGY NODE"
Ahlawat, Siddhant, Siddharth, Bhawna Rawat et Poornima Mittal. « A Comparative Performance Analysis of Varied 10T SRAM Cell Topologies at 32 nm Technology Node ». Dans Modeling, Simulation and Optimization, 63–75. Singapore : Springer Nature Singapore, 2022. http://dx.doi.org/10.1007/978-981-19-0836-1_5.
Texte intégralRawat, Bhawna, et Poornima Mittal. « Investigating the Impact of Schmitt Trigger on SRAM Cells at 32 nm Technology Node for Low Voltage Applications ». Dans Lecture Notes in Electrical Engineering, 53–63. Singapore : Springer Nature Singapore, 2022. http://dx.doi.org/10.1007/978-981-19-6780-1_5.
Texte intégralTomita, Hiroshi, Yuji Yamada, Hidenobu Nagashima, Norio Ishikawa et Yumiko Taniguchi. « New FEOL Cleaning Technology for Advanced Devices beyond 45 nm Node ». Dans Solid State Phenomena, 185–88. Stafa : Trans Tech Publications Ltd., 2007. http://dx.doi.org/10.4028/3-908451-46-9.185.
Texte intégralJeffry Louis, V., et Jai Gopal Pandey. « A Novel Design of SRAM Using Memristors at 45 nm Technology ». Dans Communications in Computer and Information Science, 579–89. Singapore : Springer Singapore, 2019. http://dx.doi.org/10.1007/978-981-32-9767-8_48.
Texte intégralSaxena, Anmol, Vyom Saraf et Rutu Parekh. « ASIC Implementation of a 16-Bit Brent–Kung Adder at 45 nm Technology Node ». Dans Sustainable Technology and Advanced Computing in Electrical Engineering, 83–105. Singapore : Springer Nature Singapore, 2022. http://dx.doi.org/10.1007/978-981-19-4364-5_8.
Texte intégralGupta, Vaibhav, Atharv Kapre, Shashank Kumar Dubey et Aminul Islam. « Implementation and Analysis of CNFET-Based PCRAM Cell Using 32 nm Technology ». Dans Lecture Notes in Electrical Engineering, 251–63. Singapore : Springer Nature Singapore, 2023. http://dx.doi.org/10.1007/978-981-99-3691-5_21.
Texte intégralAyush, Poornima Mittal et Rajesh Rohilla. « Comparative Analysis of Current Sense Amplifier Architectures for SRAM at 45 nm Technology Node ». Dans Advances in Data-Driven Computing and Intelligent Systems, 633–40. Singapore : Springer Nature Singapore, 2023. http://dx.doi.org/10.1007/978-981-99-3250-4_48.
Texte intégralWang, Guilei. « Strained Silicon Technology ». Dans Investigation on SiGe Selective Epitaxy for Source and Drain Engineering in 22 nm CMOS Technology Node and Beyond, 9–21. Singapore : Springer Singapore, 2019. http://dx.doi.org/10.1007/978-981-15-0046-6_2.
Texte intégralPittala, Suresh Kumar, et A. Jhansi Rani. « Complementary Energy Path Adiabatic Logic-Based Adder Design in 32 Nm FinFET Technology ». Dans Advances in Communication, Devices and Networking, 87–95. Singapore : Springer Singapore, 2018. http://dx.doi.org/10.1007/978-981-10-7901-6_11.
Texte intégralAhmed Khan, Imran, Md Rashid Mahmood et J. P. Keshari. « Analytical Comparison of Power Efficient and High Performance Adders at 32 nm Technology ». Dans Lecture Notes in Networks and Systems, 659–70. Singapore : Springer Singapore, 2020. http://dx.doi.org/10.1007/978-981-15-3172-9_62.
Texte intégralActes de conférences sur le sujet "32 NM TECHNOLOGY NODE"
Deschacht, D. « Interconnect design for a 32 nm node technology ». Dans Technology of Integrated Systems in Nanoscale Era (DTIS). IEEE, 2011. http://dx.doi.org/10.1109/dtis.2011.5941410.
Texte intégralBurghartz, J., M. Irmscher, F. Letzkus, J. Kretz et D. Resnick. « Lithography for the 32-nm Node and Beyond ». Dans 2006 Bipolar/BiCMOS Circuits and Technology Meeting. IEEE, 2006. http://dx.doi.org/10.1109/bipol.2006.311125.
Texte intégralShahidi, Ghavam G. « Design-technology interaction for post-32 nm node CMOS technologies ». Dans 2010 IEEE Symposium on VLSI Technology. IEEE, 2010. http://dx.doi.org/10.1109/vlsit.2010.5556204.
Texte intégralAdachi, Takashi, Yuichi Inazuki, Takanori Sutou, Yasutaka Morikawa, Nobuhito Toyama, Hiroshi Mohri et Naoya Hayashi. « 45-32-nm node photomask technology with water immersion lithography ». Dans 26th Annual BACUS Symposium on Photomask Technology, sous la direction de Patrick M. Martin et Robert J. Naber. SPIE, 2006. http://dx.doi.org/10.1117/12.689740.
Texte intégralGambino, Jeff, Fen Chen et John He. « Copper interconnect technology for the 32 nm node and beyond ». Dans 2009 IEEE Custom Integrated Circuits Conference (CICC). IEEE, 2009. http://dx.doi.org/10.1109/cicc.2009.5280904.
Texte intégralWard, Brian S., Lena Zavylova, Peter de Bisschop et Jeroen van de Kerkhove. « Empirical study of OPC metrology requirements for 32-nm node logic ». Dans Photomask Technology, sous la direction de Hiroichi Kawahira et Larry S. Zurbrick. SPIE, 2008. http://dx.doi.org/10.1117/12.801458.
Texte intégralLu, C. L., L. Y. Hsia, T. H. Cheng, S. C. Chang, W. C. Wang, H. J. Lee et Y. C. Ku. « Improvement of etching selectivity for 32-nm node mask making ». Dans Photomask and Next-Generation Lithography Mask Technology XIV, sous la direction de Hidehiro Watanabe. SPIE, 2007. http://dx.doi.org/10.1117/12.728928.
Texte intégralMonahan, K. M. « Enabling DFM and APC strategies at the 32 nm technology node ». Dans ISSM 2005, IEEE International Symposium on Semiconductor Manufacturing, 2005. IEEE, 2005. http://dx.doi.org/10.1109/issm.2005.1513388.
Texte intégralIessi, Umberto, Sara Loi, Antonio Salerno, Pierluigi Rigolli, Elio De Chiara, Catia Turco, Roberto Colombo, Marco Polli et Antonio Mani. « Double patterning overlay and CD budget for 32 nm technology node ». Dans SPIE Advanced Lithography. SPIE, 2008. http://dx.doi.org/10.1117/12.772795.
Texte intégralFukutome, H., K. Kawamura, H. Ohta, K. Hosaka, T. Sakoda, Y. Morisaki et Y. Momiyama. « Cost-effective Ni-melt-FUSI boosting 32-nm node LSTP transistors ». Dans 2008 Symposium on VLSI Technology. IEEE, 2008. http://dx.doi.org/10.1109/vlsit.2008.4588598.
Texte intégral