Bibliographies thématiques / 28nm / Articles de revues
Pour voir les autres types de publications sur ce sujet consultez le lien suivant : 28nm.

Articles de revues sur le sujet « 28nm »

Auteur : Grafiati
Publié le 9 mars 2023
Mis à jour le 10 mars 2023

Créez une référence correcte selon les styles APA, MLA, Chicago, Harvard et plusieurs autres

Choisissez une source :

Consultez les 50 meilleurs articles de revues pour votre recherche sur le sujet « 28nm ».

À côté de chaque source dans la liste de références il y a un bouton « Ajouter à la bibliographie ». Cliquez sur ce bouton, et nous générerons automatiquement la référence bibliographique pour la source choisie selon votre style de citation préféré : APA, MLA, Harvard, Vancouver, Chicago, etc.

Vous pouvez aussi télécharger le texte intégral de la publication scolaire au format pdf et consulter son résumé en ligne lorsque ces informations sont inclues dans les métadonnées.

Parcourez les articles de revues sur diverses disciplines et organisez correctement votre bibliographie.

1

Kalia, Kartik, Khyati Nanda, Arushi Aggarwal, Akshita Goel et Shivani Malhotra. « Transistor Resizing Based Low Power Thermal Aware Adder Design on FPGA ». Advanced Materials Research 1098 (avril 2015) : 37–43. http://dx.doi.org/10.4028/www.scientific.net/amr.1098.37.

Texte intégral
Résumé :
In this work, we are going to search the most thermal and energy efficient technology among 90nm, 65nm, 45nm, 40nm and 38nm technology based FPGA, and also searching the most thermal and energy efficient airflow, and heat sink profile. We are also doing thermal analysis for 273.15K-343.15K temperature. we are getting 31.67%, 75.71%, reduction in leakage power for 250LFM and 58.53%, 75.71% reduction in leakage power for 500LFM when we scale down ambient temperature from 343.15K to 283.15K for 65nm, 28nm technology based FPGA. There is 84.54%, 85.65%, reduction in junction temperature for 250LFM, 84.90%, 85.65%, reduction in junction temperature for 500LFM when we scale down ambient temperature from 343.15K to 283.15K for 65nm, 28nm technology based FPGA. In this work, we are using 90nm Spartan-3E FPGA, 65nm Virtex-5 FPGA, 45nm Spartan-6 FPGA, 40nm Virtex-6 FPGA, and 28nm Artix-7 FPGA. We are taking two different airflow of 250LFM and 500LFM. LFM is a unit of airflow. LFM is linear feet per minute. Adder is our target design.
Styles APA, Harvard, Vancouver, ISO, etc.
2

Chen, Fu Ping, Hai Bo Lei, Xiao Yan Zhang, Wen Jun Wang, She Na Jia, Jane Wang, Jason Lee et al. « High Performance, Eco-Friendly SPM Cleaning Technology Using Integrated Bench-Single Wafer Cleaning System ». Solid State Phenomena 314 (février 2021) : 133–39. http://dx.doi.org/10.4028/www.scientific.net/ssp.314.133.

Texte intégral
Résumé :
Batch SPM systems do not meet the current clean specification/requirements below 28nm. Single wafer SPM systems use a high volume of chemistry which runs to drain, while meeting the cleaning specifications below 28nm. The work in this paper describe the use of a batch SPM system and a single wafer clean in an integrated system, Ultra-C Tahoe which results in meeting the technical specification and using less that 80% of the SPM chemistry used in single wafer systems. The data collected shows this new system meet the specifications, whilst saving more than 80%of SPM chemistry.
Styles APA, Harvard, Vancouver, ISO, etc.
3

Zhang, Beichao, Bin Zhang, Haibo Xiao, Hao Deng, Hao Tong, Jingjing Tan, Ming Zhou et al. « Thin Film Challenges in 28nm Technology Node ». ECS Transactions 44, no 1 (15 décembre 2019) : 391–94. http://dx.doi.org/10.1149/1.3694344.

Texte intégral
Styles APA, Harvard, Vancouver, ISO, etc.
4

Aguiar, V. A. P., N. H. Medina, N. Added, E. L. A. Macchione, S. G. Alberton, C. L. Rodrigues, T. F. Silva et al. « Thermal neutron induced upsets in 28nm SRAM ». Journal of Physics : Conference Series 1291 (juillet 2019) : 012025. http://dx.doi.org/10.1088/1742-6596/1291/1/012025.

Texte intégral
Styles APA, Harvard, Vancouver, ISO, etc.
5

Rochefeuille, E., F. Alicalapa, A. Douyère et T. P. Vuong. « FDSOI 28nm performances study for RF energy scavenging ». IOP Conference Series : Materials Science and Engineering 321 (mars 2018) : 012009. http://dx.doi.org/10.1088/1757-899x/321/1/012009.

Texte intégral
Styles APA, Harvard, Vancouver, ISO, etc.
6

., Anshu Gaur. « HDL IMPLEMENTATION OF AMBA AHB ON 28NM FPGA ». International Journal of Research in Engineering and Technology 06, no 06 (25 juin 2017) : 148–53. http://dx.doi.org/10.15623/ijret.2017.0606024.

Texte intégral
Styles APA, Harvard, Vancouver, ISO, etc.
7

Gupta, Arpit, Aarushi Sapra, Alisha Nagpal et Sanchit Sharma. « Energy Efficient Traffic Light Controller Design on 28nm FGPA ». International Journal of Smart Home 9, no 10 (31 octobre 2015) : 133–44. http://dx.doi.org/10.14257/ijsh.2015.9.10.15.

Texte intégral
Styles APA, Harvard, Vancouver, ISO, etc.
8

Chandra Verma, Puneet, Pragya Agarwal, Apurva Omer, Bhaskar Gururani et Sanchit Verma. « Designing Green ECG Machine Based on Artix7 28nm FPGA ». Gyancity Journal of Engineering and Technology 3, no 1 (1 janvier 2017) : 38–44. http://dx.doi.org/10.21058/gjet.2017.31006.

Texte intégral
Styles APA, Harvard, Vancouver, ISO, etc.
9

Phu Phu, Tran Nguyen, Dang Phuong Gia Han, Nguyen Cong Luong et Nguyen Van Cuong. « Design A Synchronous Single-Port Sram 1024x32xMUX4 Using 28NM Technology ». International Journal of Computing and Digital Systems 10, no 1 (1 janvier 2021) : 103–9. http://dx.doi.org/10.12785/ijcds/100110.

Texte intégral
Styles APA, Harvard, Vancouver, ISO, etc.
10

Shi, I., E. Tian et C. Ren. « Defect Investigation of the Develop Process on 28nm Contact Mask ». ECS Transactions 60, no 1 (27 février 2014) : 199–204. http://dx.doi.org/10.1149/06001.0199ecst.

Texte intégral
Styles APA, Harvard, Vancouver, ISO, etc.
11

Tong, H., B. Zhang, H. Deng, Y. Yan, S. B. Guo, J. Zhao, Z. J. Pan et al. « Siconi Process Applications Study for 28nm Technology Node and Beyond ». ECS Transactions 60, no 1 (27 février 2014) : 447–51. http://dx.doi.org/10.1149/06001.0447ecst.

Texte intégral
Styles APA, Harvard, Vancouver, ISO, etc.
12

Saxena, Abhay, Swapnil Gaidhani, Anamika Pant et Chandrashekhar Pate. « Capacitance Scaling Based Low Power Comparator Design on 28nm FPGA ». International Journal of Computer Trends and Technology 42, no 2 (25 décembre 2016) : 72–76. http://dx.doi.org/10.14445/22312803/ijctt-v42p112.

Texte intégral
Styles APA, Harvard, Vancouver, ISO, etc.
13

Tudor, Bogdan, Joddy Wang, Zhaoping Chen, Robin Tan, Weidong Liu et Frank Lee. « An accurate MOSFET aging model for 28nm integrated circuit simulation ». Microelectronics Reliability 52, no 8 (août 2012) : 1565–70. http://dx.doi.org/10.1016/j.microrel.2011.12.008.

Texte intégral
Styles APA, Harvard, Vancouver, ISO, etc.
14

Verma, Gaurav, Shikhar Maheshwari, Sukhbani Kaur, Virdi ., Neha Baishander, Ipsita Singh et Bishwajeet Pandey. « Low Power Squarer Design Using Ekadhikena Purvena on 28nm FPGA ». International Journal of Control and Automation 9, no 5 (31 mai 2016) : 281–88. http://dx.doi.org/10.14257/ijca.2016.9.5.27.

Texte intégral
Styles APA, Harvard, Vancouver, ISO, etc.
15

Jin, Rui Min, Ding Zhen Li, Lan Li Chen, Xiang Ju Han et Jing Xiao Lu. « Solid-Phase Crystallization of a-Si:H by RTA ». Applied Mechanics and Materials 44-47 (décembre 2010) : 4151–53. http://dx.doi.org/10.4028/www.scientific.net/amm.44-47.4151.

Texte intégral
Résumé :
Amorphous silicon films prepared by PECVD on glass substrate has been crystallized by rapid thermal annealing (RTA) at the same temperature for different time. From X-ray diffraction (XRD) and scanning electronic microscope (SEM), it is found that the grain size is biggest crystallized at 720°C for 8 min, an average grain size of 28nm or so is obtained. The thin film is smoothly and perfect structure.
Styles APA, Harvard, Vancouver, ISO, etc.
16

Banijamali, Bahareh, Suresh Ramalingam et Raghunandan Chaware. « Advanced Thermal Study of Very High Power TSV Interposer and Interconnects for 28nm Technology FPGA ». International Symposium on Microelectronics 2011, no 1 (1 janvier 2011) : 000665–68. http://dx.doi.org/10.4071/isom-2011-wp1-paper2.

Texte intégral
Résumé :
TSV interposer has emerged as a good solution to provide high wiring density interconnections and improved electrical performance due to shorter interconnection from the die to substrate. Furthermore, silicon interposer minimizes CTE mismatch between the chip and copper filled TSV interposer resulting in high reliability micro bumps. This paper presents the thermal study of TSV interposer technology for a high-performance 28nm logic die that is mounted on a large silicon interposer with Cu through silicon via. A representative silicon interposer test chip with thousands of micro-bumps at 45um pitch has been fabricated. The silicon interposer is 100um thick, and is mounted on a 42.5mmx42.5mm substrate through 180um pitch C4 bumps. 3D thermal modeling and simulation for the packaged device with TSV interposer have been performed. Several DOEs have been constructed to optimize thermal interface material selection and to study the effect of high power and hot spots on underfill and solder bump material properties as well as the effect of bump pitch and underfill properties on the die junction temperatures. Furthermore, thermal behavior of 28nm technology monolithic FPGA was compared to the 3D TSV interposer FPGA package. Optimized passive thermal solution was recommended for this high power FPGA in order to cool down up to 100 Watt power.
Styles APA, Harvard, Vancouver, ISO, etc.
17

THARAYIL NARAYANAN, Aravind, Wei DENG, Dongsheng YANG, Rui WU, Kenichi OKADA et Akira MATSUZAWA. « A Fully-Synthesizable 10.06Gbps 16.1mW Injection-Locked CDR in 28nm FDSOI ». IEICE Transactions on Electronics E100.C, no 3 (2017) : 259–67. http://dx.doi.org/10.1587/transele.e100.c.259.

Texte intégral
Styles APA, Harvard, Vancouver, ISO, etc.
18

Liao, C. I., T. C. Hsuan, C. C. Chien, M. Chan, C. L. Yang, J. Y. Wu et B. Ramachandran. « High Quality Silicon Cap Layer for 28nm and Beyond PMOS Processes ». ECS Transactions 50, no 9 (15 mars 2013) : 419–24. http://dx.doi.org/10.1149/05009.0419ecst.

Texte intégral
Styles APA, Harvard, Vancouver, ISO, etc.
19

Xing, B., J. Hao, G. Deng, J. Zhao et Q. Wu. « Studies of the Water-Spot like Defect in 28nm Metal Layer ». ECS Transactions 60, no 1 (27 février 2014) : 225–29. http://dx.doi.org/10.1149/06001.0225ecst.

Texte intégral
Styles APA, Harvard, Vancouver, ISO, etc.
20

Diao, L., X. Meng, Q. Han, H. Zhang, R. Elliston, H. PhanVu, V. Vaniapura, N. Zhang, K. Zhou et C. Lee. « Defect Free HDIS Process for Sub 28nm HKMG Using Reducing Chemistry ». ECS Transactions 60, no 1 (27 février 2014) : 313–18. http://dx.doi.org/10.1149/06001.0313ecst.

Texte intégral
Styles APA, Harvard, Vancouver, ISO, etc.
21

Zhou, M., Q. Chai, Y. Chen, X. Li, H. Deng, Z. Wang, G. Zhao et B. Zhang. « K Repair and RC Improvement in 28nm Logic Devices and Beyond ». ECS Transactions 60, no 1 (27 février 2014) : 459–61. http://dx.doi.org/10.1149/06001.0459ecst.

Texte intégral
Styles APA, Harvard, Vancouver, ISO, etc.
22

Lai, Jerander, Yi-Wei Chen, Nien-Ting Ho, Yu Shan Shiu, J. F. Lin, Shuen Chen Lei, Nick Z. H. Chang, Ling Chun Chou, C. C. Huang et J. Y. Wu. « NiPt salicide process improvement for 28nm CMOS with Pt(10%) additive ». Microelectronic Engineering 92 (avril 2012) : 137–39. http://dx.doi.org/10.1016/j.mee.2011.05.028.

Texte intégral
Styles APA, Harvard, Vancouver, ISO, etc.
23

Bhalla, Simran, Tanmeet Kaur, Kashish Bansal, Itanshu Ahuja et Sabia Chawla. « LVCMOS IO Standard Based High Performance RAM Design on 28nm FPGA ». International Journal of Control and Automation 9, no 9 (30 septembre 2016) : 213–20. http://dx.doi.org/10.14257/ijca.2016.9.9.21.

Texte intégral
Styles APA, Harvard, Vancouver, ISO, etc.
24

Mahajan, Devanshi, et Daizy Gupta. « LVCMOS and BLVDS Based Energy Efficient Counter Design on 28nm FPGA ». Gyancity Journal of Engineering and Technology 1, no 2 (1 juillet 2015) : 31–41. http://dx.doi.org/10.21058/gjet.2015.1206.

Texte intégral
Styles APA, Harvard, Vancouver, ISO, etc.
25

Kilic, Mustafa, Themistoklis G. Mavrogordatos et Yusuf Leblebici. « A hybrid CDAC-threshold configuring SAR ADC in 28nm FDSOI CMOS ». Analog Integrated Circuits and Signal Processing 97, no 3 (12 juin 2018) : 397–404. http://dx.doi.org/10.1007/s10470-018-1222-5.

Texte intégral
Styles APA, Harvard, Vancouver, ISO, etc.
26

Lee, Win Der, et Mu Chun Wang. « Early Effect for 28nm HK/MG PMOSFETs after Post Deposition Annealing Treatment ». Advanced Materials Research 910 (mars 2014) : 40–43. http://dx.doi.org/10.4028/www.scientific.net/amr.910.40.

Texte intégral
Résumé :
Exposing the Early effect (or called channel-length modulation effect) at deep subnano node high-k/metal gate (HK/MG) process is still beneficial to IC designers to reduce the obsession in design. This effect contributes the operating point in circuit concern and process adjustment. For the long channel device, the intercept under various gate voltages focuses on one point consistent with conventional device. However, the divergent phenomenon was observed at the short channel tested device due to the higher strain effect, causing the non-uniform electrical field distribution in channel.
Styles APA, Harvard, Vancouver, ISO, etc.
27

Pandey, Bishwajeet, Vandana Thind, Simran Kaur Sandhu, Tamanna Walia et Sumit Sharma. « SSTL Based Power Efficient Implementation of DES Security Algorithm on 28nm FPGA ». International Journal of Security and Its Applications 9, no 7 (31 juillet 2015) : 267–74. http://dx.doi.org/10.14257/ijsia.2015.9.7.23.

Texte intégral
Styles APA, Harvard, Vancouver, ISO, etc.
28

Zhao, J., X. Song, L. Zhou, F. Bai, B. Peng, L. Zou, B. Zhao et L. Chen. « Ultra Low-k Damage Control and k Recovery for 28nm RC Improvement ». ECS Transactions 52, no 1 (8 mars 2013) : 607–12. http://dx.doi.org/10.1149/05201.0607ecst.

Texte intégral
Styles APA, Harvard, Vancouver, ISO, etc.
29

Bazizi, E. M., A. Zaka, G. Dilliway, B. Bai, M. Wiatr, F. Benistant et M. Horstmann. « Investigation of Embedded SiGe Source/Drain for 28nm HKMG PFET Performance Enhancement ». ECS Transactions 53, no 3 (2 mai 2013) : 27–32. http://dx.doi.org/10.1149/05303.0027ecst.

Texte intégral
Styles APA, Harvard, Vancouver, ISO, etc.
30

Zu, Y., C. Liu, S. J. Zhang et Q. Wu. « 28nm Overlay Control Improvement By Wafer Quality Enhancement and Mask Registration Control ». ECS Transactions 60, no 1 (27 février 2014) : 179–85. http://dx.doi.org/10.1149/06001.0179ecst.

Texte intégral
Styles APA, Harvard, Vancouver, ISO, etc.
31

Shen, M., Y. L. Zu, Q. Shu, Q. Wu et J. Liu. « Sub-Resolution Assist Features Challenge and Solution in 28nm Active Area Lithography ». ECS Transactions 60, no 1 (27 février 2014) : 257–62. http://dx.doi.org/10.1149/06001.0257ecst.

Texte intégral
Styles APA, Harvard, Vancouver, ISO, etc.
32

Zhang, Bin, Yang Hui Xiang, Hao Deng, Shibi Guo et Beichao Zhang. « A High-Quality Spacer Oxide Formation for 28nm Technology Node and Beyond ». ECS Transactions 44, no 1 (15 décembre 2019) : 407–10. http://dx.doi.org/10.1149/1.3694347.

Texte intégral
Styles APA, Harvard, Vancouver, ISO, etc.
33

Litty, Antoine, Sylvie Ortolland, Dominique Golanski et Sorin Cristoloveanu. « Dual Ground Plane EDMOS in 28nm FDSOI for 5V power management applications ». Solid-State Electronics 113 (novembre 2015) : 42–48. http://dx.doi.org/10.1016/j.sse.2015.05.011.

Texte intégral
Styles APA, Harvard, Vancouver, ISO, etc.
34

Ramon, Hannes, Xin Yin, Johan Bauwelinck, Michael Vanhoecke, Jochem Verbist, Wouter Soenen, Peter De Heyn et al. « Low-Power 56Gb/s NRZ Microring Modulator Driver in 28nm FDSOI CMOS ». IEEE Photonics Technology Letters 30, no 5 (1 mars 2018) : 467–70. http://dx.doi.org/10.1109/lpt.2018.2799004.

Texte intégral
Styles APA, Harvard, Vancouver, ISO, etc.
35

Bravaix, A., F. Cacho, X. Federspiel, C. Ndiaye, S. Mhira et V. Huard. « Potentiality of healing techniques in hot-carrier damaged 28nm FDSOI CMOS nodes ». Microelectronics Reliability 64 (septembre 2016) : 163–67. http://dx.doi.org/10.1016/j.microrel.2016.07.092.

Texte intégral
Styles APA, Harvard, Vancouver, ISO, etc.
36

Madhok, Shivani, Navdeep Singh, Furqan Fazili, Sumita Nagah, Sweety Dabas, Ravinder Kaur et Sweety Dabas. « SSTL IO Standard Based Energy Efficient Digital Clock Design on 28nm FPGA ». International Journal of Control and Automation 8, no 6 (30 juin 2015) : 35–42. http://dx.doi.org/10.14257/ijca.2015.8.6.05.

Texte intégral
Styles APA, Harvard, Vancouver, ISO, etc.
37

Madhok, Shivani, Navdeep Singh, Jasleen Kaur, Khyati Nanda, Sweety Dabas et Minal Dhankar. « HSTL IO Standard Based Energy Efficient FIR Filter Design on 28nm FPGA ». International Journal of Control and Automation 8, no 7 (31 juillet 2015) : 47–54. http://dx.doi.org/10.14257/ijca.2015.8.7.05.

Texte intégral
Styles APA, Harvard, Vancouver, ISO, etc.
38

Gupta, Daizy, Devanshi Mahajan, Bishwajeet Pandey, Amanpreet Kaur, Amit Yadav et Apoorv Verma. « High Performance Energy Efficient Different Counters Design and Implementation on 28nm FPGA ». International Journal of Control and Automation 9, no 9 (30 septembre 2016) : 151–62. http://dx.doi.org/10.14257/ijca.2016.9.9.15.

Texte intégral
Styles APA, Harvard, Vancouver, ISO, etc.
39

Jia, Xiao Lin, Su Ping Li, Hai Jun Zhang, Jiang Tao Zhu et He Long Hu. « Hydrothermal Synthesis of Nanosized Mullite Powders ». Key Engineering Materials 368-372 (février 2008) : 806–8. http://dx.doi.org/10.4028/www.scientific.net/kem.368-372.806.

Texte intégral
Résumé :
Nanosized mullite powders were prepared by hydrothermal method with bauxite as precursor. The effects of mineralizer, hydrothermal temperature, hydrothermal time, dispersant on the phase, crystal size and secondary granularity of the powders were discussed. The properties of the prepared powders were characterized by XRD, SEM, and ZETASIZER. The results show that the spherical nanosized mullite powders with crystal size of 28nm are prepared under the conditions of 0.92 mol·L-1 concentration of NaOH, less than 85% filling ratio, 110°C for 6 h with bauxite calcined at 1040°C as starting material.
Styles APA, Harvard, Vancouver, ISO, etc.
40

Kwon, Woon-Seong, Myongseob Kim, Jonathan Chang, Suresh Ramalingam, Liam Madden, Genie Tsai, Stephen Tseng, J. Y. Lai, Terren Lu et Steve Chiu. « Enabling a Manufacturable 3D Technologies and Ecosystem using 28nm FPGA with Stack Silicon Interconnect Technology ». International Symposium on Microelectronics 2013, no 1 (1 janvier 2013) : 000217–22. http://dx.doi.org/10.4071/isom-2013-tp11.

Texte intégral
Résumé :
Technology challenges and solutions in the development and manufacturing of Stacked Silicon Interconnect (SSI) Technology have been investigated with the established foundry and OSAT ecosystem. Key enabling technologies, such as TSV processing, interposer backside manufacturing yield enhancement, new stacking technology, interposer warpage control, micro-bump (μ-bump) processes and joining, that comprise the building blocks for SSI technology were developed. Xilinx 28nm FPGA with stacked silicon interconnect technology (SSIT) platform is used to develop and optimize the seamless integration of the processes, structures, parameter, as well as to evaluate the yield, reliability and device performance of them.
Styles APA, Harvard, Vancouver, ISO, etc.
41

Han, Yuanyuan, Tongde Li, Xu Cheng, Liang Wang, Jun Han, Yuanfu Zhao et Xiaoyang Zeng. « Radiation Hardened 12T SRAM With Crossbar-Based Peripheral Circuit in 28nm CMOS Technology ». IEEE Transactions on Circuits and Systems I : Regular Papers 68, no 7 (juillet 2021) : 2962–75. http://dx.doi.org/10.1109/tcsi.2021.3074699.

Texte intégral
Styles APA, Harvard, Vancouver, ISO, etc.
42

Broussous, Lucile, Remy Fabre, Thomas Massin, Hiwadezu Ishikawa, Fabrice Buisine et Alain Lamaury. « BEOL Post-Etch Clean Robustness Improvement with Ultra-Diluted Hf for 28nm Node ». Solid State Phenomena 282 (août 2018) : 244–49. http://dx.doi.org/10.4028/www.scientific.net/ssp.282.244.

Texte intégral
Résumé :
For 28 nm and beyond, severe specifications in terms of dimensions and materials integrity still drive further cleaning process improvements. As the global “HF budget” drastically decreases with interconnections dimensions, HF solution dilution and process time both decreased stepwise. However, very short recipes with process time shorter than 15s start to suffer from lack of robustness, in particular for the monitoring of inline parameters such as flow-rates and temperature. In this paper, we highlighted that a first matching of silicon oxide consumption was usefull to select temperature and concentration range for the diluted HF solution. High dilution ratio, and “room temperature” (20 °C) were then selected. Variations in cleaning efficiency were analyzed as regard with electrical defects density at three metals levels, then the use of 0.025 %wt. HF, 20 °C, 40 s. was pointed out as the more promising solution for process of record replacement. Process robustness, i.e. inline monitoring data collection and uniformity on wafer should thus be improved thanks to this longer process time and a lower process temperature.
Styles APA, Harvard, Vancouver, ISO, etc.
43

Shu, Q., Q. Wu, Y. Zu, T. Wang, S. Zhang, T. Li, Y. Lin et Y. Gu. « Study Of Gate Critical Dimension Uniformity (CDU) Budget and Improvement at 28nm Node ». ECS Transactions 52, no 1 (8 mars 2013) : 193–98. http://dx.doi.org/10.1149/05201.0193ecst.

Texte intégral
Styles APA, Harvard, Vancouver, ISO, etc.
44

Hsuan, T. C., Y. C. Hu, M. C. Hsu, D. Z. Zhan, S. Yu, C. C. Chien, S. J. Chang et al. « Advanced Spectroscopic Ellipsometry Application for Multi-Layers SiGe at 28nm Node and Beyond ». ECS Transactions 58, no 7 (31 août 2013) : 137–44. http://dx.doi.org/10.1149/05807.0137ecst.

Texte intégral
Styles APA, Harvard, Vancouver, ISO, etc.
45

Madhok, Shivani, Inderpreet Kaur, Vanshaj Taxali, Vandana Thind, Sweety Dabas et Tushar Madhok. « LVCMOS Based Energy Efficient Sindhi Unicode Reader for Natural Processing on 28nm FPGA ». International Journal of u- and e-Service, Science and Technology 8, no 8 (31 août 2015) : 207–14. http://dx.doi.org/10.14257/ijunesst.2015.8.8.21.

Texte intégral
Styles APA, Harvard, Vancouver, ISO, etc.
46

Hsien, Y. H., H. K. Hsu, T. C. Tsai, Welch Lin, R. P. Huang, C. H. Chen, C. L. Yang et J. Y. Wu. « Process development of high-k metal gate aluminum CMP at 28nm technology node ». Microelectronic Engineering 92 (avril 2012) : 19–23. http://dx.doi.org/10.1016/j.mee.2011.04.013.

Texte intégral
Styles APA, Harvard, Vancouver, ISO, etc.
47

Augur, R., C. Child, J. H. Ahn, T. J. Tang, L. Clevenger, D. Kioussis, H. Masuda et al. « Competitive and cost effective copper/low-k interconnect (BEOL) for 28nm CMOS technologies ». Microelectronic Engineering 92 (avril 2012) : 42–44. http://dx.doi.org/10.1016/j.mee.2011.04.056.

Texte intégral
Styles APA, Harvard, Vancouver, ISO, etc.
48

Karatsori, T. A., C. G. Theodorou, S. Haendler, C. A. Dimitriadis et G. Ghibaudo. « Drain current local variability from linear to saturation region in 28nm bulk NMOSFETs ». Solid-State Electronics 128 (février 2017) : 31–36. http://dx.doi.org/10.1016/j.sse.2016.10.020.

Texte intégral
Styles APA, Harvard, Vancouver, ISO, etc.
49

Wang, Weihuai, Hao Jin, Wei Guo, Shurong Dong, Wei Liang, Juin J. Liou et Yan Han. « Very small snapback silicon-controlled rectifier for electrostatic discharge protection in 28nm processing ». Microelectronics Reliability 61 (juin 2016) : 106–10. http://dx.doi.org/10.1016/j.microrel.2015.12.038.

Texte intégral
Styles APA, Harvard, Vancouver, ISO, etc.
50

Kaur, Inderpreet, Lakshay Rohilla, Alisha Nagpal et Abhishek Gupta. « Buffer, Extraction and Style based RAM Design on 28nm Field Programmable Gate Array ». International Journal of Control and Automation 9, no 8 (31 août 2016) : 13–20. http://dx.doi.org/10.14257/ijca.2016.9.8.02.

Texte intégral
Styles APA, Harvard, Vancouver, ISO, etc.
Vous pouvez également être intéressé par les bibliographies sur le sujet « 28nm » pour d’autres types de sources :
Thèses Livres
Nous offrons des réductions sur tous les plans premium pour les auteurs dont les œuvres sont incluses dans des sélections littéraires thématiques. Contactez-nous pour obtenir un code promo unique!

Vers la bibliographie