Artículos de revistas sobre el tema "Translation Lookaside Buffers"
Crea una cita precisa en los estilos APA, MLA, Chicago, Harvard y otros
Consulte los 25 mejores artículos de revistas para su investigación sobre el tema "Translation Lookaside Buffers".
Junto a cada fuente en la lista de referencias hay un botón "Agregar a la bibliografía". Pulsa este botón, y generaremos automáticamente la referencia bibliográfica para la obra elegida en el estilo de cita que necesites: APA, MLA, Harvard, Vancouver, Chicago, etc.
También puede descargar el texto completo de la publicación académica en formato pdf y leer en línea su resumen siempre que esté disponible en los metadatos.
Explore artículos de revistas sobre una amplia variedad de disciplinas y organice su bibliografía correctamente.
SAGAHYROON, ASSIM y AHMED H. MOHAMED. "RESIZABLE TRANSLATION STORAGE BUFFERS". Journal of Circuits, Systems and Computers 15, n.º 02 (abril de 2006): 169–81. http://dx.doi.org/10.1142/s0218126606003027.
Texto completoLi, Yang, Rami Melhem y Alex K. Jones. "Leveraging Sharing in Second Level Translation-Lookaside Buffers for Chip Multiprocessors". IEEE Computer Architecture Letters 11, n.º 2 (julio de 2012): 49–52. http://dx.doi.org/10.1109/l-ca.2011.35.
Texto completoHaigh, Jonathan R. y Lawrence T. Clark. "High performance set associative translation lookaside buffers for low power microprocessors". Integration 41, n.º 4 (julio de 2008): 509–23. http://dx.doi.org/10.1016/j.vlsi.2007.11.003.
Texto completoChang, Xiaotao, Hubertus Franke, Yi Ge, Tao Liu, Kun Wang, Jimi Xenidis, Fei Chen y Yu Zhang. "Improving virtualization in the presence of software managed translation lookaside buffers". ACM SIGARCH Computer Architecture News 41, n.º 3 (26 de junio de 2013): 120–29. http://dx.doi.org/10.1145/2508148.2485933.
Texto completoJaleel, A. y B. Jacob. "In-line interrupt handling and lock-up free translation lookaside buffers (TLBs)". IEEE Transactions on Computers 55, n.º 5 (mayo de 2006): 559–74. http://dx.doi.org/10.1109/tc.2006.77.
Texto completoKlimiankou, Y. I. "Translation lookaside buffer management". «System analysis and applied information science», n.º 4 (30 de diciembre de 2019): 20–24. http://dx.doi.org/10.21122/2309-4923-2019-4-20-24.
Texto completoTeller, P. J. "Translation-lookaside buffer consistency". Computer 23, n.º 6 (junio de 1990): 26–36. http://dx.doi.org/10.1109/2.55498.
Texto completoTamura, L. R., T. S. Yang, D. E. Wingard, M. A. Horowitz y B. A. Wolley. "A 4-ns BiCMOS translation-lookaside buffer". IEEE Journal of Solid-State Circuits 25, n.º 5 (1990): 1093–101. http://dx.doi.org/10.1109/4.62129.
Texto completoLee, Jung-Hoon, Seh-Woong Jeong, Shin-Dug Kim y Charles Weems. "A banked-promotion translation lookaside buffer system". Journal of Systems Architecture 47, n.º 14-15 (agosto de 2002): 1065–78. http://dx.doi.org/10.1016/s1383-7621(02)00057-7.
Texto completoBlack, D. L., R. F. Rashid, D. B. Golub y C. R. Hill. "Translation lookaside buffer consistency: a software approach". ACM SIGARCH Computer Architecture News 17, n.º 2 (abril de 1989): 113–22. http://dx.doi.org/10.1145/68182.68193.
Texto completoCruz, Eduardo H. M., Matthias Diener y Philippe O. A. Navaux. "Communication-aware thread mapping using the translation lookaside buffer". Concurrency and Computation: Practice and Experience 27, n.º 17 (29 de abril de 2015): 4970–92. http://dx.doi.org/10.1002/cpe.3487.
Texto completoStenin, Vladimir, Artem Antonyuk, Yuri Katunin y Pavel Stepanov. "Translation Lookaside buffer on the 65-NM STG dice hardened elements". Telfor Journal 10, n.º 1 (2018): 50–55. http://dx.doi.org/10.5937/telfor1801050s.
Texto completoFarrens, Matthew, Arvin Park, Rob Fanfelle, Pius Ng y Gary Tyson. "A partitioned translation lookaside buffer approach to reducing address bandwith (abstract)". ACM SIGARCH Computer Architecture News 20, n.º 2 (mayo de 1992): 435. http://dx.doi.org/10.1145/146628.140546.
Texto completoRosenburg, B. "Low-synchronization translation lookaside buffer consistency in large-scale shared-memory multiprocessors". ACM SIGOPS Operating Systems Review 23, n.º 5 (noviembre de 1989): 137–46. http://dx.doi.org/10.1145/74851.74864.
Texto completoREZA, SAJJID y GREGORY T. BYRD. "REDUCING MIGRATION-INDUCED MISSES IN AN OVER-SUBSCRIBED MULTIPROCESSOR SYSTEM". Parallel Processing Letters 23, n.º 01 (marzo de 2013): 1350006. http://dx.doi.org/10.1142/s0129626413500060.
Texto completoEswer, Varuna y Sanket S. Naik Dessai. "Processor performance metrics analysis and implementation for MIPS using an open source OS". International Journal of Reconfigurable and Embedded Systems (IJRES) 10, n.º 2 (1 de julio de 2021): 137. http://dx.doi.org/10.11591/ijres.v10.i2.pp137-148.
Texto completoWang, Baokang. "Design and Implementation of Cache Memory with Dual Unit Tile/Line Accessibility". Mathematical Problems in Engineering 2019 (1 de abril de 2019): 1–12. http://dx.doi.org/10.1155/2019/9601961.
Texto completoDi, Bang, Daokun Hu, Zhen Xie, Jianhua Sun, Hao Chen, Jinkui Ren y Dong Li. "TLB-pilot: Mitigating TLB Contention Attack on GPUs with Microarchitecture-Aware Scheduling". ACM Transactions on Architecture and Code Optimization 19, n.º 1 (31 de marzo de 2022): 1–23. http://dx.doi.org/10.1145/3491218.
Texto completoNaik Dessai, Sanket Suresh y Varuna Eswer. "Embedded Software Testing to Determine BCM5354 Processor Performance". International Journal of Software Engineering and Technologies (IJSET) 1, n.º 3 (1 de diciembre de 2016): 121. http://dx.doi.org/10.11591/ijset.v1i3.4577.
Texto completoEswer, Varuna y Sanket Suresh Naik Dessai. "Embedded Software Engineering Approach to Implement BCM5354 Processor Performance". International Journal of Software Engineering and Technologies (IJSET) 1, n.º 1 (1 de abril de 2016): 41. http://dx.doi.org/10.11591/ijset.v1i1.4568.
Texto completoZhou, Yufeng, Alan L. Cox, Sandhya Dwarkadas y Xiaowan Dong. "The Impact of Page Size and Microarchitecture on Instruction Address Translation Overhead". ACM Transactions on Architecture and Code Optimization, 27 de mayo de 2023. http://dx.doi.org/10.1145/3600089.
Texto completoYan, Jing, Yujuan Tan, Zhulin Ma, Jingcheng Liu, Xianzhang Chen y Chengliang Wang. "LPE: Locality-based Dead Prediction in Exclusive TLB for Large Coverage". Journal of Circuits, Systems and Computers, 28 de junio de 2021, 2150292. http://dx.doi.org/10.1142/s0218126621502923.
Texto completoStolz, Florian, Jan Philipp Thoma, Pascal Sasdrich y Tim Güneysu. "Risky Translations: Securing TLBs against Timing Side Channels". IACR Transactions on Cryptographic Hardware and Embedded Systems, 29 de noviembre de 2022, 1–31. http://dx.doi.org/10.46586/tches.v2023.i1.1-31.
Texto completoKumar, Krishan y Renu. "A Multithreading Based Enhanced Process Scheduling Technique for Heterogeneous Distributed Environment". International Journal of Scientific Research in Computer Science, Engineering and Information Technology, 10 de octubre de 2021, 125–29. http://dx.doi.org/10.32628/cseit217543.
Texto completoUlfat Altaf y Deepinder Kaur. "Enhancement of Resource Scheduling on Gui Based Operating System". International Journal of Scientific Research in Computer Science, Engineering and Information Technology, 1 de enero de 2022, 28–31. http://dx.doi.org/10.32628/cseit2176111.
Texto completo