Artículos de revistas sobre el tema "Nonbinary low-density parity check (LDPC) decoder"
Crea una cita precisa en los estilos APA, MLA, Chicago, Harvard y otros
Consulte los 50 mejores artículos de revistas para su investigación sobre el tema "Nonbinary low-density parity check (LDPC) decoder".
Junto a cada fuente en la lista de referencias hay un botón "Agregar a la bibliografía". Pulsa este botón, y generaremos automáticamente la referencia bibliográfica para la obra elegida en el estilo de cita que necesites: APA, MLA, Harvard, Vancouver, Chicago, etc.
También puede descargar el texto completo de la publicación académica en formato pdf y leer en línea su resumen siempre que esté disponible en los metadatos.
Explore artículos de revistas sobre una amplia variedad de disciplinas y organice su bibliografía correctamente.
Ramachandran, Varatharajan. "An Efficient VLSI Architecture for Nonbinary LDPC Decoder with Adaptive Message Control". International Journal of Reconfigurable and Embedded Systems (IJRES) 4, n.º 1 (1 de marzo de 2015): 6. http://dx.doi.org/10.11591/ijres.v4.i1.pp6-12.
Texto completoDinh, The Cuong, Huyen Pham Thi, Hung Dao Tuan y Nghia Pham Xuan. "ONE-MINIUM-ONLY BASIC-SET TRELLIS MIN-MAX DECODER ARCHITECTURE FOR NONBINARY LDPC CODE". Journal of Computer Science and Cybernetics 37, n.º 2 (31 de mayo de 2021): 91–106. http://dx.doi.org/10.15625/1813-9663/37/2/15917.
Texto completoPham, Huyen Thi, Hung Tuan Dao y Nghia Xuan Pham. "Simplified Variable Node Unit Architecture for Nonbinary LDPC Decoder". Journal of Science and Technology on Information security 9, n.º 01 (9 de abril de 2020): 12–19. http://dx.doi.org/10.54654/isj.v9i01.36.
Texto completoRevathy, M. y R. Saravanan. "A Low-Complexity Euclidean Orthogonal LDPC Architecture for Low Power Applications". Scientific World Journal 2015 (2015): 1–8. http://dx.doi.org/10.1155/2015/327357.
Texto completoSułek, W. "Pipeline processing in low-density parity-check codes hardware decoder". Bulletin of the Polish Academy of Sciences: Technical Sciences 59, n.º 2 (1 de junio de 2011): 149–55. http://dx.doi.org/10.2478/v10175-011-0019-9.
Texto completoAli Jassim, Amjad, Wael A. Hadi. y Muhanned Ismael Ibrahim Al-Firas. "Serially Concatenated Low-density Parity Check Codes as Compatible Pairs". International Journal of Engineering & Technology 7, n.º 4.15 (7 de octubre de 2018): 301. http://dx.doi.org/10.14419/ijet.v7i4.15.23013.
Texto completoKuc, Mateusz, Wojciech Sułek y Dariusz Kania. "Low Power QC-LDPC Decoder Based on Token Ring Architecture". Energies 13, n.º 23 (30 de noviembre de 2020): 6310. http://dx.doi.org/10.3390/en13236310.
Texto completoHao, Ning, Yang An Zhang, Jin Nan Zhang, Ming Lun Zhang y Xue Guang Yuan. "An Application of LDPC Code for Wireless Coherent-Light Commutation in Atmospheric Channel". Applied Mechanics and Materials 347-350 (agosto de 2013): 1864–67. http://dx.doi.org/10.4028/www.scientific.net/amm.347-350.1864.
Texto completoLin, Cheng-Hung, Tzu-Hsuan Huang, Shu-Yen Lin y Yu-Hsuan Lee. "Design and Implementation of Operation-Reduced LDPC Decoder Based on a Check Node Stopping Scheme". Journal of Circuits, Systems and Computers 26, n.º 02 (3 de noviembre de 2016): 1750028. http://dx.doi.org/10.1142/s0218126617500281.
Texto completoMishra, Rajarshini. "Design of Quasi-Cyclic Low Density Parity Check Decoder Using Optimized Min-Sum Algorithm". International Journal Of Engineering And Computer Science 7, n.º 03 (26 de marzo de 2018): 23781–84. http://dx.doi.org/10.18535//ijecs/v7i3.21.
Texto completoEl habti El idrissi, Anas, Rachid El Gouri y Hlou Laamari. "Conception of a new LDPC decoder with hardware implementation on FPGA card". International Journal of Engineering & Technology 3, n.º 4 (18 de septiembre de 2014): 451. http://dx.doi.org/10.14419/ijet.v3i4.3185.
Texto completoKhittiwitchayakul, Sirawit, Watid Phakphisut y Pornchai Supnithi. "Associated Sectors of Magnetic Recording Systems Using Spatially Coupled LDPC Codes". ECTI Transactions on Electrical Engineering, Electronics, and Communications 20, n.º 1 (18 de febrero de 2022): 10–21. http://dx.doi.org/10.37936/ecti-eec.2022201.246094.
Texto completoCai, Fang y Xinmiao Zhang. "Relaxed Min-Max Decoder Architectures for Nonbinary Low-Density Parity-Check Codes". IEEE Transactions on Very Large Scale Integration (VLSI) Systems 21, n.º 11 (noviembre de 2013): 2010–23. http://dx.doi.org/10.1109/tvlsi.2012.2226920.
Texto completoMao, Yun, Ying Guo, Jun Peng, Xueqin Jiang y Moon Ho Lee. "Double-Layer Low-Density Parity-Check Codes over Multiple-Input Multiple-Output Channels". International Journal of Antennas and Propagation 2012 (2012): 1–6. http://dx.doi.org/10.1155/2012/716313.
Texto completoAwais, Muhammad y Carlo Condo. "Flexible LDPC Decoder Architectures". VLSI Design 2012 (26 de junio de 2012): 1–16. http://dx.doi.org/10.1155/2012/730835.
Texto completoThuan. "IMPLEMENTATION OF SOME DECODING ALGORITHMS FOR NB-LDPC CODES ON FPGA". Journal of Military Science and Technology, n.º 69A (16 de noviembre de 2020): 1–10. http://dx.doi.org/10.54939/1859-1043.j.mst.69a.2020.1-10.
Texto completoAnbuselvi, M., P. Saravanan y S. Joseph Gladwin. "Analysis of a Code Construction Method for Non-Binary Quasi-Cyclic Irregular Low Density Parity Check Decoder". Journal of Computational and Theoretical Nanoscience 15, n.º 2 (1 de febrero de 2018): 719–24. http://dx.doi.org/10.1166/jctn.2018.7151.
Texto completoYao, Chang-Kun, Yun-Ching Tang y Hongchin Lin. "Energy-Efficient and Area-Efficient QC-LDPC with RS Decoders Using 2M-LMSA". Journal of Circuits, Systems and Computers 24, n.º 02 (27 de noviembre de 2014): 1550026. http://dx.doi.org/10.1142/s0218126615500267.
Texto completoLacruz, Jesus O., Francisco Garcia-Herrero, David Declercq y Javier Valls. "Simplified Trellis Min–Max Decoder Architecture for Nonbinary Low-Density Parity-Check Codes". IEEE Transactions on Very Large Scale Integration (VLSI) Systems 23, n.º 9 (septiembre de 2015): 1783–92. http://dx.doi.org/10.1109/tvlsi.2014.2344113.
Texto completoThi Bao Nguyen, Tram, Tuy Nguyen Tan y Hanho Lee. "Low-Complexity High-Throughput QC-LDPC Decoder for 5G New Radio Wireless Communication". Electronics 10, n.º 4 (22 de febrero de 2021): 516. http://dx.doi.org/10.3390/electronics10040516.
Texto completoWang, Zhong-xun, Yang Xi y Zhan-kai Bao. "Nonbinary Low-Density Parity Check Decoding Algorithm Research-Based Majority Logic Decoding". International Journal of Pattern Recognition and Artificial Intelligence 34, n.º 12 (20 de marzo de 2020): 2058016. http://dx.doi.org/10.1142/s0218001420580161.
Texto completoBeuschel, C. y H. J. Pfleiderer. "Hardwarearchitektur für einen universellen LDPC Decoder". Advances in Radio Science 7 (19 de mayo de 2009): 213–18. http://dx.doi.org/10.5194/ars-7-213-2009.
Texto completoWang, Zhi Jie, Yan Yan Hao y Hui Lian. "Effect of Random Jitter on Performance of LDPC". Applied Mechanics and Materials 380-384 (agosto de 2013): 3513–16. http://dx.doi.org/10.4028/www.scientific.net/amm.380-384.3513.
Texto completoIsmail, Mohamed, Imran Ahmed y Justin Coon. "Low Power Decoding of LDPC Codes". ISRN Sensor Networks 2013 (17 de enero de 2013): 1–12. http://dx.doi.org/10.1155/2013/650740.
Texto completoZhong, Fei y Shu Xu Guo. "Study on a New Joint Source-Channel Decoder Design". Applied Mechanics and Materials 340 (julio de 2013): 471–75. http://dx.doi.org/10.4028/www.scientific.net/amm.340.471.
Texto completoLin, Cheng-Hung, Hsin-Hao Su, Tang-Syun Chen y Cheng-Kai Lu. "Reconfigurable Low-Density Parity-Check (LDPC) Decoder for Multi-Standard 60 GHz Wireless Local Area Networks". Electronics 11, n.º 5 (26 de febrero de 2022): 733. http://dx.doi.org/10.3390/electronics11050733.
Texto completoZhao, Ling, Yi Hou y Rong Ke Liu. "Layered TPMP Decoding for QC-LDPC Codes". Applied Mechanics and Materials 197 (septiembre de 2012): 596–603. http://dx.doi.org/10.4028/www.scientific.net/amm.197.596.
Texto completoTuntoolavest, Usana y Visuttha Manthamkarn. "A Practical Nonbinary Decoder for Low-Density Parity-Check Codes with Packet-Sized Symbols". Engineering Journal 26, n.º 9 (30 de septiembre de 2022): 35–46. http://dx.doi.org/10.4186/ej.2022.26.9.35.
Texto completoMitra, Ved, Mahesh C. Govil, Girdhari Singh y Sanjeev Agrawal. "High Throughput and Resource Efficient Pipelined Decoder Designs for Projective Geometry LDPC Codes". Periodica Polytechnica Electrical Engineering and Computer Science 64, n.º 2 (7 de diciembre de 2019): 179–91. http://dx.doi.org/10.3311/ppee.14807.
Texto completoKakde, Sandeep, Atish Khobragade, Shrikant Ambatkar y Pranay Nandanwar. "Implementation of Layered Decoding Architecture for LDPC Code using Layered Min-Sum Algorithm". IIUM Engineering Journal 18, n.º 2 (1 de diciembre de 2017): 128–36. http://dx.doi.org/10.31436/iiumej.v18i2.677.
Texto completoKuc, Mateusz, Wojciech Sułek y Dariusz Kania. "FPGA-Oriented LDPC Decoder for Cyber-Physical Systems". Mathematics 8, n.º 5 (4 de mayo de 2020): 723. http://dx.doi.org/10.3390/math8050723.
Texto completoWang, Biao. "Novel Early Termination Method of an ADMM-Penalized Decoder for LDPC Codes in the IoT". Security and Communication Networks 2022 (14 de octubre de 2022): 1–13. http://dx.doi.org/10.1155/2022/4599105.
Texto completoTSANG, TONY. "A METHOD FOR PERFORMANCE MODELING AND EVALUATION OF LDPC DECODER ARCHITECTURE". International Journal of Modeling, Simulation, and Scientific Computing 04, n.º 02 (junio de 2013): 1350003. http://dx.doi.org/10.1142/s1793962313500037.
Texto completoWang, Zhong Xun y Xing Long Gao. "Design of Modified Minsum Decoder of LDPC Code in the Simplified Difference-Domain". Applied Mechanics and Materials 385-386 (agosto de 2013): 1576–81. http://dx.doi.org/10.4028/www.scientific.net/amm.385-386.1576.
Texto completoDai, Jingxin, Hang Yin, Yansong Lv, Weizhang Xu y Zhanxin Yang. "Multi-Gbps LDPC Decoder on GPU Devices". Electronics 11, n.º 21 (25 de octubre de 2022): 3447. http://dx.doi.org/10.3390/electronics11213447.
Texto completoMosleh, Mahmood Farhan, Fadhil Sahib Hasan y Ruaa Majeed Azeez. "Design and implementation of log domain decoder". International Journal of Electrical and Computer Engineering (IJECE) 10, n.º 2 (1 de abril de 2020): 1454. http://dx.doi.org/10.11591/ijece.v10i2.pp1454-1468.
Texto completoMohsenin, Tinoosh, Houshmand Shirani-mehr y Bevan M. Baas. "LDPC Decoder with an Adaptive Wordwidth Datapath for Energy and BER Co-Optimization". VLSI Design 2013 (9 de mayo de 2013): 1–14. http://dx.doi.org/10.1155/2013/913018.
Texto completoZenkouar, Fatima Zahrae, Mustapha El Alaoui y Said Najah. "GF(q) LDPC encoder and decoder FPGA implementation using group shuffled belief propagation algorithm". International Journal of Electrical and Computer Engineering (IJECE) 12, n.º 3 (1 de junio de 2022): 2184. http://dx.doi.org/10.11591/ijece.v12i3.pp2184-2193.
Texto completoAnbalgan, Anand y Senthil Kumar.P. "Progressive edge growth LDPC Encoder with spiral search algorithm". International Journal of Engineering & Technology 7, n.º 1.3 (31 de diciembre de 2017): 198. http://dx.doi.org/10.14419/ijet.v7i1.3.10673.
Texto completoRaveendran, Nithin y Bane Vasić. "Trapping Sets of Quantum LDPC Codes". Quantum 5 (14 de octubre de 2021): 562. http://dx.doi.org/10.22331/q-2021-10-14-562.
Texto completoRaveendran, Nithin y Bane Vasić. "Trapping Sets of Quantum LDPC Codes". Quantum 5 (14 de octubre de 2021): 562. http://dx.doi.org/10.22331/q-2021-10-14-562.
Texto completoKang, Peng, Kui Cai y Xuan He. "Design of Mutual-Information-Maximizing Quantized Shuffled Min-Sum Decoder for Rate-Compatible Quasi-Cyclic LDPC Codes". Electronics 11, n.º 19 (6 de octubre de 2022): 3206. http://dx.doi.org/10.3390/electronics11193206.
Texto completoChehade, Tarek, Ludovic Collin, Philippe Rostaing, Emanuel Radoi y Oussama Bazzi. "Power Allocation Optimization: Linear Precoding Adapted to NB-LDPC Coded MIMO Transmission". International Journal of Antennas and Propagation 2015 (2015): 1–11. http://dx.doi.org/10.1155/2015/975139.
Texto completoPetrović, Vladimir y Mezeni El. "Reduced-complexity offset min-sum check node unit for layered 5G LDPC decoder". Telfor Journal 13, n.º 1 (2021): 7–12. http://dx.doi.org/10.5937/telfor2101007p.
Texto completoZhang, Ji, Baoming Bai, Xijin Mu, Hengzhou Xu, Zhen Liu y Huaan Li. "Construction and Decoding of Rate-Compatible Globally Coupled LDPC Codes". Wireless Communications and Mobile Computing 2018 (2018): 1–14. http://dx.doi.org/10.1155/2018/4397671.
Texto completoGrospellier, Antoine, Lucien Grouès, Anirudh Krishna y Anthony Leverrier. "Combining hard and soft decoders for hypergraph product codes". Quantum 5 (15 de abril de 2021): 432. http://dx.doi.org/10.22331/q-2021-04-15-432.
Texto completoLiu, Xiao Jian, Wei Xu y Jue Wang. "LDPC Coded PPM and Iterative Detection for Free-Space Optical Links". Applied Mechanics and Materials 651-653 (septiembre de 2014): 444–50. http://dx.doi.org/10.4028/www.scientific.net/amm.651-653.444.
Texto completoSenthilpari, Chinnaiyan, Rosalind Deena y Lee Lini. "Low power, less occupying area, and improved speed of a 4-bit router/rerouter circuit for low-density parity-check (LDPC) decoders". F1000Research 11 (5 de enero de 2022): 7. http://dx.doi.org/10.12688/f1000research.73404.1.
Texto completoSenthilpari, Chinnaiyan, Rosalind Deena y Lee Lini. "Low power, less occupying area, and improved speed of a 4-bit router/rerouter circuit for low-density parity-check (LDPC) decoders". F1000Research 11 (14 de noviembre de 2022): 7. http://dx.doi.org/10.12688/f1000research.73404.2.
Texto completoZHENG, XIA, FRANCIS C. M. LAU, CHI K. TSE y S. C. WONG. "STUDY OF BIFURCATION BEHAVIOR OF LDPC DECODERS". International Journal of Bifurcation and Chaos 16, n.º 11 (noviembre de 2006): 3435–49. http://dx.doi.org/10.1142/s0218127406016926.
Texto completo