Literatura académica sobre el tema "Isolation de l'accès à la mémoire"

RÉSUMÉ Face au débat qui fait rage, surtout aux États-Unis, à propos de rétablissement, par la voie de psychothérapie ou de la psychanalyse, de la réalité des événements traumatiques, l'auteur insiste sur un usage rigoureux des termes du débat. La théorie freudienne, axée ici autour du concept de réalité psychique, ne saurait se porter à l'appui inconditionnel de Tune ou l'autre des parties en présence (« recovered memories » et « false memories »). Il s'agit au contraire de poser l'originalité du concept de réalité psychique, qui se distingue à la fois de la réalité événementielle et de la pure imagination. L'auteur souligne l'approche spécifiquement psychanalytique de l'accès à la mémoire, et s'en sert pour critiquer tant les notions de « souvenirs retrouvés » que de « faux souvenirs », tout en réaffirmant ce qui serait une éthique fondamentale de la psychanalyse et de toute psychothérapie qui prétend s'en inspirer.

School communities thrive when educators actively foster wellness. Educators working in First Nations communities conceptualize wellness in unique ways and are active agents in creating opportunities to meet their own wellness needs. This research explores conceptions, supports, and challenges related to wellness from the perspectives of teachers and educational assistants from three First Nation schools in northern Alberta. This qualitative case study includes interviews with 19 educators, and preliminary understandings revealed that educators situate their own wellness within the context of the school and larger community. They prioritize physical wellness and understand that emotional and psychological wellness are also often important. Finally, factors such as isolation, land, access, distance, and cost are seen as barriers to wellness by many. These same factors also represent opportunities to engage in wellness in ways that are less accessible to educators working and living in urban centers. We conclude that attention must be paid to the unique educator wellness needs in First Nations community schools as wellness-promoting initiatives are explored. Keywords: wellness, Indigenous education, educator wellness, northern, First Nations Les communautés scolaires s'épanouissent lorsque les éducateurs favorisent activement le bienêtre. Les éducateurs travaillant dans les communautés des Premières nations conceptualisent le bienêtre de façon unique et sont des agents actifs dans la création d'occasions pour répondre à leurs propres besoins en matière de bienêtre. Cette recherche explore les conceptions, les soutiens et les défis liés au bienêtre du point de vue des enseignants et des assistants pédagogiques de trois écoles des Premières nations du nord de l'Alberta. Cette étude de cas qualitative comprend des entrevues avec 19 éducateurs, et les résultats préliminaires révèlent que les éducateurs situent leur propre bienêtre dans le contexte de l'école et de la communauté dans son ensemble. Ils accordent la priorité au bienêtre physique et comprennent que le bienêtre émotionnel et le bienêtre psychologique sont aussi souvent importants. Enfin, des facteurs tels que l'isolement, le territoire, l'accès, la distance et le coût sont considérés par beaucoup comme des obstacles au bienêtre. Ces mêmes facteurs représentent également des occasions de s'engager dans le bienêtre d'une manière qui est moins accessible aux éducateurs travaillant et vivant dans les centres urbains. Nous concluons qu'il faut prêter attention aux besoins uniques des éducateurs en matière de bienêtre dans les écoles communautaires des Premières nations lors de l’exploration d’initiatives de promotion du bienêtre. Mots clés : bienêtre, éducation autochtone, bien-être des éducateurs, du Nord, Premières nations

Background: Misuse of antibiotics is the leading factor promoting emergence of bacterial resistance, a situation that has become a serious public health challenge. Among the leading bacteria that have developed resistance to antibiotics are Staphylococcus aureus, Enterococcus faecalis, Escherichia coli, Klebsiella pneumoniae and Pseudomonas aeruginosa, which have caused infections in patients, resulting in considerable mortality. The objective of this retrospective study was to assess antibiotic resistance rates of bacterial pathogens isolated from clinical specimens in two Lebanese hospitals between the years 2018 and 2019. Methodology: Bacteria isolated from routine clinical specimens collected from hospitalized patients in two hospitals, Haroun and Bekaa, in Lebanon for 2018 and 2019, were analyzed. Bacteria isolation and identification were carried out at the laboratory of each hospital using conventional microbiological methods. Antimicrobial susceptibility testings (AST) of each bacterial isolate to antibiotics were performed by the disc diffusion test and interpreted using EUCAST, CLSI or WHO/AST guidelines. Comparisons of the mean resistance rates of each isolate to individual antibiotics by year of isolation were done using the Z-test and p< 0.05 was considered statistically significant. Results: There were a total of 1698 bacteria isolates recovered from hospitalized patients in the two hospitals for 2018 and 2019, of which 87.5% were Gram-negative and 12.5% were Gram-positive bacteria. The most frequent among the Gram-negative isolates was E. coli (66.1%) followed by P. aeruginosa (13.3%), K. pneumoniae (7.7%), Proteus mirabilis (6.7%) and Enterobacter spp (6.3%), while coagulase positive staphylococci CoPS (68.4%) and E. faecalis (31.6%) were the two Gram positive isolates. Of the Gram-negative isolates over the two-year period, 72.2% of E. coli and 76.3% of K. pneumoniae were resistant to ceftazidime, 93% of P. mirabilis to colistin, and 98% of Enterobacter to cefoxitin, but low resistance rates were demonstrated by E. coli to imipenem (1%), K. pneumoniae to tigecycline and amikacin (0.9%), P. mirabilis to imipinem (2%), and Enterobacter to amikacin, ertapenem and tigecycline (3%). Resistance of P. aeruginosa varied between 2% to colistin and 24% to levofloxacin. For the Gram-positive bacteria, 79.1% of E. faecalis were resistant to erythromycin while 70% of CoPS were resistant to cefoxitin, but no isolate was resistant (0%) to linezolid, and only 1% to teicoplanin. Except for Enterobacter spp that showed significant increase in resistance rates (by 250%) to piperacillin/tazobactam in 2019 over 2018, resistance rates of other Gram-negative isolates significantly decreased in 2019 compared to 2018 (p<0.05). For the Gram-positive isolates, resistance rates to many antibiotics tested significantly increased (by a factor of 36.5 - 2569%) in 2019 compared to 2018 among E. faecalis isolates in contrast to the rates for CoPS which significantly decreased by 16.7 - 65.7%, except for penicillin G which increased by a factor of 123%. Conclusion: Overuse and misuse of antibiotics, which is possible because of the easy access of the populace to these drugs, is a leading factor contributing to the high antibiotic resistance rates in this study. There is need to promote awareness of antimicrobial resistance in Lebanon among students especially in non-health related majors and enactment of govermental policy that will limit access to antibiotics. Keywords: antibiotic resistance; changing pattern; hospitalized patients; retrospective French title: Une étude rétrospective des profils de résistance aux antibiotiques de pathogènes bactériens isolés de patients dans deux hôpitaux libanais pendant deux années consécutives (2018 et 2019) Contexte: La mauvaise utilisation des antibiotiques est le principal facteur favorisant l'émergence de la résistance bactérienne, une situation qui est devenue un sérieux défi de santé publique. Parmi les principales bactéries qui ont développé une résistance aux antibiotiques figurent Staphylococcus aureus, Enterococcus faecalis, Escherichia coli, Klebsiella pneumoniae et Pseudomonas aeruginosa, qui ont provoqué des infections chez les patients, entraînant une mortalité considérable. L'objectif de cette étude rétrospective est d'évaluer les taux de résistance aux antibiotiques des pathogènes bactériens isolés à partir d'échantillons cliniques dans deux hôpitaux Libanais entre les années 2018 et 2019. Méthodologie: Les isolats bactériens prélevés sur des patients hospitalisés dans deux hôpitaux, Haroun et Bekaa, au Liban pour 2018 et 2019, ont été analysés. L'isolement et l'identification des bactéries ont été réalisés au laboratoire de chaque hôpital en utilisant des méthodes microbiologiques conventionnelles. Les tests de sensibilité aux antimicrobiens (AST) de chaque isolat bactérien aux antibiotiques ont été réalisés par le test de diffusion sur disque et interprétés selon les directives EUCAST, CLSI ou WHO/AST. Des comparaisons des taux moyens de résistance de chaque isolat à des antibiotiques individuels par année d'isolement ont été effectuées à l'aide du test Z et p<0,05 a été considéré comme statistiquement significatif. Résultats: Il y a eu un total de 1698 isolats de bactéries récupérés de patients hospitalisés dans les deux hôpitaux durant 2018 et 2019, dont 87,5% étaient à Gram négatif et 12,5% étaient des bactéries à Gram positif. Les isolats à Gram négatif les plus fréquents étaient E. coli (66,1%), suivis de P. aeruginosa (13,3%), K. pneumoniae (7,7%), Proteus mirabilis (6,7%) et Enterobacter spp (6,3%), tandis que les staphylocoques à coagulase positive CoPS (68,4%) et E. faecalis (31,6%) étaient les deux isolats Gram positifs. Parmi les isolats à Gram négatif sur la période de deux ans, 72,2% d'E. coli et 76,3% de K. pneumoniae étaient résistants à la ceftazidime, 93% de P. mirabilis à la colistine et 98% d'Enterobacter à la céfoxitine, mais faible les taux de résistance ont été démontrés par E. coli à l'imipénem (1%), K. pneumoniae à la tigécycline et à l'amikacine (0,9%), P. mirabilis à l'imipinem (2%) et Enterobacter à l'amikacine, à l'ertapénem et à la tigécycline (3%). La résistance de P. aeruginosa variait entre 2% à la colistine et 24% à la lévofloxacine. Pour les bactéries Gram positif, 79,1% des E. faecalis étaient résistantes à l'érythromycine tandis que 70% des CoPS étaient résistantes au céfoxitin, mais aucun isolat n'était résistant (0%) au linézolide et seulement 1% à la teicoplanine. À l'exception d'Enterobacter spp qui ont montré une augmentation significative des taux de résistance (de 250%) à la pipéracilline/tazobactam en 2019 par rapport à 2018, les taux de résistance des autres isolats à Gram négatif ont considérablement diminué en 2019 par rapport à 2018 (p<0,05). Pour les isolats Gram-positifs, les taux de résistance à de nombreux antibiotiques testés ont augmenté de manière significative (d'un facteur de 36,5 à 2569%) en 2019 par rapport à 2018 parmi les isolats d'E. faecalis contrairement aux taux de CoPS qui ont significativement diminué de 16,7 à 65,7%, à l'exception de la pénicilline G qui a augmenté d'un facteur de 123%. Conclusion: la surutilisation et la mauvaise utilisation des antibiotiques, ce qui est possible en raison de l'accès facile de la population à ces médicaments, est l'un des principaux facteurs contribuant aux taux élevés de résistance aux antibiotiques dans cette étude. Il est nécessaire de promouvoir la sensibilisation à la résistance aux antimicrobiens au Liban parmi les étudiants, en particulier dans les spécialisations non liées à la santé, et la promulgation d'une politique gouvernementale qui limitera l'accès non contrôlé aux antibiotiques. Mots clés: résistance aux antibiotiques; changement de modèle; patients hospitalisés; rétrospective

En tant que composant important de la plate-forme cloud, le commutateur virtuel (vSwitch) est responsable de la réalisation de la connectivité réseau entre les machines virtuelles (VM) et les périphériques externes. La plupart des vSwitches existants adoptent le principe de conception partagée, qui détruit l'isolation entre les VMs. Dans vSwitch, différentes VMs se disputent les ressources partagées et accèdent à la mémoire sans restriction, cela les rend incapables de garantir une qualité de service (QoS) réseau stable, tout en faisant face au risque d'attaques de plans de données et d'accès illégaux à la mémoire. Afin de résoudre ces problèmes de performance, de défaillance et de sécurité causés par le manque d'isolement, les principaux travaux et contributions de cette thèse sont les suivants : 1) Méthode QoS réseau basée sur l'isolation du cycle CPU (C2QoS). Cette approche garantit la bande passante du réseau VM en isolant la concurrence des ressources CPU, et en même temps réduisant de 80 % la latence supplémentaire du réseau de VM causée par la concurrence. 2) Mécanisme de défense contre les attaques du plan de données basé sur l'isolement de la table de flux (D-TSE). D-TSE utilise VM comme unité pour séparer la structure de la table de flux afin d'obtenir des performances de classification de paquets indépendantes et une isolation des pannes au prix d'une utilisation CPU supplémentaire de 5 %. 3) Mécanisme d'E/S réseau virtualisé (VNIO) basé sur l'isolation de l'accès mémoire (S2H). Basé sur un modèle de partage de mémoire sécurisé, S2H assure l'isolation et la sécurité de la mémoire des VM au prix d'une latence accrue de 2 à 9 %
As an important component of cloud platform, virtual switch (vSwitch) is responsible for achieving network connectivity between virtual machines (VMs) and external devices. Most existing vSwitches adopt the split design principle, which destroys the isolation between VMs. In vSwitch, different VMs compete for shared resources and unrestricted memory access, making them unable to guarantee stable network quality of service (QoS), while facing the risk of data plane attacks and illegal access to memory. In order to solve these performance, failure and security problems caused by the lack of isolation, the main works and contributions of this thesis are as follows: 1) Network QoS method based on CPU cycle isolation (C2QoS). This approach secures VM network bandwidth by isolating concurrency from CPU resources, and at the same time reduces additional VM network latency caused by concurrency by 80%. 2) Data plane attack defense mechanism based on stream table isolation (D-TSE). D-TSE uses VM as the unit to separate the flow table structure to achieve independent packet classification performance and fault isolation at the cost of 5% additional CPU usage. 3) Virtualized Network I/O (VNIO) mechanism based on Memory Access Isolation (S2H). Based on a secure memory sharing model, S2H provides VM memory isolation and security at the cost of 2-9% increased latency

Notre recherche s'inscrit dans le cadre de la sociologie de la mémoire. L'étude intègre la définition de la mémoire individuelle dans ses conditions sociales de constitution et comme point de vue de l'agent. Nous regardons la production des souvenirs de l'accès à une profession comme expression de l'identité pour soi. L’individu actualise sa mémoire de manière à produire son point de vue sur sa définition objective. Il confirme, infirme ou nuance l'idée de son identité véhiculée par sa profession. Nous accueillons ici l'hypothèse de la dualité entre identité pour soi et identité pour autrui. Une enquête par entretien nous a permis de construire trois manières d'exprimer le point de vue de l'individu sur lui-même et indissociablement son rapport à sa profession, à sa définition pour autrui. Les discours recueillis ne peuvent être analyses ni en terme de mémoire rétrospective ni en terme de mémoire prospective. Nos informateurs affirment, au travers de scènes se développant sur la même trame, ou au travers d'un discours construit autour des mêmes oppositions, une identité avec soi-même. La mémoire qui est ainsi produite est introspective. Selon le rapport à la profession, cette mémoire est celle de l'action, de la virtualité ou de l'indétermination
Our research gets place in sociology of memory. This study integrates the definition of the individual memory in its social conditions of composition and as the point of view of a person. We consider the production of memory in professional access as expression of identity for oneself. The individual actualizes his memory by forming his point of view according to his self-definition. He confirms, denies or changes the idea of his self by means of his profession. We make a distinction between identity for oneself and identity for others. An examination by interview allowed us to frame three ways to express the point of view of the individual on himself together with the relation to his job. There is no possibility to analyze the collected speeches in terms of retrospective memory or prospective memory. Our informants maintain trough acts developing on the same theme, or through speeches constructed around the same oppositions, an identity with oneself. The memory produced in this way in an introspective one. According to the relation to profession, introspective memory is one of action, of potentiality, or of indefiniteness

Cette thèse porte sur la sécurité des programmes et particulièrement en utilisant la compilation pour parvenir à ses fins. La compilation correspond à la traduction des programmes sources écrits par des humains vers du code machine lisible par nos systèmes. Nous explorons les deux manières possible de faire de la compilation sécurisée : la sécurisation et la préservation. Premièrement, nous avons développé CompCertSFI, un compilateur qui sécurise des modules en les isolant dans des zones mémoires restreintes appelées bac à sable. Ces modules sont ensuite incapables d'accéder à des zones mémoires hors de leur bac à sable, ce qui empêche un module malveillant de corrompre d'autres entités du système. Sur le sujet de la préservation, nous avons défini une notion de Préservation de Flot d'Information qui s'applique aux transformations de programme. Cette propriété, lorsqu'elle est appliquée, permet de s'assurer qu'un programme ne devienne moins sécurité durant sa compilation. Notre propriété de préservation est spécifiquement conçus pour préserver les protections contre les attaques de type canaux cachés. Cette nouvelle catégorie d'attaque utilise des médiums physique comme le temps ou la consommation d'énergie qui ne sont pas pris en compte par les compilateurs actuels
Our society has been growingly dependent on computer systems and this tendency will not slow down in the incoming years. Similarly, interests over cybersecurity have been increasing alongside the possible consequences brought by successful attacks on these systems. This thesis tackles the issue of security of systems and especially focuses on compilation to achieve its goal. Compilation is the process of translating source programs written by humans to machine code readable by our systems. We explore the two possible behaviours of a secure compiler which are enforcement and preservation. First, we have developed CompCertSFI, a compiler which enforces the isolation of modules into closed memory areas called sandboxes. These modules are then unable to access memory regions outside of their sandbox which prevents any malicious module from corrupting other entities of the system. On the topic of security preservation, we defined a notion of Information Flow Preserving transformation to make sure that a program does get less secure during compilation. Our property is designed to preserve security against side-channel attacks. This new category of attacks uses physical mediums such as time or power consumption which are taken into account by current compilers

L'évolution de la technologie VLSI permet aux systèmes sur puce (SoCs) d'intégrer de nombreuses fonctions hétérogènes dans une seule puce et demande, en raison de contraintes économiques, une unique mémoire externe partagée (SDRAM). Par conséquent, la conception du système de mémoire principale, et plus particulièrement l'architecture du contrôleur de mémoire, est devenu un facteur très important dans la détermination de la performance globale du système. Le choix d'un contrôleur de mémoire qui répond aux besoins de l'ensemble du système est une question complexe. Cela nécessite l'exploration de l'architecture du contrôleur de mémoire, puis la validation de chaque configuration par simulation. Bien que l'exploration de l'architecture du contrôleur de mémoire soit un facteur clé pour une conception réussite d'un système, l'état de l'art sur les contrôleurs de mémoire ne présente pas des architectures aussi flexibles que nécessaire pour cette tâche. Même si certaines d'entre elles sont configurables, l'exploration est restreinte à des ensembles limités de paramètres tels que la profondeur des tampons, la taille du bus de données, le niveau de la qualité de service et la distribution de la bande passante. Plusieurs classes de trafic coexistent dans les applications réelles, comme le trafic de service au mieux et le trafic de service garanti qui accèdent à la mémoire partagée d'une manière concurrente. En conséquence, la considération de l'interaction entre le système de mémoire et la structur d'interconnexion est devenue vitale dans les SoCs actuels. Beaucoup de réseaux sur puce (NoCs) fournissent des services aux classes de trafic pour répondre aux exigences des applications. Cependant, très peu d'études considèrent l'accès à la SDRAM avec une approche système, et prennent en compte la spécificité de l'accès à la SDRAM dans les systèmes sur puce à base de réseaux intégrés. Cette thèse aborde le sujet de l'accès à la mémoire dynamique SDRAM dans les systèmes sur puce à base de réseaux intégrés. Nous introduisons une architecture de contrôleur de mémoire totalement configurable basée sur des blocs fonctionnels configurables, et proposons un modèle de simulation associé relativement précis temporellement et à haut niveau d'abstraction. Ceci permet l'exploration du sous-système de mémoire grâce à la facilité de configuration de l'architecture du contrôleur de mémoire. En raison de la discontinuité de services entre le réseau sur puce et le contrôleur de mémoire, nous proposons également dans le cadre de cette thèse un protocole de contrôle de flux de bout en bout pour accéder à la mémoire à travers un contrôleur de mémoire multiports. L'idée, simple sur le principe mais novatrice car jamais proposée à notre connaissance, se base sur l'exploitation des informations sur l'état du contrôleur de mémoire dans le réseau intégré. Les résultats expérimentaux montrent qu'en contrôlant l'injection du trafic de service au mieux dans le réseau intégré, notre protocole augmente les performances du trafic de service garanti en termes de bande passante et de latence, tout en préservant la bande passante moyenne du trafic de service au mieux.

L'évolution de la technologie VLSI permet aux systèmes sur puce (SoCs) d'intégrer de nombreuses fonctions hétérogènes dans une seule puce et demande, en raison de contraintes économiques, une unique mémoire externe partagée (SDRAM). Par conséquent, la conception du système de mémoire principale, et plus particulièrement l'architecture du contrôleur de mémoire, est devenu un facteur très important dans la détermination de la performance globale du système. Le choix d'un contrôleur de mémoire qui répond aux besoins de l'ensemble du système est une question complexe. Cela nécessite l'exploration de l'architecture du contrôleur de mémoire, puis la validation de chaque configuration par simulation. Bien que l'exploration de l'architecture du contrôleur de mémoire soit un facteur clé pour une conception réussite d'un système, l'état de l'art sur les contrôleurs de mémoire ne présente pas des architectures aussi flexibles que nécessaire pour cette tâche. Même si certaines d'entre elles sont configurables, l'exploration est restreinte à des ensembles limités de paramètres tels que la profondeur des tampons, la taille du bus de données, le niveau de la qualité de service et la distribution de la bande passante. Plusieurs classes de trafic coexistent dans les applications réelles, comme le trafic de service au mieux et le trafic de service garanti qui accèdent à la mémoire partagée d'une manière concurrente. En conséquence, la considération de l'interaction entre le système de mémoire et la structure d'interconnexion est devenue vitale dans les SoCs actuels. Beaucoup de réseaux sur puce (NoCs) fournissent des services aux classes de trafic pour répondre aux exigences des applications. Cependant, très peu d'études considèrent l'accès à la SDRAM avec une approche système, et prennent en compte la spécificité de l'accès à la SDRAM dans les systèmes sur puce à base de réseaux intégrés. Cette thèse aborde le sujet de l'accès à la mémoire dynamique SDRAM dans les systèmes sur puce à base de réseaux intégrés. Nous introduisons une architecture de contrôleur de mémoire totalement configurable basée sur des blocs fonctionnels configurables, et proposons un modèle de simulation associé relativement précis temporellement et à haut niveau d'abstraction. Ceci permet l'exploration du sous-système de mémoire grâce à la facilité de configuration de l'architecture du contrôleur de mémoire. En raison de la discontinuité de services entre le réseau sur puce et le contrôleur de mémoire, nous proposons également dans le cadre de cette thèse un protocole de contrôle de flux de bout en bout pour accéder à la mémoire à travers un contrôleur de mémoire multiports. L'idée, simple sur le principe mais novatrice car jamais proposée à notre connaissance, se base sur l'exploitation des informations sur l'état du contrôleur de mémoire dans le réseau intégré. Les résultats expérimentaux montrent qu'en contrôlant l'injection du trafic de service au mieux dans le réseau intégré, notre protocole augmente les performances du trafic de service garanti en termes de bande passante et de latence, tout en préservant la bande passante moyenne du trafic de service au mieux
The ongoing advancements in VLSI technology allow System-on-Chip (SoC) to integrate many heterogeneous functions into a single chip, but still demand, because of economical constraints, a single and shared main off-chip SDRAM. Consequently, main memory system design, and more specifically the architecture of the memory controller, has become an increasingly important factor in determining the overall system performance. Choosing a memory controller design that meets the needs of the whole system is a complex issue. This requires the exploration of the memory controller architecture, and then the validation of each configuration by simulation. Although the architecture exploration of the memory controller is a key to successful system design, state of the art memory controllers are not as flexible as necessary for this task. Even if some of them present a configurable architecture, the exploration is restricted to limited sets of parameters such as queue depth, data bus size, quality-of-service level, and bandwidth distribution. Several classes of traffic co-exist in real applications, e.g. best effort traffic and guaranteed service traffic, and access the main memory. Therefore, considering the interaction between the memory subsystem and the interconnection system has become vital in today's SoCs. Many on chip networks provide guaranteed services to traffic classes to satisfy the applications requirements. However, very few studies consider the SDRAM access within a system approach, and take into account the specificity of the SDRAM access as a target in NoC-based SoCs. This thesis addresses the topic of dynamic access to SDRAM in NoC-based SoCs. We introduce a totally customizable memory controller architecture based on fully configurable building components and design a high level cycle approximate model for it. This enables the exploration of the memory subsystem thanks to the ease of configuration of the memory controller architecture. Because of the discontinuity of services between the network and the memory controller, we also propose within the framework of this thesis an Extreme End to End flow control protocol to access the memory device through a multi-port memory controller. The simple yet novel idea is to exploit information about the memory controller status in the NoC. Experimental results show that by controlling the best effort traffic injection in the NoC, our protocol increases the performance of the guaranteed service traffic in terms of bandwidth and latency, while maintaining the average bandwidth of the best effort traffic

Cette thèse cherche à définir la fonction du chant dans un système nord-amérindien de transmission orale des savoirs, et cela à l’exemple des Shuswap, qui attribuent une grande importance à leur « propriété intellectuelle ». La thèse est divisée en 4 sections. Section 1 comporte une introduction ethnographique générale au travail (l’ »aire culturelle » du Plateau et son histoire, ensuite les Secwepemc plus précisément) et présente le concept de la thèse, fondée sur une méthode de travail combinant une longue recherche sur le terrain et l’étude des sources écrites. Section 2 confronte les études éthno-musicologiques existantes sur le Plateau avec la manière secwepemc. Section 3 présente quelques aspects de la manière secwepemc de concevoir le « monde intégral », ainsi que les trois systèmes de classification du répertoire (utilisation, origine, droits d’accès). Section 4 comporte l’analyse de la place du chant face à d’autres voies de transmission orale (cérémonies, rituels, mythes et histoires), et la tentative d’approcher de manière holistique cette culture à partir de sa conception du chant
Cette thèse cherche à définir la fonction du chant dans un système nord-amérindien de transmission orale des savoirs, et cela à l’exemple des Shuswap, qui attribuent une grande importance à leur « propriété intellectuelle ». La thèse est divisée en 4 sections. Section 1 comporte une introduction ethnographique générale au travail (l’ »aire culturelle » du Plateau et son histoire, ensuite les Secwepemc plus précisément) et présente le concept de la thèse, fondée sur une méthode de travail combinant une longue recherche sur le terrain et l’étude des sources écrites. Section 2 confronte les études éthno-musicologiques existantes sur le Plateau avec la manière secwepemc. Section 3 présente quelques aspects de la manière secwepemc de concevoir le « monde intégral », ainsi que les trois systèmes de classification du répertoire (utilisation, origine, droits d’accès). Section 4 comporte l’analyse de la place du chant face à d’autres voies de transmission orale (cérémonies, rituels, mythes et histoires), et la tentative d’approcher de manière holistique cette culture à partir de sa conception du chant

Ce travail de thèse, s'inscrit dans une vision où la mémoire est considérée comme un système unique conservant l'ensemble de nos expériences vécues sous forme de traces multidimensionnelles, c'est-à-dire reflétant les propriétés sensori-motrices de nos expériences passées. De plus, dans cette perspective, les connaissances ne sont pas récupérées en mémoire (i.e. mémoire de contenu) mais émergent de l'interaction entre la situation actuelle et les traces de situations passées (i.e. mémoire des processus). Cette émergence des connaissances est le produit de la dynamique de mécanismes d'activation et d'intégration (modèle Act-In, Versace et al, 2014). Notre objectif était d'étudier l'influence de cette dynamique sur l'efficacité d'une activité discriminante, c'est-à-dire sur notre capacité à distinguer une connaissance d'une autre connaissance (e.g. rappel, reconnaissance). Nous avons alors réalisé deux séries d'expériences, afin de montrer que cette efficacité dépend à la fois des caractéristiques de la trace (i.e. distinctivité de la trace) et de celles de la situation (i.e. similarité entre les indices de récupération et les traces). Dans un premier temps, nous avons choisi de manipuler la distinctivité de la trace par le biais d'un paradigme d'isolation. Dans un deuxième temps nous nous sommes centrés sur la similarité motrice entre la situation de récupération et les traces d'expériences passées. La difficulté à observer des différences significatives (1ère série d'expériences) et l'originalité de certains résultats (2ème série d'expériences) tendent à confirmer l'idée d'une mémoire permettant la construction d'un comportement en réponse à une situation donnée
This thesis is part of a vision where memory is considered as a unique system maintaining all of our experiences in multidimensional memory traces, that is to say, reflecting sensorimotor properties from our past experiences. Moreover, from this perspective, knowledge is not retrieved in memory (i.e. memory content), but emerges from the interaction between the current situation and traces of past situations (i.e. memory processes). This emerging knowledge is the product of the dynamics of activation and integration mechanisms (Act-In Model, Versace et al, 2014). Our objective was to investigate the influence of these dynamics on the effectiveness of discriminant activity, that is to say, our ability to distinguish one specific knowledge from other ones (e.g. recall, recognition). We then conducted two sets of experiments to show that this efficiency depends on both the characteristics of the memory trace (i.e. trace distinctiveness) and those of the situation (i.e. similarity between the retrieval cues and memory traces). Primarily, we chose to manipulate the trace distinctiveness through an isolation paradigm. Secondly we focused on motor similarity between the retrieval situation and traces of past experiences. The difficulty to observe significant differences (first serie of experiments) and the originality of some results (second serie of experiments) tend to support the idea of a memory allowing the construction of behavior in response to a given situation

Les noyaux de systèmes d'exploitation manipulent des données fournies par les programmes utilisateur via les appels système. Si elles sont manipulées sans prendre une attention particulière, une faille de sécurité connue sous le nom de Confused Deputy Problem peut amener à des fuites de données confidentielles ou l'élévation de privilèges d'un attaquant. Le but de cette thèse est d'utiliser des techniques de typage statique afin de détecter les manipulations dangereuses de pointeurs contrôlés par l'espace utilisateur. La plupart des systèmes d'exploitation sont écrits dans le langage C. On commence par en isoler un sous-langage sûr nommé Safespeak. Sa sémantique opérationnelle et un premier système de types sont décrits, et les propriétés classiques de sûreté du typage sont établies. La manipulation des états mémoire est formalisée sous la forme de lentilles bidirectionnelles, qui permettent d'encoder les mises à jour partielles des états et variables. Un première analyse sur ce langage est décrite, permettant de distinguer les entiers utilisés comme bitmasks, qui sont une source de bugs dans les programmes C.

Dans cette thèse nous proposons un nouveau concept de noyau adapté à la preuve que nous avons appelé « proto-noyau ». Il s’agit d’un noyau de système d’exploitation minimal où la minimisation de sa taille est principalement motivée par la réduction du coût de la preuve mais aussi de la surface d’attaque. Ceci nous amène à définir une nouvelle stratégie de « co-design » du noyau et de sa preuve. Elle est fondée principalement sur les feedbacks entre les différentes phases de développement du noyau, allant de la définition des besoins jusqu’à la vérification formelle de ses propriétés. Ainsi, dans ce contexte nous avons conçu et implémenté le proto-noyau Pip. L’ensemble de ses appels système a été choisi minutieusement pendant la phase de conception pour assurer à la fois la faisabilité de la preuve et l’utilisabilité du système. Le code de Pip est écrit en Gallina (le langage de spécification de l’assistant de preuve Coq) puis traduit automatiquement vers le langage C. La propriété principale étudiée dans ces travaux est une propriété de sécurité, exprimée en termes d’isolation mémoire. Cette propriété a été largement étudiée dans la littérature de par son importance. Ainsi, nos travaux consistent plus particulièrement à orienter le développement des concepts de base de ce noyau minimaliste par la vérification formelle de cette propriété. La stratégie de vérification a été expérimentée, dans un premier temps, sur un modèle générique de micro-noyau que nous avons également écrit en Gallina. Par ce modèle simplifié de micro-noyau nous avons pu valider notre approche de vérification avant de l’appliquer sur l’implémentation concrète du proto-noyau Pip
In this thesis we propose a new kernel concept adapted to verification that we have called protokernel. It is a minimal operating system kernel where the minimization of its size is motivated by the reduction of the cost of proof and of the attack surface. This leads us to define a new strategy of codesign of the kernel and its proof. It is based mainly on the feedbacks between the various steps of development of the kernel, ranging from the definition of its specification to the formal verification of its properties. Thus, in this context we have designed and implemented the Pip protokernel. All of its system calls were carefully identified during the design step to ensure both the feasibility of proof and the usability of the system. The code of Pip is written in Gallina (the specification language of the Coq proof assistant) and then automatically translated into C code. The main property studied in this work is a security property, expressed in terms of memory isolation. This property has been largely discussed in the literature due to its importance. Thus, our work consists more particularly in guiding the developer to define the fundamental concepts of this minimalistic kernel through the formal verification of its isolation property. The verification strategy was first experimented with a generic microkernel model that we also wrote in Gallina. With this simplified microkernel model we were able to validate our verification approach before applying it to the concrete implementation of the Pip protokernel