Dissertations / Theses on the topic 'Turbo codes'
To see the other types of publications on this topic, follow the link: Turbo codes.
Create a spot-on reference in APA, MLA, Chicago, Harvard, and other styles
Consult the top 50 dissertations / theses for your research on the topic 'Turbo codes.'
Next to every source in the list of references, there is an 'Add to bibliography' button. Press on it, and we will generate automatically the bibliographic reference to the chosen work in the citation style you need: APA, MLA, Harvard, Chicago, Vancouver, etc.
You can also download the full text of the academic publication as pdf and read online its abstract whenever available in the metadata.
Browse dissertations / theses on a wide variety of disciplines and organise your bibliography correctly.
1
Fournier, Stéphan. "Turbo codes." Thesis, National Library of Canada = Bibliothèque nationale du Canada, 1997. http://www.collectionscanada.ca/obj/s4/f2/dsk2/ftp04/mq22763.pdf.
Full text
2
Yan, Yun. "Turbo codes." Ohio : Ohio University, 1999. http://www.ohiolink.edu/etd/view.cgi?ohiou1175200238.
Full text
3
Abbara, Mamdouh. "Turbo-codes quantiques." Phd thesis, Ecole Polytechnique X, 2013. http://pastel.archives-ouvertes.fr/pastel-00842327.
Full textAbstract:
L'idée des turbo-codes, construction très performante permettant l'encodage de l'information classique, ne pouvait jusqu'à présent pas être transposé au problème de l'encodage de l'information quantique. En effet, il subsistait des obstacles tout aussi théoriques que relevant de leur implémentation. A la version quantique connue de ces codes, on ne connaissait ni de résultat établissant une distance minimale infinie, propriété qui autorise de corriger un nombre arbitraire d'erreurs, ni de décodage itératif efficace, car les turbo-encodages quantiques, dits catastrophiques, propagent certaines erreurs lors d'un tel décodage et empêchent son bon fonctionnement. Cette thèse a permis de relever ces deux défis, en établissant des conditions théoriques pour qu'un turbo-code quantique ait une distance minimale infinie, et d'autre part, en exhibant une construction permettant au décodage itératif de bien fonctionner. Les simulations montrent alors que la classe de turbo-codes quantiques conçue est efficace pour transmettre de l'information quantique via un canal dépolarisant dont l'intensité de dépolarisation peut aller jusqu'à p = 0,145. Ces codes quantiques, de rendement constant, peuvent aussi bien être utilisés directement pour encoder de l'information quantique binaire, qu'être intégrés comme modules afin d'améliorer le fonctionnement d'autres codes tels que les LDPC quantiques.
4
Xia, Bo. "Importance sampling for LDPC codes and turbo-coded CDMA." Diss., The University of Arizona, 2004. http://hdl.handle.net/10150/290093.
Full textAbstract:
Low-density parity-check (LDPC) codes have shown capacity-approaching performance with soft iterative decoding algorithms. Simulating LDPC codes at very low error rates normally takes an unacceptably long time. We consider importance sampling (IS) schemes for the error rate estimation of LDPC codes, with the goal of dramatically reducing the necessary simulation time. In IS simulations, the sample distribution is biased to emphasize the occurrence of error events and efficiency can be achieved with properly biased sample distributions. For LDPC codes, we propose an IS scheme that overcomes a difficulty in traditional IS designs that require codebook information. This scheme is capable of estimating both codeword and bit error rates. As an example, IS gains on the order of 105 are observed at a bit error rate (BER) of 10-15 for a (96, 48) code. We also present an importance sampling scheme for the decoding of loop-free multiple-layer trees. This scheme is asymptotically efficient in that, for an arbitrary tree and a given estimation precision, the required number of simulations is inversely proportional to the noise standard deviation. The motivation of this study is to shed light on an asymptotically efficient IS design for LDPC code simulations. For an example depth-3 regular tree, we show that only 2400 simulation runs are needed to achieve a 10% estimation precision at a BER of 10-75. Similar promising results are also shown for a length-9 rate-1/3 regular code after being converted to a decoding tree. Finally, we consider a convolutionally coded CDMA system with iterative multiuser detection and decoding. In contrast to previous work in this area, a differential encoder is inserted to effect an interleaver gain. We view the CDMA channel as a periodically time-varying ISI channel. The receiver jointly decodes the differential encoders and the CDMA channel with a combined trellis, and shares soft output information with the convolutional decoders in an iterative (turbo) fashion. Dramatic gains over conventional convolutionally coded systems are demonstrated via simulation. We also show that there exists an optimal code rate under a bandwidth constraint. The performance and optimal code rates are also demonstrated via density evolution analysis.
5
Sauvé, Pierre-Paul. "Multibit decoding of turbo codes." Thesis, National Library of Canada = Bibliothèque nationale du Canada, 1998. http://www.collectionscanada.ca/obj/s4/f2/dsk1/tape10/PQDD_0004/MQ40947.pdf.
Full text
6
SILVA, AMANDA CUNHA. "PERFORMANCE ANALYSIS OF TURBO CODES." PONTIFÍCIA UNIVERSIDADE CATÓLICA DO RIO DE JANEIRO, 2006. http://www.maxwell.vrac.puc-rio.br/Busca_etds.php?strSecao=resultado&nrSeq=9445@1.
Full textAbstract:
CONSELHO NACIONAL DE DESENVOLVIMENTO CIENTÍFICO E TECNOLÓGICOCódigos turbo são uma técnica de correção de erro eficiente que vem sendo proposta em diversos padrões de comunicações atuais. Esta técnica apresenta um desempenho que se aproxima dos limites teóricos estabelecidos na Teoria de Codificação. A razão para o excelente desempenho deste tipo de código baseia-se em dois fatores: uma estrutura de codificação composta por codificadores concatenados e uma estrutura de decodificação iterativa. Neste trabalho é realizada uma revisão da literatura onde a decodificação turbo é discutida segundo duas abordagens: uma que baseia-se na estrutura dos codificadores empregados e outra baseada na moderna teoria de grafos- fatores. O desempenho destes códigos é avaliado através de simulações. São considerados fatores como a estrutura dos codificadores, o tipo de modulação empregada, o algoritmo de decodificação utilizado, entre outros.
Turbo codes are an efficient error correcting technique that has been proposed for many communications standards. This technique achieves a performance that is near the theoretical limits established by Information Theory. The reason for this excellent performance of turbo codes relies on two aspects: a coding structure that is composed by concatenated encoders and an iterative decoding procedure. In the literature, two approaches for turbo decoding are presented: one that is based on the encoder structure and another that is built around the factor graphs theory. Both approaches are discussed in this work. Performance evaluation for these codes are obtained through simulations. Some aspects such as encoder structure, modulation scheme and decoding algorithm are considered and evaluated. Also codes derived from turbo codes by puncturing and shortening have been studied in this work.
7
Podemski, Robert. "Analyse spectrale des turbo codes." Rennes 1, 1998. http://www.theses.fr/1998REN10150.
Full textAbstract:
Cette these est dediee aux proprietes spectrales des turbo-codes. Un nouvel algorithme de calcul du spectre des distances de hamming, appele algorithme de la fenetre coulissante, est propose. Cet algorithme est base sur l'algorithme de fano et utilise le concept de suite de retour a zero introduit dans cette these. L'algorithme de la fenetre coulissante tire avantage des proprietes des turbo-codes et, de ce fait, presente une complexite bien inferieure a celle de l'algorithme de fano, permettant ainsi le calcul du spectre des distances pour des turbo-codes utilisant un entrelacement pouvant atteindre 4. 000 bits. La seconde partie de la these donne les regles de construction de turbo-codes, presentant de bons spectres de distance. Les differents criteres que doivent remplir les elements constitutifs du turbo-codeur i. E. Les codes recursifs systematiques, l'entrelacement et le masque de poinconnage de facon a obtenir de bonnes performances sont alors donnes. Les resultats analytique sont verifies par la simulation, aussi bien dans le cas du decodage optimal que non-optimal (iteratif).
8
Kim, Han Jo. "Improving turbo codes through code design and hybrid ARQ." [Gainesville, Fla.] : University of Florida, 2005. http://purl.fcla.edu/fcla/etd/UFE0012169.
Full text
9
Martin, Philippa Anne. "Adaptive iterative decoding : block turbo codes and multilevel codes." Thesis, University of Canterbury. Electrical and Electronic Engineering, 2001. http://hdl.handle.net/10092/7853.
Full textAbstract:
New adaptive, iterative approaches to the decoding of block Turbo codes and multilevel codes are developed. Block Turbo codes are considered as they can readily provide high data rates, low decoding complexity and good performance. Multilevel codes are considered as they provide a moderate complexity approach to a high complexity code and can provide codes with good bandwidth efficiency.
The work develops two adaptive sub-optimal soft output decoding algorithms for block Turbo codes. One is based on approximation and the other on the distance properties of the component codes. They can be used with different codes, modulation schemes, channel conditions and in different applications without modification. Both approaches provide improved performance compared to previous approaches on the additive white Gaussian noise (AWGN) channel. The approximation based adaptive algorithm is also investigated on the uncorrelated Rayleigh fiat fading channel and is shown to improve performance over previous approaches.
Multilevel codes are typically decoded using a multistage decoder (MSD) for complexity reasons. Each level passes hard decisions to subsequent levels. If the approximation based adaptive algorithm is used to decode component codes in a traditional MSD it improves performance significantly. Performance can be improved further by passing reliability (extrinsic) information to all previous and subsequent levels using an iterative MSD. A new iterative multistage decoding algorithm for multilevel codes is developed by treating the extrinsic information as a Gaussian random variable. If the adaptive algorithms are used in conjunction with iterative multistage decoding on the AWGN channel, then a significant improvement in performance is obtained compared to results using a traditional MSD.
10
Tixier, Audrey. "Reconnaissance de codes correcteurs." Electronic Thesis or Diss., Paris 6, 2015. http://www.theses.fr/2015PA066554.
Full textAbstract:
Dans cette thèse, nous nous intéressons au problème de la reconnaissance de code. Ce problème se produit principalement lorsqu'une communication est observée dans un milieu non-coopératif. Une liste de mots bruités issus d'un code inconnu est obtenue, l'objectif est alors de retrouver l'information contenue dans ces mots bruités. Pour cela, le code utilisé est reconstruit afin de décoder les mots observés. Nous considérons ici trois instances de ce problème et proposons pour chacune d'elle une nouvelle méthode. Dans la première, nous supposons que le code utilisé est un turbo-code et nous proposons une méthode pour reconstruire la permutation interne (les autres éléments du turbo-codeur pouvant être facilement reconstruits grâce aux méthodes existantes). Cette permutation est reconstruite pas à pas en recherchant l'indice le plus probable à chaque instant. Plus précisément, la probabilité de chaque indice est déterminée avec l'aide de l'algorithme de décodage BCJR. Dans la seconde, nous traitons le problème de la reconnaissance des codes LDPC en suggérant une nouvelle méthode pour retrouver une liste d'équations de parité de petits poids. Celle-ci généralise et améliore les méthodes existantes. Finalement, avec la dernière méthode, nous reconstruisons un code convolutif entrelacé. Cette méthode fait appel à la précédente pour retrouver une liste d'équations de parité satisfaites par le code entrelacé. Puis, en introduisant une représentation sous forme de graphe de l'intersection de ces équations de parité, nous retrouvons simultanément l'entrelaceur et le code convolutifIn this PhD, we focus on the code reconstruction problem. This problem mainly arises in a non-cooperative context when a communication consisting of noisy codewords stemming from an unknown code is observed and its content has to be retrieved by recovering the code that is used for communicating and decoding with it the noisy codewords. We consider here three possible scenarios and suggest an original method for each case. In the first one, we assume that the code that is used is a turbo-code and we propose a method for reconstructing the associated interleaver (the other components of the turbo-code can be easily recovered by the existing methods). The interleaver is reconstructed step by step by searching for the most probable index at each time and by computing the relevant probabilities with the help of the BCJR decoding algorithm. In the second one, we tackle the problem of reconstructing LDPC codes by suggesting a new method for finding a list of parity-check equations of small weight that generalizes and improves upon all existing methods. Finally, in the last scenario we reconstruct an unknown interleaved convolutional code. In this method we used the previous one to find a list of parity-check equations for this code. Then, by introducing a graph representing how these parity-check equations intersect we recover at the same time the interleaver and the convolutional code
11
Šedý, Jakub. "Turbo konvoluční a turbo blokové kódy." Master's thesis, Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií, 2011. http://www.nusl.cz/ntk/nusl-219287.
Full textAbstract:
The aim is to explain the Turbo convolutional and block turbo codes and decoding the secure message. The practical part focuses on the design of a demonstration program in Matlab. The work is divided into four parts. The first two deal with theoretical analysis of coding and decoding. The third section contains a description created a demonstration program that allows you to navigate the process of encoding and decoding. The fourth is devoted to simulation and performance of turbo codes.
12
Osseiran, Afif Hani. "Sur le décodage des codes turbo." Thesis, National Library of Canada = Bibliothèque nationale du Canada, 1999. http://www.collectionscanada.ca/obj/s4/f2/dsk1/tape8/PQDD_0028/MQ49797.pdf.
Full text
13
Lajnef, Khaled. "Étude des performances des codes turbo." Thesis, National Library of Canada = Bibliothèque nationale du Canada, 2001. http://www.collectionscanada.ca/obj/s4/f2/dsk3/ftp05/MQ65584.pdf.
Full text
14
Tanriover, Cagri C. "Improved turbo codes for data transmission." Thesis, Lancaster University, 2002. http://ethos.bl.uk/OrderDetails.do?uin=uk.bl.ethos.288960.
Full text
15
Hebbes, Luke. "Turbo codes for real-time applications." Thesis, Kingston University, 2004. http://eprints.kingston.ac.uk/20726/.
Full text
16
Faudeil, Stéphane. "Les turbo-codes à haut débit." Brest, 1994. http://www.theses.fr/1994BRES2019.
Full textAbstract:
Les turbo-codes constituent une nouvelle classe de codes correcteurs d'erreurs elaboree a partir d'une concatenation parallele de 2 codes convolutifs systematiques recursifs a faible nombre d'etats separes par un entrelaceur. Leur decodage, realise sous forme iterative, conduit a des performances superieures a celles de tout autre code correcteur. Le processus iteratif se traduit en pratique par une structure modulaire de decodage. Le module etant d'une complexite limitee, les problemes de dissipation aux hautes frequences sont evacues. Les turbo-codes semblent donc etre bien adaptes aux applications a haut debit (> 150 moits/s). Le travail de these a porte sur l'etude d'architectures paralleles permettant d'atteindre ces debits eleves. Le temps d'acces des memoires ram utilisees dans les entrelaceurs limite la frequence de fonctionnement du turbo-codeur/decodeur. Un entrelacement parallele, de performances identiques a celles de l'entrelaceur classique, a ete imagine, pour en diminuer artificiellement les temps critiques. Une seconde contrainte temporelle apparait dans les deux decodeurs de viterbi a decisions ponderees presents dans le module. Trois solutions sont proposees: l'utilisation de l'arithmetique carry save dans les processeurs acs (add compare select), le traitement de deux etapes de treillis en une seule recursion des processeurs acs, le decodage de facon concurrente de 2 ou 3 sequences independantes et alternees. Une comparaison de performances (complexite, vitesse et dissipation) permet de degager la seconde solution comme etant la plus appropriee. Pour un debit de transmission de 150 moits/s, sur la base d'une technologie cmos 0. 6 , la puissance dissipee par le module est de 2. 2 w, et la surface occupee (cur du circuit) est de 30 mm#2
17
Raouafi, Fathi. "Adéquation turbo codes/processeurs de signal." Brest, 2001. http://www.theses.fr/2001BRES2010.
Full text
18
Tixier, Audrey. "Reconnaissance de codes correcteurs." Thesis, Paris 6, 2015. http://www.theses.fr/2015PA066554/document.
Full textAbstract:
Dans cette thèse, nous nous intéressons au problème de la reconnaissance de code. Ce problème se produit principalement lorsqu'une communication est observée dans un milieu non-coopératif. Une liste de mots bruités issus d'un code inconnu est obtenue, l'objectif est alors de retrouver l'information contenue dans ces mots bruités. Pour cela, le code utilisé est reconstruit afin de décoder les mots observés. Nous considérons ici trois instances de ce problème et proposons pour chacune d'elle une nouvelle méthode. Dans la première, nous supposons que le code utilisé est un turbo-code et nous proposons une méthode pour reconstruire la permutation interne (les autres éléments du turbo-codeur pouvant être facilement reconstruits grâce aux méthodes existantes). Cette permutation est reconstruite pas à pas en recherchant l'indice le plus probable à chaque instant. Plus précisément, la probabilité de chaque indice est déterminée avec l'aide de l'algorithme de décodage BCJR. Dans la seconde, nous traitons le problème de la reconnaissance des codes LDPC en suggérant une nouvelle méthode pour retrouver une liste d'équations de parité de petits poids. Celle-ci généralise et améliore les méthodes existantes. Finalement, avec la dernière méthode, nous reconstruisons un code convolutif entrelacé. Cette méthode fait appel à la précédente pour retrouver une liste d'équations de parité satisfaites par le code entrelacé. Puis, en introduisant une représentation sous forme de graphe de l'intersection de ces équations de parité, nous retrouvons simultanément l'entrelaceur et le code convolutifIn this PhD, we focus on the code reconstruction problem. This problem mainly arises in a non-cooperative context when a communication consisting of noisy codewords stemming from an unknown code is observed and its content has to be retrieved by recovering the code that is used for communicating and decoding with it the noisy codewords. We consider here three possible scenarios and suggest an original method for each case. In the first one, we assume that the code that is used is a turbo-code and we propose a method for reconstructing the associated interleaver (the other components of the turbo-code can be easily recovered by the existing methods). The interleaver is reconstructed step by step by searching for the most probable index at each time and by computing the relevant probabilities with the help of the BCJR decoding algorithm. In the second one, we tackle the problem of reconstructing LDPC codes by suggesting a new method for finding a list of parity-check equations of small weight that generalizes and improves upon all existing methods. Finally, in the last scenario we reconstruct an unknown interleaved convolutional code. In this method we used the previous one to find a list of parity-check equations for this code. Then, by introducing a graph representing how these parity-check equations intersect we recover at the same time the interleaver and the convolutional code
19
List, Nancy Brown. "Low-Complexity Interleaver Design for Turbo Codes." Diss., Georgia Institute of Technology, 2004. http://hdl.handle.net/1853/5096.
Full textAbstract:
A low-complexity method of interleaver design, sub-vector interleaving, for both parallel and serially concatenated convolutional codes (PCCCs and SCCCs, respectively) is presented here. Since the method is low-complexity, it is uniquely suitable for designing long interleavers.
Sub-vector interleaving is based on a dynamical system representation of the constituent encoders employed by PCCCs and SCCCs. Simultaneous trellis termination can be achieved with a single tail sequence using sub-vector interleaving for both PCCCs and SCCCs. In the case of PCCCs, the error floor can be lowered by sub-vector interleaving which allows for an increase in the weight of the free distance codeword and the elimination of the lowest weight codewords generated by weight-2 terminating input sequences that determine the error floor at low signal-to-noise ratios (SNRs). In the case of SCCCs, sub-vector interleaving lowers the error floor by increasing the weight of the free distance codewords. Interleaver gain can also be increased for SCCCs by interleaving the lowest weight codewords from the outer into non-terminating input sequences to the inner encoder.
Sub-vector constrained S-random interleaving, a method for incorporating S-random interleaving into sub-vector interleavers, is also proposed. Simulations show that short interleavers incorporating S-random interleaving into sub-vector interleavers perform as well as or better than those designed by the best and most complex methods for designing short interleavers. A method for randomly generating sub-vector constrained S-random interleavers that maximizes the spreading factor, S, is also examined.
The convergence of the turbo decoding algorithm to maximum-likelihood decisions on the decoded input sequence is required to demonstrate the improvement in BER performance caused by the use of sub-vector interleavers. Convergence to maximum-likelihood decisions by the decoder do not always occur in the regions where it is feasible to generate the statistically significant numbers of error events required to approximate the BER performance for a particular coding scheme employing a sub-vector interleaver. Therefore, a technique for classifying error events by the mode of convergence of the decoder is used to illuminate the effect of the sub-vector interleaver at SNRs where it is possible to simulate the BER performance of the coding scheme.
20
Unal, Baris. "Robust Data Hiding Scheme With Turbo Codes." Master's thesis, METU, 2005. http://etd.lib.metu.edu.tr/upload/2/12606848/index.pdf.
Full textAbstract:
ABSTRACT
ROBUST DATA HIDING SCHEME WITH TURBO CODES
ÜNAL, BariS M.S., Department of Electrical And Electronics Engineering Supervisor: Prof. Dr. Rü
yal ERGÜ
L December 2005, 127 pages This study describes the design and implementation of a robust data hiding algorithm which is provided by turbo codes. As the digital technology grows up, it is getting easy to copy and distribute multimedia products without getting legal permission. This has forced researchers to study in digital watermarking areas. Along with watermarking researches, data hiding studies have gained interest in the last decade. Different watermark and data hiding algorithms have been proposed considering different requirements and properties such as robustness, fidelity, invisibility and data hiding capacity. In this thesis, robustness of watermarking systems and fidelity requirement in watermark models are considered and use of turbo codes is proposed with data embedding systems to improve system performance in terms of robustness. Fundamental watermarking algorithms in DCT domain are analyzed and simulated. Their performances in terms of robustness are presented. Data hiding algorithm which is based on projection and perturbation in transform domain is implemented in visual C. Then turbo codes are applied to this algorithm to improve system robustness. Improvement provided by turbo codes is demonstrated and compared with other discussed watermarking systems.
21
Haj, Shir Mohammadi Atousa. "Application of Turbo-Codes in Digital Communications." Thesis, University of Waterloo, 2001. http://hdl.handle.net/10012/773.
Full textAbstract:
This thesis aims at providing results and insight towards the application of turbo-codes in digital communication systems, mainly in three parts. The first part considers systems of combined turbo-code and modulation. This section follows the pragmatic approach of the first proposed such system. It is shown that by optimizing the labeling method and/or modifying the puncturing pattern, improvements of more than 0. 5 dB insignal to noise ratio (SNR) are achieved at no extra cost of energy, complexity, or delay. Conventional turbo-codes with binary signaling divide the bit energy equally among the transmitted turbo-encoder output bits. The second part of this thesis proposes a turbo-code scheme with unequal power allocation to the encoder output bits. It is shown, both theoretically and by simulation, that by optimizing the power allocated to the systematic and parity check bits, improvements of around 0. 5 dB can be achieved over the conventional turbo-coding scheme. The third part of this thesis tackles the question of ``the sensitivity of the turbo-code performance towards the choice of the interleaver'', which was brought up since the early studies of these codes. This is the first theoretical approach taken towards this subject. The variance of the bound is evaluated. It is proven that the ratio of the standard deviation over the mean of the bound is asymptotically constant (for large interleaverlength, N), decreases with N, and increases with SNR. The distribution of the bound is also computationally developed. It is shown that as SNR increases, a very low percentage of the interleavers deviate quite significantly from the average bound but the majority of the random interleavers result in performances very close to the average. The contributions of input words of different weights in the variance of performance bound are also evaluated. Results show that these contributions vary significantly with SNR and N. These observations are important when developing interleaver design algorithms.
22
Riaz, Bilal. "EXIT chart analysis for compressive turbo codes." Thesis, McGill University, 2009. http://digitool.Library.McGill.CA:80/R/?func=dbin-jump-full&object_id=66782.
Full textAbstract:
Turbo codes have achieved near Shannon limit performance in data communication over noisy channels. Recently introduced EXtrinsic Information Transfer (EXIT) Charts [15] have become an essential part of turbo code design and have also been used as a complementary design tool for the traditional bit error rate simulations. Additionally, compressive turbo codes have been shown to achieve near-entropy performance in different source coding problems [1], [46], [74]. The main objective of this thesis is an extension of EXIT charts from turbo channel codes to turbo source codes, as well as extension of this technique to analog and finite precision iterative decoders. After the initial review of relevant literature and research results, the EXIT charts technique is extended to performance analysis of compressive turbo codes. As opposed to previous attempts at such an extension in [24] and [32], the extension derived in this thesis gives reliable results that closely match actual simulated performance of compressive turbo codes. Furthermore, a lower bound is obtained in order to illustrate the connection and differences between the compressive EXIT chart technique in this thesis and the one previously proposed in [32]. Finally, the EXIT chart technique is extended to performance analysis of analog iterative decoders and digitally implemented turbo decoding algorithms based on finite precision arithmetics. Various numerical results have been obtained to illustrate the successful application of the derived EXIT chart technique. Firstly, the derived EXIT chart performance analysis is used for several single source compression schemes based on both parallel and serial concatenated encoders. Consequently, the EXIT chart technique developed in this thesis is further applied to distributed turbo source coding schemes for the Slepian-Wolf and Wyner-Ziv problems. Finally, the designed EXIT charts are used to analyze theLes turbo codes ont atteint des performances près de la limite de Shannon dans la communication de données sur des canaux bruités. Les diagrammes EXIT (EXtrinsic Information Transfer) [15] récemment proposés sont devenus une partie essentielle de la conception de turbo codes et ont été utilisés en tant que substituts aux simulations traditionnelles du taux d'erreur binaire. Il a été démontré que les turbo codes compressés atteignent des performances près de l'entropie dans différents problèmes de codage de source [1], [46], [74]. L'objectif principal de cette thèse est d'étendre les diagrammes EXIT des turbo codes pour canaux aux turbo codes pour sources et également étendre cette technique aux décodeurs itératifs de taille fixé.Après une revue initiale de littérature et recherche pertinent, la technique de EXIT charts est augmenté à l'analyse de performance de codes turbo compressés. Au contraire de la dernière tentative d'une telle augmentation [24] et [32], l'augmentation dérivée dans cette thèse donne des résultats fiables qui correspondents à la performance simulée de codes turbo compréhensives. De plus, une borne inferieure est obtenue pour illustrer la connexion et les différences entre la technique de EXIT charts de cette thèse et de celle proposé dans [32]. Finalement, la technique de EXIT charts est augmenté à l'analyse de performance de décodeurs analogues itératifs et l'implémentation numérique de décodage turbo basée sur l'arithmétique de précision finie.Plusieurs résultats numériques ont été obtenus pour illustrer l'application réussie des dérivés de la technique du graphe EXIT. Premièrement, l'analyse de la performance du graphe EXIT dérivées est utilisée pour plusieurs seules sources de compression basée sur des encodeurs concaténés en parallèle et en série. En conséquence, la technique des graphes EXIT développée dans ce
23
Mitran, Patrick. "Design and applications of turbo source codes." Thesis, McGill University, 2002. http://digitool.Library.McGill.CA:80/R/?func=dbin-jump-full&object_id=29541.
Full textAbstract:
The mathematical theory of communication has grown considerably since its inception 50 years ago. There are many problems that have been solved from the information theoretic perspective; yet remain open from the coding point of view. In particular, it is known what the optimum achievable performance of a certain system is, yet no practical coding scheme that achieves the optimal performance is known. This thesis is concerned with two such source coding problems: the Slepian-Wolf problem and the Wyner-Ziv problem. This thesis also investigates the related source coding problems of data compression and noise robust data compression.A unified framework, based on the parallel concatenation of trellis structured codes (turbo codes) is applied and shown to perform well in all cases. This represents a break with traditional source coding techniques in that the code is fixed-length to fixed-length. As such, it is a probabilistic coding technique. An explicit joint design of the parallel concatenated codes, based on conditions rooted in information theory, is presented. The codes thus designed are intimately related to Latin squares and are therefore named Latin Square Based Codes. As opposed to the vast majority of the existing literature on turbo codes, these codes perform data compression and are designed jointly. Furthermore, they are non-binary, non-linear, non-systematic and non-symmetric.
In all the above cases, near Shannon limit performance is observed. For data compression as applied to binary memoryless sources, the scheme achieves reliable communication at a rate only 7.5% above the entropy of the source. A similar result is shown for the Slepian-Wolf problem. Noise robust compression is shown to be as close as 1.11 dB from capacity for AWGN channels while coding for the Wyner-Ziv problem is as close as 1.1 dB from the rate-distortion function.
24
Ould, Cheikh Mouhamedou Youssouf. "On distance measurement methods for turbo codes." Thesis, McGill University, 2005. http://digitool.Library.McGill.CA:80/R/?func=dbin-jump-full&object_id=100669.
Full textAbstract:
New digital communication applications, such as multimedia, require very powerful error correcting codes that deliver low error rates while operating at low to moderate ratios (SNRs). Turbo codes have reasonable complexity and can achieve very low error rates if a proper interleaver design is in place. The use of well-designed interleavers result in very low error rates, especially for medium to long interleavers where turbo codes offer the greatest potential for achieving high minimum distance (d min) values.The reliable determination of a code's error performance at very low error rates using simulations may take months or may not be practical at all. However, the knowledge of dmin and its multiplicities can be used to estimate the error rates at high SNR. This thesis is concerned with efficient and accurate distance measurement methods for turbo codes. Since high values of dmin can be caused by high input weight values, say up to 20 or higher, if a brute force algorithm is used the accurate determination of dmin requires that all possible input sequences of input weight up to 20 be tested. Testing all possible input sequences becomes impractical as the size of the interleaver and the value of input weight increase. Thus, the accurate determination of the distance spectrum, or at least dmin and its multiplicities, is a significant problem, especially for interleavers that yield high dmin. Based on Garello's true distance measurement method, this thesis presents an efficient and accurate distance measurement method for single- and double-binary turbo codes that uses proper trellis termination such as dual-termination or tail-biting. This method is applied to determine the distance spectra for the digital video broadcasting with return channel via satellite (DVB-RCS) standard double-binary turbo codes. It is also used to design new interleavers for DVB-RCS that yield a significant improvement in error performance compared to those in the standard.
This method fits particularly well with tail-biting turbo codes that use structured interleavers. This is because the distance properties repeat and this method can use this knowledge to reduce the search space. The reduction in search space results in significant reduction in complexity (i.e., execution time), which allows the determination of high dmin values in reasonable time. This efficiency is demonstrated for both single- and double-binary turbo codes, using structured interleavers that have high dmin values for various code rates. This method reduces the execution tunes by a factor of 40 to 400.
25
Haj, Taieb Mohamed. "Codage vidéo distribué utilisant les turbo codes." Thesis, Université Laval, 2013. http://www.theses.ulaval.ca/2013/30170/30170.pdf.
Full textAbstract:
La charge de traitement de la compression vidéo est généralement assurée au niveau de l’émetteur dans les standards conventionnels de codage vidéo (MPEG, H.263, H.264/AVC [1]). Ce choix est dû au fait que l’émetteur dispose d’une connaissance totale de la source lui permettant d’assurer facilement et efficacement la compression. En outre, les applications habituelles de la transmission vidéo assurent un flux d’une station centralisée, disposant d’une capacité calculatoire élevée, vers un certain nombre de récepteurs. La charge de compression est ainsi effectuée une seule fois par une station adaptée à ce fait. Avec l’accroissement de l’interactivité de la téléphonie mobile, les abonnés sont en mesure d’émettre des séquences vidéo autant que d’en recevoir. Le flux vidéo est alors généré par le téléphone mobile à capacité limitée vers une station de base à capacité élevée. La compression ne peut se faire selon le schéma conventionnel et la complexité de la compression doit être transférée au décodeur. Les résultats théoriques de Slepian-Wolf [2] et leur extension par les travaux de Wyner-Ziv [3] pour le cas de codage avec perte et en présence d’information latérale constituent les bases théoriques du codage de sources distribuées. Ces résultats théoriques ont donné naissance à un vaste champ d’applications comme le récent paradigme de codage vidéo distribué, établi il y a juste quelques années. Dans cette thèse de doctorat, on présente une étude des divers systèmes de codage vidéo distribué dans le domaine pixel et dans le domaine transformé. Le décodeur exploite la corrélation entre la séquence à transmettre par le codeur et l’information latérale dont il dispose. Cette corrélation se traduit par un canal virtuel dont l’entrée est la trame à transmettre et la sortie est l’information latérale. Un code turbo est utilisé pour générer des bits de parité envoyés progressivement sous la demande du décodeur, pour corriger les erreurs de l’information latérale qui constitue une version bruitée de la trame originale. Dans ce travail, on implémente différents algorithmes de codage vidéo distribué basés sur les turbocodes dans le but de s’approcher des performances de la compression vidéo conventionnelle.Most of the video compression processing is usually performed at the transmitter in the conventional video coding standards (MPEG, H.263, H.264/AVC [1]). This choice is due to the fact that the transmitter has full knowledge of its source to ensure easy and efficient compression. In addition, the usual applications of video transmission ensure a flow from a centralized station, with a higher computational capacity, to a number of receivers. The compression task is thus performed only once by a computationally adapted station. However, with the emergence of wireless surveillance locally distributed cameras, the growth of cellular interactive video applications as well as many other applications involving several low cost video encoders at the expense of high complexity central decoder, the compression task can no longer be handled by the encoder and thus the compression complexity should be transferred to the decoder. Slepian and Wolf information theoretical result on lossless coding for correlated distributed sources [2] and its extension to the lossy source coding case with side information at the decoder, as introduced by Wyner and Ziv [3], constitute the theoretical basis of distributed source coding. These theoretical concepts have given birth to a wide field of applications as the recent distributed video coding paradigm, established a few years ago. In this doctoral thesis, we present a study of various distributed video coding schemes in the pixel and transform domains. The decoder exploits the correlation between the video sequence to be transmitted by the encoder and the side information. This correlation can be seen as a virtual channel whose input is the frame to be transmitted and the output is the side information. Turbo coding is used to generate the parity bits which are sent, gradually upon decoder requests, to correct the errors in the side information considered as a noisy version of the original frame. In this work, we implement various algorithms for distributed video coding based on turbo codes in order to approach the efficiency of conventional video encoders.
26
Gnaedig, David. "High-Speed decoding of convolutional Turbo Codes." Lorient, 2005. http://www.theses.fr/2005LORIS050.
Full textAbstract:
Les turbocodes sont des codes obtenus par une concaténation de plusieurs codes convolutifs séparés par des entrelaceurs. En 1993, ils ont révolutionné le domaine du codage correcteur d’erreurs en s’approchant à quelques dixièmes de décibels de la limite théorique de Shannon. Ces performances sont d'autant plus remarquables que le principe itératif permet d'en effectuer le décodage avec une complexité matérielle limitée. Le succès des turbocodes s'est traduit par leur introduction dans plusieurs standards de communication. Les besoins croissants dans le domaine des réseaux large bande, nécessitent des implantations hauts débits qui posent de nouvelles problématiques L'objectif de cette thèse est d'étudier des architectures de décodage à haut débit offrant le meilleur compromis en terme de débit sur complexité. Dans un premier temps, nous avons proposé un modèle simple permettant d'exprimer le débit et l'efficacité d'une architecture. Ce modèle appliqué au turbo décodage met en évidence trois paramètres caractéristiques ayant un impact sur le débit et l'efficacité du décodeur : le degré de parallélisme, le taux d'utilisation (activité) des unités de calcul cl la fréquence d'horloge. Nous avons abordé chacun de ces points en explorant un large spectre de possibilités de l'espace de conception allant de la construction conjointe du code et du décodeur à l'optimisation directe des architectures de décodage pour un code ou un ensemble de codes prédéfinis. Nous avons tout d'abord proposé un nouveau schéma de codage appelé turbocodes à roulettes permettant de minimiser la memoire du décodeur par un décodage en parallèle d'un mot de code reçu par plusieurs processeurs à entrée et sortie souples. Afin de résoudre le problème des accès concurrents aux mémoires qui en résulte, nous avons conçu un nouvel entrelaceur hiérarchique. Nous avons ensuite exploré plusieurs solutions permettant d'améliorer l'activité des processeurs utilisation d'une architecture hybride série/parallèle et proposition de nouveaux séquencements au niveau interne des processeurs, et aussi au niveau global en association avec la construction d'entrelaceurs contraints adaptés. Enfin grace à méthode originale de réduction du chemin critique du calcul récursif des métriques de nœuds, nous avons obtenu, sans coût matériel supplémentaire pour un circuit FPGA, un doublement de la fréquence d'horloge du décodeur. La plupart des techniques développées dans cette thèse ont été validées par la réalisation d'un turbo-décodeur pour le standard d'accès sans-fil large bande WiMAX (IEEE 802. 16) qui atteint des performances de correction d'erreur excellentes pour un débit atteignant 100 Mbit/s sur un seul circuit FPGATurbo codes are built as a concatenation of several convolutional codes separated by interleavers. In 1993, they have revolutionized error correcting coding by approaching within a few tenths of a decibel the Shannon limit. This performance is even more astonishing because the iterative decoding principle enables the decoder to be implemented in hardware with a relative low complexity. Due to their success, they are now widely used in practical systems and open standards. The increasing demand for high throughput applications in broadband applications is strong)y calling for high-speed decoder implementations, thus leading to new challenges. The objective of this thesis is to study high-throughput decoding architectures offering the best throughput versus complexity trade-off. We first laid down a simple expression to evaluate the benefits of an architecture in terms of throughput and efficiency. The application of this model to turbo decoding highlighted three typical parameters influencing the throughput and efficiency of the decoder : the degree of parallelism, the ratio of utilization (activity) of the processing units and the clock frequency. We tackled each of these points by investigating a large spectrum of possibilities of the design space, ranging from the joint code and decoder design to the optimization of the decoder architecture for a given code or set of codes. We first proposed a new coding scheme called Multiple Slice Turbo Codes making possible to minimize the memory requirements of the decoder using the parallel decoding of a the received codeword by several soft-input soft-output processors. In order to solve the resulting concurrent accesses to the memory, we designed a novel hierarchical interleaver. Second, we explored several solutions for improving the activity of the processors including the usage of a hybrid parallel/serial architecture and the introduction of two new schedules for parallel decoding: one schedule internal to the processors, and another at a more global level in association with an adapted constrained interleaver. Finally, thanks to an original method to reduce the critical path in the recursive computation of state metrics, we obtained, at no cost on a FPGA circuit, a doubling of the maximal clock frequency of the decoder. Most of the w techniques developed in this thesis were validated by designing a turbo decoder for the wireless broadband access standard WiMAX (IEEE 802. 16) that achieves excellent error decoding performance reaching a throughput of 100Mbit/s on a single FPGA
27
Talasila, Mahendra. "Implementation of Turbo Codes on GNU Radio." Thesis, University of North Texas, 2010. https://digital.library.unt.edu/ark:/67531/metadc33206/.
Full textAbstract:
This thesis investigates the design and implementation of turbo codes over the GNU radio. The turbo codes is a class of iterative channel codes which demonstrates strong capability for error correction. A software defined radio (SDR) is a communication system which can implement different modulation schemes and tune to any frequency band by means of software that can control the programmable hardware. SDR utilizes the general purpose computer to perform certain signal processing techniques. We implement a turbo coding system using the Universal Software Radio Peripheral (USRP), a widely used SDR platform from Ettus. Detail configuration and performance comparison are also provided in this research.
28
Jin, Hui. "Analysis and design of turbo-like codes." Diss., Pasadena, Calif. : California Institute of Technology, 2001. http://resolver.caltech.edu/CaltechETD:etd-08222001-151244.
Full text
29
Chauvin, Todd Henry. "Interleavers and iterative decoders for turbo codes /." Thesis, Connect to this title online; UW restricted, 2000. http://hdl.handle.net/1773/5947.
Full text
30
Sholiyi, Abiodun Olugbenga. "Irregular block turbo codes for communication systems." Thesis, Swansea University, 2011. https://cronfa.swan.ac.uk/Record/cronfa43150.
Full text
31
Rowitch, Douglas Neal. "Convolutional and turbo coded multicarrier direct sequence CDMA, and applications of turbo codes to hybrid ARQ communication systems /." Diss., Connect to a 24 p. preview or request complete full text in PDF format. Access restricted to UC campuses, 1998. http://wwwlib.umi.com/cr/ucsd/fullcit?p9835385.
Full text
32
M'Sir, Mohamed El Amine. "Conception d'architectures rapides pour codes convolutifs en télécommunications : application aux turbo-codes." Metz, 2003. http://docnum.univ-lorraine.fr/public/UPV-M/Theses/2003/Msir.Mohamed.El.Amine.SMZ0315.pdf.
Full textAbstract:
En télécommunication, l'intégration des services et la diversité des données échangées (voix, vidéo, cellules ATM, etc. ) exigent des systèmes de plus en plus rapides pour traiter des volumes d'information en augmentation constante, tout en conservant des délais d'attente les moins contraignants possibles pour l'utilisateur, ces deux contraintes liées au traitement de l'information s'ajoute la nécessité de protéger les données émises dans des canaux soumis à des bruits perturbateurs. De la qualité du service (QoS) rendu en termes de communication, quelles que soient les conditions de transmission, se dégagent deux mots clés : fiabilité et rapidité. Le travail de cette thèses fait partie d'un projet global mené dans le laboratoire LICM concernant la conception architecturale d'une chaîne de transmission à haut débit et à faible coût. Coût. Ce travail se situe dans le cadre d 'un contrat CIFRE entre le laboratoire LICM et la société 2 MG Communication. L'objectif est de concevoir une architecture rapide pour un système de codage de faible coût et à haut débit permettant une protection optimale des données. Une étude approfondie sur les stratégies de codage canal dans le domaine des télécommunications a été effectuée. Il en ressort que les stratégies FEC (Forward Error Correction) offrent les meilleurs compromis débit/protection. L'emploi de codes convolutifs est l'une des approches F EC les plus répandues : la possibilité de les utiliser, soit comme entités indépendantes soit dans des structures concaténées avec d'autres codes, soit encore comme éléments constituants de turbo-codes( techniques de codage offrant actuellement les meilleurs niveaux de protection), les rend très attractifs. A partir de ce constat, quatre types d'architecture de codeurs convolutifs ainsi qu'une architecture de tubo-codeur ont été développés au niveau RTL et validés sur FPGA. Les résultats obtenus sont compris, pour le codeur convolutif haut débit, entre 1 et 7. 45 Gbits/s pour des degrés de parallélisme 8 et 32, respectivement. Dans le cas du turbo-code,I 'implantation d 'un turbo-codeur à deux niveaux avec un rendement 1/3 a permis d 'atteindre des débits compris entre 1 et 2 Gbits/s et entre 3 et 5 Gbits/s pour des degrés de parallélisme de 8 et 32, respectivement. L'étude a été complétée par le développement d'un décodeur de syndrome pour codes convolutifs,exploitant l'architecture parallèle du codeur haut débit, qui a permis d'atteindre des débits de 4. 78 Gbits/s pour un rendement de 1/2
33
M'Sir, Mohamed El Amine Dandache Abbas. "Conception d'architectures rapides pour codes convolutifs en télécommunications Application aux turbo-codes /." Metz : Université Metz, 2008. ftp://ftp.scd.univ-metz.fr/pub/Theses/2003/M'sir.Mohamed.el.Amine.SMZ0315.pdf.
Full text
34
Cuevas, Ordaz Francisco Javier. "Turbo décodage de code produit haut débit." Lorient, 2004. http://www.theses.fr/2004LORIS033.
Full textAbstract:
Cette thèse s’inscrit dans la continuité des recherches menées sur les nouvelles techniques de codes correcteurs d’erreurs, faisant suite aux travaux sur les turbo codes, TCB, introduits en 1994 par R. Pyndiah. Elle propose une architecture novatrice de turbo décodage des codes produits, utilisant des codes BCH étendus comme codes élémentaires. Cette nouvelle architecture qui oblige à stocker plusieurs données à une même adresse mémoire, permet de traiter un débit d’information élevé. Dans un premier temps, nous proposons une nouvelle architecture haut débit de turbo décodage mettant en œuvre un code BCH (32,26,4) à entrées et sorties pondérées corrigeant 1 erreur (code de Hamming). Puis, nous consacrons la seconde série de résultats au décodage haut débit de code BCH (128,106,8) à fort pouvoir de correction, corrigeant 3 erreurs (distance minimale du code produit d=64) et à fort rendement (R proche de 0,7). Le premier avantage de ces conceptions est d’utiliser un seul plan mémoire (n2 échantillons regroupés par bloc de m2) en entrée. Les conceptions des décodeurs élémentaires présentés sont capables de traiter m données à la fois, m=1, 2, 4 et 8. Le deuxième résultat est qu’en parallélisant m décodeurs de ce type pour l’architecture du turbo décodeur, on obtient une vitesse de décodage m2 fois plus élevée pour une surface m2/2 fois plus grande des décodeurs élémentaires. Pour comparer les performances et la complexité entre les différents décodeurs, le langage C a été utilisé pour les simulations, le langage VHDL pour les simulations fonctionnelles et Synopsys Design Compiler pour la synthèse. Les résultat ainsi obtenus ouvrent la possibilité d’intégration sur le silicium de turbo décodeurs à fort pouvoir de correction (distance de 64, rendement de 0,8) et à très haut débit (6,4 Gbits/s dans une technologie CMOS 0. 18μm)This thesis continues research undertaken on new error correcting code techniques, following work on block turbo codes, BTCs, introduced in 1994 by R. Pyndiah. It proposes an innovative architecture for the turbo decoding of product codes, using extended BCH codes as elementary codes. This innovative architecture stores several data at the same address and performs parallel decoding to increase the data rate. First, we propose a new high rate turbo decoding architecture using a BCH (32,26,4) code with a soft input-soft output (SISO), correcting 1 error (Hamming code). Then, we dedicate the second group of results to decoding BCH (128,106,8) code for high data rates with strong error correction power, correcting 3 errors (minimum distance of product code d=64) and high code rates (R close to 0,7). The first advantage of theses designs is that they use only one memory (n2 data grouped into blocks of m2) at the input. The elementary decoder designs presented are capable of treating m data simultaneously, with m=1, 2, 4 and 8. The second result is that by using m parallel decoders of the same type for the architecture of the turbo decoder, we obtain a decoding m2 higher speed and a m2/2 surface area, for these elementary decoders. To compare the performance and complexity of the decoders, we use C language for behavioural simulations, VHDL for functional simulations and Synopsys Design Compiler for the synthesis. The results obtained open up the possibility of future integration on silicon for turbo decoders with strong error correction power (minimum distance 64, code rate 0. 8) and very high data rate (6. 4 Gbits/s with a CMOS 0. 18μm target library)
35
González, García R. Horacío. "Nouvelles structures de codage : turbo codes série / parallèle." Brest, 2004. http://www.theses.fr/2004BRES2037.
Full textAbstract:
Cette thèse a été consacrée au développement de nouvelles structures de codage pour les turbo codes. Ces nouvelles structures visent à augmenter la distance minimale des turbo codes, en améliorant donc leurs performances à des faibles taux d'erreur. Afin d'améliorer la distance minimale des turbo codes convolutifs nous avons développé une nouvelle structure de codage appelée turbo code série/parallèle, qui vise à améliorer les performances du turbo code en améliorant le comortement de chacun des codes élémentaires. La structure des turbo codes S/P vise à conserver un entrelacement régulier et à améliorer les codeurs élémentaires en modifiant leurs spectres de distances pour d'un côté imiter la structure des codes RSC longs, et de l'autre éliminer les motifs d'erreurs rectangulaires de l'entrelacement ligne-colonne. En gardant la même philosophie que les turbo codes S/P, une autre solution proposée sont les turbo codes 3D. Cette structure introduit une troisième dimension de codage indépendante du turbo code de base, ce qui la rend plus souple et plus facile à employer que les turbos codes S/P. Pour mieux évaluer leurs performances, nous avons comparé les résultats obtenus avec des codes que l'on peut considérer comme l'état de l'art des schémas de turbo codage : les turbo codes des standards DVB-RCS et UMTSThis thesis work deal with the development of new coding structures for turbo codes. This new structures seek to raise turbo codes' minimal distance, improving the code's performance at low error rate. To raise the minimal distance of convolutive turbo codes, we have developed a new coding structure, called Serial/Parallel Turbo Codes, that seeks to improve turbo code's behavior by improving the behavior of the elementary codes. The S/P Turbo code's structure seeks to keep a regular interleaving and to improve elementary codes by modifying their spectrum of distance. This allows to imitate long RSC codes and to eliminate rectangular error patterns in regular interleaving. Keeping the same design philosophy that S/P Turbo Codes, another proposed solution is shown : 3D Turbo Codes. This structure introduces a third coding dimension, independent from the base turbo codes. This makes 3D Turbo Codes easier to use that S/P Turbo Codes. To evaluate their performances, we have compared their results with some state-of-art coding schemes : the turbo codes from DVB-RCS and UMTS standards
36
Sanchez, Gonzalez Oscar David. "La montée en débit dans les architectures de turbo décodage de codes convolutifs." Télécom Bretagne, 2013. http://www.telecom-bretagne.eu/publications/publication.php?idpublication=14158.
Full textAbstract:
Les turbocodes sont des codes correcteurs d'erreurs qui présentent des performances remarquables, proches de la limite théorique de Shannon. Ils utilisent un décodage itératif qui permet d'avoir une complexité matérielle limitée. Cependant, à cause de ce traitement itératif le débit de décodage est fortement réduit. Au début de nos activités de recherche l'architecture la plus rapide de turbo-décodage dans la littérature atteignait un débit autour de 700 Mbit/s. Plusieurs autres travaux proposaient des architectures capables d'atteindre des débits d'environ 100 Mbit/s. Des travaux de recherche devaient donc se faire pour concevoir des architectures qui permettaient le décodage à plusieurs Gbit/s. Ainsi, les besoins de l'industrie peuvent être atteints et des systèmes de communication de haute performance peuvent être conçus dans le futur. La première partie de cette thèse étudie les turbocodes à partir d'un point de vue algorithmique. Plusieurs algorithmes pour les décodeurs SISO sont explorés, ainsi que les techniques de parallélisme de turbo-décodage. L'analyse de la convergence des turbo-décodeurs parallèles est effectuée, et un nouvel ordonnancement pour turbo-décodeurs shuffled est présenté. Pour ce faire, les diagrammes d'EXIT (EXtrinsic Information Transfer) sont utilisés. Leur emploi nous a permis de concevoir un nouvel ordonnancement pour turbo-décodeurs shuffled. Dans la seconde partie de la thèse nous considérons les problèmes architecturaux qui apparaissent lors de la mise en oeuvre de turbo-décodeurs. Ainsi, un décodeur SISO radix-16 est conçu pour briser le goulot d'étranglement de l'algorithme de turbo-décodage. C'est un décodeur SISO de faible complexité qui est utilisé comme le principal bloc de calcul d'une architecture turbo-décodage hautement parallèle. Ce décodeur SISO est basé sur l'élimination des chemins parallèles dans le diagramme d'un treillis radix-16. Pour maîtriser la complexité il utilise une unité ACS (Add Compare Select) radix-8, ce qui nous permet aussi de réduire le chemin critique. Deux techniques complémentaires sont introduites afin de surmonter la dégradation qui apparaît lorsque des turbo-décodeurs basés sur le décodeur SISO proposé sont considérées. Nous proposons également des solutions architecturales pour concevoir des turbo-décodeurs hautement parallèles radix-16. Enfin, nous présentons une méthodologie pour explorer efficacement l'espace de conception des différentes architectures de turbo-décodage. Le but principal est de réduire le temps de conception de manière à pouvoir estimer le débit qui peut être attendu dès le début du processus de conception.The remarkable performance of the turbo codes in terms of their error correcting capabilities, and their feasibility to be implemented, have led to the adoption of them in several wireless communication standards: CCSDS for spatial communications; UMTS, LTE and LTE-Advanced for mobile phones; WiMAX for wide area networks and DVB-RCS for digital video broadcasting. The requirements in terms of the throughput rate have evolved form a few Mbit/s in the first practical applications, to a few hundred Mbit/s in WiMAX and LTE, up to data rates around 1 Gbit/s in four generation cellular communication systems, such as LTE-Advanced. The proposition of efficient architectural solutions to achieve high throughput turbo decoding rates is then a major challenge to accomplish, so that the industrial requirements are fulfilled and future high performance digital communication systems can be conceived. At the beginning of our research activities, the fastest turbo decoder architecture introduced in the literature achieved a throughput peak value around 700 Mbit/s. There were also several works that proposed architectures capable of achieving throughput values around 100 Mbit/s. Research opportunities were then available in order to establish architectural solutions that enable the decoding at a few Gbit/s. The first part of this work is devoted to the study of the turbo decoding algorithm and the techniques of parallelism. Analysis of the convergence of parallel turbo decoders are carried out, and a novel SISO decoder schedule to be used in shuffled turbo decoder architectures is presented. A methodology to efficiently explore the design space of parallel turbo decoder architectures is also proposed. Architectural solutions to break the bottleneck of the turbo decoder algorithm are presented in the second part of the thesis. Thus, a high throughput low complexity radix-16 SISO decoder is proposed, and a turbo decoder architecture implementing a high parallelism degree is designed.
37
Raoul, Olivier. "Conception et performances d'un circuit intégré turbo décodeur de codes produits." Brest, 1997. http://www.theses.fr/1997BRES2030.
Full textAbstract:
Les turbo codes convolutifs, inventes en 1992 a l'enstbr par c. Berrou et al. , sont des codes correcteurs d'erreurs dont le pouvoir de correction avoisine la limite theorique de shannon. Leurs excellentes performances et la faible complexite des decodeurs correspondants ont incite r. Pyndiah et al. A transposer les concepts novateurs du turbo decodage des codes convolutifs a de puissants codes en blocs concatenes, les codes produits. En 1994 a l'enstbr, r. Pyndiah a propose un algorithme de turbo decodage des codes produits dont les performances en terme de taux d'erreurs binaires se sont averees comparables a celle des turbo codes convolutifs, voire meilleures pour les rendements de codage eleves (>0,7). Cette these traite de l'integration sur silicium de cet algorithme de turbo decodage des codes produits. Nous proposons deux architectures pour implanter le circuit. La premiere est une structure modulaire dans laquelle les donnees sont traitees sequentiellement. La seconde s'apparente a une machine dite de von neumann et permet de traiter les donnees sequentiellement ou par blocs. Les avantages et inconvenients de chaque solution - en termes de debit, de latence et de taille des memoires utilisees - sont discutes dans l'etude. Nous abordons ensuite la conception de l'unite de decodage pour des codes produits construits a partir de codes bch. Les surfaces de silicium obtenues, bien que relativement importantes, permettent de conclure a l'integrabilite de l'algorithme. Nous proposons alors differentes solutions pour reduire de pres de 60% la surface de l'unite de decodage sans degrader significativement les performances du circuit. Ces resultats, concretises par la realisation d'un premier prototype de turbo decodeur sur circuit fpga xilinx, font des turbo codes en blocs une alternative seduisante aux solutions retenues jusqu'alors pour les transmissions numeriques necessitant une forte efficacite spectrale et un tres faible taux d'erreurs.
38
Liu, Haisheng. "Contributions à la maîtrise de la consommation dans des turbo-décodeurs." Télécom Bretagne, 2009. http://www.theses.fr/2009TELB0106.
Full textAbstract:
L'invention des turbocodes en 1991 a montré qu'il existait des codes correcteurs d'erreur ayant des performances proches de la limite théorique et utilisable en pratique. Très rapidement, les turbocodes ont été adoptés par de nombreuses applications de télécommunications (UMTS, CDMA2000, DVB-RCS, IEEE802. 16 par exemples). Ils favorisent l'augmentation des débits de transmission et l'amélioration de la qualité de service. La standardisation des turbocodes dans des applications mobiles pose toutefois de nouvelles contraintes de conception et la consommation devient une priorité parmi les critères d'optimisation. En effet, des études ont montré que dans un système mobile de communications numériques, le budget énergétique d'un turbo-décodeur peut atteindre jusqu'à 50% de la consommation globale du récepteur numérique. Pour répondre à cette nouvelle contrainte, nous nous proposons dans cette thèse de réexaminer les architectures de décodeur dédiées aux turbocodes convolutifs en vue de la réduction de la consommation. Dans une technologie CMOS, la consommation d'un circuit se décompose principalement en la consommation statiqu (proportionnelle à la surface de silicium utilisée) et la consommation dynamique (proportionnelle au taux de transition des portes logiques ou activité). Deux pistes s'offrent donc à nous pour réduire la consommation : réduire la surface et maîtriser l'activité. Depuis 1995, l'essentiel des recherches en architecture a été effectué sur la réduction de la surface du turbo-décodeur. Le domaine est donc déjà bien exploré. Notre première contribution a toutefois consisté à montrer que la taille de la mémoire des métriques de noeuds pouvait être réduite de 40 % en normalisant et en saturant les métriques de noeuds et ce, sans perte significative de performance. L'activité d'un turbo-décodeur concerne à la fois le calcul intensif au sein des décodeurs élémentaires, mais également la gestion des accès aux mémoires. Nous nous sommes attachés à apporter des solutions sur les deux aspects. Notre travail a abouti à la proposition d'une technique de décodage que nous avons appelé turbo-décodage différentiel. Cette technique constitue la contribution majeure de cette thèse. Son principe consiste à reconstruire un mot de code en réception puis à appliquer un processus de décodage sur la différence avec le mot reçu. Cette technique permet d'une part de réduire l'activité de l'algorithme de décodage Max-Log-MAP, et d'autre part, en acceptant une perte de performance, de limiter le nombre d'accès mémoires durant le processus itératif. Ces différentes investigations ont été mises en oeuvre au sein d'une architecture de turbo-décodage. Cette dernière étape a nécessité la conception, l'intégration et le prototypage sur circuit FPGA d'un turbo-décodeur pour la norme UMTS.
39
Alkhayat, Rachid. "Vers une architecture optimisée d'ASIP pour turbo décodage multi-standard." Télécom Bretagne, 2012. http://www.telecom-bretagne.eu/publications/publication.php?idpublication=13327.
Full textAbstract:
Les systèmes sur puces dans le domaine des communications numériques deviennent extrêmement diversifiés et complexes avec la constante émergence de nouveaux standards et de nouvelles applications. Dans ce domaine, le turbo-décodeur est l'un des composants les plus exigeants en termes de calcul, de communication et de mémoire, donc de consommation d'énergie. Outre les exigences de performances croissantes, les nouveaux systèmes de communications numériques imposent une interopérabilité multi-standard qui introduit la nouvelle exigence de flexibilité de l'implémentation. Dans ce contexte, des travaux récents ont proposé l'utilisation du nouveau concept de processeurs à jeu d'instructions dédié à l'application (ASIP). Un tel modèle d'architecture permet au concepteur d'affiner librement le compromis flexibilité/performance tel que requis par l'application considérée. Toutefois, l'efficacité architecturale des processeurs dédiés à l'application est directement liée au jeu d'instruction défini ainsi qu'au taux d'utilisation des étages de pipeline. La plupart des travaux proposés récemment ne considèrent pas ces aspects explicitement. Par conséquent, ce travail de thèse s'inscrit dans l'objectif principal d'unifier l'approche orientée sur la flexibilité et celle orientée sur l'optimalité dans la conception de décodeurs de canal. Dans cet objectif, plusieurs contributions ont été proposées : (1) conception d'un turbo-décodeur multi-standard basé sur le concept ASIP assurant une efficacité architecturale élevée en bit/cycle/iteration/mm2, (2) optimisation de la vitesse de reconfiguration dynamique de l'ASIP proposé supportant tous les paramètres spécifiés dans les normes 3GPP-LTE/WiMAX/DVB-RCS, (3) conception d'entrelaceurs ARP et QPP de faible complexité pour le schéma de décodage de type papillon avec la technique de compression de treillis de type Radix4 et (4) proposition et mise en oeuvre d'un prototype FPGA de système de communication complet intégrant le turbo-décodeur multi-standard proposé. De plus, une première contribution a été proposée vers la conception d'une architecture multi-ASIP flexible et extensible supportant le décodage des turbocodes et des codes LDPC.Systems-on-chips in the field of digital communications are becoming extremely diversified and complex with the continuous emerging of new digital communication systems and standards. In this field, Turbo decoding is one of the most computation, communication, and memory intensive, and thus, power-consuming component. Besides the increasing performance requirements, emerging digital communication systems imply multi-standard interoperability which introduces the new implementation flexibility requirement. In this context, recent efforts have targeted the use of Application-Specific Instruction-set Processor models (ASIP). Such an architecture model enables the designer to freely tune the flexibility/performance trade-off as required by the considered application. However, the architecture efficiency of application-specific processors is directly related to the devised instruction set and pipeline stages usage. Most of recently proposed works do not present this key issue explicitly. Hence, the main objective of this thesis work is related to unifying flexibility-oriented and optimization-oriented approaches in the design of channel decoders. Towards this objective, several contributions have been proposed: (1) designing of a multi-standard ASIP-based Turbo decoder achieving high architecture efficiency in terms of bit/cycle/iteration/mm2, (2) optimizing of the dynamic reconfiguration speed of the proposed ASIP architecture supporting all parameters of 3GPP-LTE/WiMAX/DVB-RCS standards, (3) designing of low complexity ARP and QPP interleavers for butterfly scheme with Radix4 trellis compression technique, and (4) proposing and designing of a complete FPGA prototype for the proposed multi-standard Turbo decoder. Furthermore, towards the support of LDPC decoding, a first effort has been proposed for the design of a scalable and flexible high throughput multi-ASIP combined architecture for LDPC and Turbo decoding
40
Baligh, Mohammadhadi. "Analysis of the Asymptotic Performance of Turbo Codes." Thesis, University of Waterloo, 2006. http://hdl.handle.net/10012/883.
Full textAbstract:
Battail [1989] shows that an appropriate criterion for the design of long block codes is the closeness of the normalized weight distribution to a Gaussian distribution. A subsequent work shows that iterated product of single parity check codes satisfy this criterion [1994]. Motivated by these earlier works, in this thesis, we study the effect of the interleaver on the performance of turbo codes for large block lengths, $N\rightarrow\infty$. A parallel concatenated turbo code that consists of two or more component codes is considered. We demonstrate that for $N\rightarrow\infty$, the normalized weight of the systematic $\widehat{w_1}=\displaystyle\frac{w_1}{\sqrt{N}}$, and the parity check sequences $\widehat{w_2}=\displaystyle\frac{w_2}{\sqrt{N}}$ and $\widehat{w_3}=\displaystyle\frac{w_3}{\sqrt{N}}$ become a set of jointly Gaussian distributions for the typical values of $\widehat{w_i},i=1,2,3$, where the typical values of $\widehat{w_i}$ are defined as $\displaystyle\lim_{N\rightarrow\infty}\frac{\widehat{w_i}}{\sqrt{N}}\neq 0,1$ for $i=1,2,3$. To optimize the turbo code performance in the waterfall region which is dominated by high-weight codewords, it is desirable to reduce $\rho_{ij}$, $i,j=1,2,3$ as much as possible, where $\rho_{ij}$ is the correlation coefficient between $\widehat{w_i}$ and $\widehat{w_j}$. It is shown that: (i)~$\rho_{ij}>0$, $i,j=1,2,3$, (ii)~$\rho_{12},\rho_{13}\rightarrow 0$ as $N\rightarrow\infty$, and (iii)~$\rho_{23}\rightarrow 0$ as $N\rightarrow\infty$ for "almost" any random interleaver. This indicates that for $N\rightarrow\infty$, the optimization of the interleaver has a diminishing effect on the distribution of high-weight error events, and consequently, on the error performance in the waterfall region. We show that for the typical weights, this weight distribution approaches the average spectrum defined by Poltyrev [1994]. We also apply the tangential sphere bound (TSB) on the Gaussian distribution in AWGN channel with BPSK signalling and show that it performs very close to the capacity for code rates of interest. We also study the statistical properties of the low-weight codeword structures. We prove that for large block lengths, the number of low-weight codewords of these structures are some Poisson random variables. These random variables can be used to evaluate the asymptotic probability mass function of the minimum distance of the turbo code among all the possible interleavers. We show that the number of indecomposable low-weight codewords of different types tend to a set of independent Poisson random variables. We find the mean and the variance of the union bound in the error floor region and study the effect of expurgating low-weight codewords on the performance. We show that the weight distribution in the transition region between Poisson and Gaussian follows a negative binomial distribution. We also calculate the interleaver gain for multi-component turbo codes based on these Poisson random variables. We show that the asymptotic error performance for multi-component codes in different weight regions converges to zero either exponentially (in the Gaussian region) or polynomially (in the Poisson and negative binomial regions) with respect to the block length, with the code-rate and energy values close to the channel capacity.
41
Guerrero, Durhan. "Turbo codes performance and multimedia in mobile applications." Thesis, National Library of Canada = Bibliothèque nationale du Canada, 1999. http://www.collectionscanada.ca/obj/s4/f2/dsk1/tape8/PQDD_0007/MQ42150.pdf.
Full text
42
Wadekar, Raju. "Adaptive rate turbo pun codes for wireless networks." Thesis, Lancaster University, 2008. http://ethos.bl.uk/OrderDetails.do?uin=uk.bl.ethos.531711.
Full text
43
Reid, Andrew Carey. "Turbo codes: convergence phenomena & non-binary constructions." Thesis, University of Canterbury. Electrical and Electronic Engineering, 2002. http://hdl.handle.net/10092/5462.
Full textAbstract:
The introduction of turbo codes in 1993 provided a code structure that could approach Shannon limit performance whilst remaining practically decodeable. Much subsequent work has focused on this remarkable structure, attempting to explain its performance and to extend or modify it. This thesis builds on this research providing insights into the convergence behaviour of the iterative decoder for turbo codes and examining the potential of turbo codes constructed from non-binary component codes.
The first chapter of this thesis gives a brief history of coding theory, providing context for the work. Chapter two explains in detail both the turbo encoding and decoding structures considered. Chapter three presents new work on convergence phenomena observed in the iterative decoding process. These results emphasise the dynamic nature of the decoder and allow for both a stopping criteria and ARQ scheme to be proposed. Chapters four and five present the work on non-binary turbo codes. First the problem of choosing good component codes is discussed and an achievability bound on the dominant parameter affecting their performance is derived. Searches for good component codes over a number of small rings are then conducted, and simulation results presented. The new results, and suggestions for further work are summarised in the conclusion of Chapter six.
44
Lee, David C. (David Chunyi) 1978. "Simulating Turbo codes using a modular simulation platform." Thesis, Massachusetts Institute of Technology, 2002. http://hdl.handle.net/1721.1/87259.
Full text
45
Durham, Laura M. (Laura Marie) 1977. "A density evolution analysis of turbo product codes." Thesis, Massachusetts Institute of Technology, 2002. http://hdl.handle.net/1721.1/87208.
Full textAbstract:
Thesis (S.M.)--Massachusetts Institute of Technology, Dept. of Electrical Engineering and Computer Science, 2002.Includes bibliographical references (leaves 112-113).
by Laura M. Durham.
S.M.
46
Chatzigeorgiou, Ioannis Ap. "Performance analysis and design of punctured turbo codes." Thesis, University of Cambridge, 2006. https://www.repository.cam.ac.uk/handle/1810/272140.
Full text
47
Huang, Fu-hua. "Evaluation of Soft Output Decoding for Turbo Codes." Thesis, Virginia Tech, 1997. http://hdl.handle.net/10919/36910.
Full textAbstract:
Evaluation of soft output decoding for turbo codes is presented. Coding theory related to this research is studied, including convolutional encoding and Viterbi decoding. Recursive systematic convolutional (RSC) codes and nonuniform interleavers commonly used in turbo code encoder design are analyzed. Fundamentals such as reliability estimation, log-likelihood algebra, and soft channel outputs for soft output Viterbi algorithm (SOVA) turbo code decoding are examined. The modified Viterbi metric that incorporates a-priori information used for SOVA decoding is derived. A low memory implementation of the SOVA decoder is shown. The iterative SOVA turbo code decoding algorithm is described with illustrative examples. The performance of turbo codes are evaluated through computer simulation. It has been found that the SOVA turbo code decoding algorithm, as described in the literature, did not perform as well as the published results. Modifications to the decoding algorithm are suggested. The simulated turbo code performance results shown after these modifications more closely match with current published research work.Master of Science
48
Raorane, Pooja Prakash. "Sampling Based Turbo and Turbo Concatenated Coded Noncoherent Modulation Schemes." University of Toledo / OhioLINK, 2010. http://rave.ohiolink.edu/etdc/view?acc_num=toledo1279071861.
Full text
49
Lindblom, Johannes. "Turbo Decoding With Early State Decisions." Thesis, Linköping University, Department of Electrical Engineering, 2008. http://urn.kb.se/resolve?urn=urn:nbn:se:liu:diva-11694.
Full textAbstract:
Turbo codes was first presented in 1993 by C. Berrou, A. Glavieux and P. Thitimajshima. Since then this class of error correcting codes has become one of the most popular, because of its good properties. The turbo codes are able to come very close to theoretical limit, the Shannon limit. Turbo codes are for example used in the third generation of mobile phone (3G) and in the standard IEEE 802.16 (WiMAX).
There are some drawbacks with the algorithm for decoding turbo codes. The deocoder uses a Maximum A Posteriori (MAP) algorithm, which is a complex algorith. Because of the use of many variables in the decoder the decoding circuit will consume a lot of power due to memory accesses and internal communication. One way in which this can be reduced is to make early decisions.
In this work I have focused on making early decision of the encoder states. One major part of the work was also to be sure that the expressions were written in a way that as few variables as possible are needed. A termination condition is also introduced. Simulations based on estimations of the number of memory accesses, shows that the number of memory accesses will significantly decrease.
50
Shaw, Christopher, and Michael Rice. "TURBO-CODED APSK FOR TELEMETRY." International Foundation for Telemetering, 2007. http://hdl.handle.net/10150/604473.
Full textAbstract:
ITC/USA 2007 Conference Proceedings / The Forty-Third Annual International Telemetering Conference and Technical Exhibition / October 22-25, 2007 / Riviera Hotel & Convention Center, Las Vegas, NevadaThis paper considers the use of Amplitude-Phase Shift Keying (APSK) for a telemetry system. Variable rate turbo codes are used to improve the power efficiency of 16- and 32-APSK. We discuss compensation techniques for power amplifier nonlinearities. Simulation results show the improved spectral efficiency of this modulation scheme over those currently defined in telemetry standards.