To see the other types of publications on this topic, follow the link: Transistor Thermique.
Dissertations / Theses on the topic 'Transistor Thermique'
Create a spot-on reference in APA, MLA, Chicago, Harvard, and other styles
Consult the top 50 dissertations / theses for your research on the topic 'Transistor Thermique.'
Next to every source in the list of references, there is an 'Add to bibliography' button. Press on it, and we will generate automatically the bibliographic reference to the chosen work in the citation style you need: APA, MLA, Harvard, Chicago, Vancouver, etc.
You can also download the full text of the academic publication as pdf and read online its abstract whenever available in the metadata.
Browse dissertations / theses on a wide variety of disciplines and organise your bibliography correctly.
1
Farjah, Ebrahim. "Contribution aux caractérisations électrique et thermique des transistors de puissance à grille isolée." Grenoble INPG, 1994. http://www.theses.fr/1994INPG0103.
Full textAbstract:
L'IGBT est bien adapté aux applications de moyenne puissance. La tendance actuelle est l'amélioration de ses possibilités tant au niveau de la tension et du courant admissibles qu'au niveau de la fréquence de fonctionnement. Ce transistor dans un avenir très proche devrait remplacer bon nombre de composants. Une meilleure connaissance de I'IGBT passe par une caractérisation électrique et thermique précise, afin d'améliorer la conception des convertisseurs modernes de l'Electronique de Puissance. Dans ce travail, nous avons effectué une étude détaillée des différentes méthodes de caractérisation des composants semi-conducteurs et plus particulièrement de I'IGBT. Pour arriver à ce but, nous avons développé et/ou utilisé des programmes de calcul et des logiciels ayant trait aux domaines électrique et thermique. Dans certains cas, un modèle comportemental, où le composant est considéré comme une boite noire est étudié par ses entrées et sorties, est suffisant. Finalement, nous avons étudié plusieurs manières de prendre en compte ce phénomène dans des outils de simulation
2
Dhombres, Stéphanie. "Étude d'un protocole de régénération thermique de composants électroniques soumis à un rayonnement ionisant." Thesis, Montpellier, 2015. http://www.theses.fr/2015MONTS228.
Full textAbstract:
De nos jours, les caméras sont de plus en plus utilisées lors de missions spatiales ou en centrale nucléaire pour des missions d'observations (civiles ou militaires) et de surveillance (vérification du déploiement de panneaux solaires, opérations extravéhiculaires, accident nucléaire, site de stockage). L'environnement spatial, les réacteurs civils nucléaires ou les lieux de stockage de déchets radioactifs sont des milieux radiatifs qui peuvent très fortement perturber les composants électroniques et les systèmes. Dans ces environnements, les rayonnements ionisants dégradent les paramètres électriques des composants électroniques. La dose totale ionisante conduit à l'apparition d'un nombre significatif de charges dans les oxydes des matériaux constituant les composants électroniques, modifiant leurs propriétés électriques. Il en résulte qu'une exposition à la dose totale ionisante peut entraîner une défaillance partielle ou totale d'un composant voire d'un système électronique embarqué.Dans le cadre de cette thèse, nous proposons une méthode de régénération pour guérir les paramètres électriques dégradés par la dose totale ionisante de composants électroniques soumis aux rayonnements ionisants. Cette méthode consiste à appliquer des cycles de recuit isothermes à un composant électronique. Dans un premier temps, cette méthode est appliquée sur des transistors MOS, et une étude est menée sur l'impact des différents paramètres clés du recuit (polarisation, température, durée de recuit, pas en dose entre chaque recuit). Dans un second temps, nous nous intéressons à des composants plus intégrés et plus récents tels que des capteurs d'images de type CMOS APS. Nous montrons expérimentalement l'impact d'un recuit sur ce type de composant et enfin, nous adaptons la méthode de régénération pour l'appliquer à ces capteurs APS afin d'augmenter leur durée de vieNowadays, cameras are more and more used in space missions or nuclear plant for observation (civil or military) and monitoring missions (checking the deployment of solar panels, extravehicular operations, nuclear accident, and area storage). The space environment, nuclear reactors or radioactive waste storage areas are radiative environments that can greatly disturb electronic components and systems. In these environments, ionizing radiation degrades the electrical parameters of electronic components. The total ionizing dose induces significant charge build-up in oxides, degrading the electrical properties of the materials of electronic devices. That can result in the loss of functionality of the entire electronic system.In this thesis, we propose a regeneration method to recover the electrical parameters degraded by total ionizing dose of electronic components subjected to ionizing radiation. In this method isothermal annealing cycles are applied to electronic devices. In a first step, this method is applied on MOS transistors, and a study is conducted on the impact of various key parameters of annealing (bias, annealing temperature, annealing time, dose step between each annealing). In a second step, we focus on components more integrated and newer such as CMOS APS image sensors. We experiment what is the impact of annealing on this type of component and finally, the regeneration method is modified to be suitable on these APS sensors to increase their lifetime
3
BESTAOUI, ZAKIA. "Modelisation electrique et thermique de la diode et du transistor mos de puissance. Identification des parametres electriques et thermiques." Nantes, 2000. http://www.theses.fr/2000NANT2019.
Full textAbstract:
Nous presentons des modeles electriques, simples, capables de predire les comportements statique et transitoire des composants. Le modele de la diode prend en compte notamment les charges stockees au blocage. Le modele du mos tient compte la generation de courant lors de l'amorcage, la resistance a l'etat passant, les capacites inter-electrodes et le seuil de conduction. Nous avons presente ensuite une nouvelle approche originale de type automatique, pour la simulation des convertisseurs de puissance. Le logiciel matlab/simulink a servi de support a cette etude. Des methodes propres a l'automatique pour la determination des matrices d'etat ont ete utilisees pour la determination de modeles de diode et de transistor mosfet de puissance sous forme de modeles internes d'etat. Les resultats simules ont ete valides par des resultats experimentaux. Les techniques de l'automatique ont ete mises en uvre pour l'identification des parametres internes des modeles de diode et de mos, a partir de l'analyse experimentale des signaux d'excitation et de reponse et de la representation d'etat. La qualite de l'estimation depend de la nature du signal d'excitation, de la periode et de la duree d'echantillonnage. Enfin, nous avons etudie le transfert thermique dans le mosfet. L'etude du transfert thermique dans la diode est un cas particulier de celui du mosfet. Un modele de diffusion de chaleur a ete mis au point pour l'etude de l'evolution de la temperature au cours du temps consecutivement a n'importe quelle sollicitation electrique. Il tient compte des conditions de refroidissement et d'implantation du composant. Nous avons aussi presente le dispositif experimental et la procedure utilisee pour identifier certains parametres thermiques en regimes permanent et transitoire et pour etudier leur sensibilite sur les transferts thermique.
4
Bouguen, Laure. "Annulation de la dérive thermique de capteurs magnétiques à base d'hétérostructures pseudomorphiques AlGaAs/InGaAs/GaAs." Montpellier 2, 2009. http://www.theses.fr/2009MON20075.
Full textAbstract:
L'objectif de cette étude était de diminuer, voire d'annuler, la dérive en température de capteurs magnétiques à base d'hétérostructures AlGaAs/InGaAs/GaAs. Pour répondre à la question posée, la solution envisagée a consisté à contrôler avec une grande précision l'ancrage du niveau de Fermi à la surface d'hétérostructures existantes. Ce contrôle a été assuré par l'adjonction d'une grille de géométrie optimisée et polarisée de façon adéquate. Nous avons montré qu'une modélisation linéaire du composant n'était pas adaptée et qu'il était nécessaire de mettre au point une analyse à deux dimensions par éléments finis rendant compte des résultats obtenusThe goal of this work was to decrease, and even cancel, the thermal drift of magnetic sensors based on pseudomorphic AlGaAs/InGaAs/GaAs heterojunction. For that, the chosen solution consisted in controlling the Fermi level pinning at the surface of existing heterojunction. This control has been done by the addition of a gate with different geometries and with a suitable polarisation. We showed that an one dimensional model was not adapted and that it was necessary to do a two dimensional analysis with the finite element method witch explain the results obtained
5
Amimi, Adel. "Modèle électro-thermique unidimensionnel du transistor bipolaire à grille isolée (IGBT) pour la simulation de circuits de puissance." Rouen, 1997. http://www.theses.fr/1997ROUES033.
Full textAbstract:
Dans le domaine de l'électronique de puissance, où l'environnement et le mode de fonctionnement du composant jouent un rôle primordial, nous constatons que les aspects thermiques doivent être évalués de la même manière que les aspects strictement électriques. Cela suppose entre autres que la température interne des composants doit pouvoir évoluer comme toutes les grandeurs électriques. Dans ce contexte, nous avons développé un modèle analytique du transistor bipolaire à grille isolée (IGBT) prenant en compte les interactions électro-thermiques dans le composant, en associant au modèle électrique du composant un réseau thermique. Pour cela, deux solutions de complexité différentes ont été envisagées pour l'élaboration du modèle thermique. La première approche (cellulaire) est basée sur l'analogie électrique-thermique. En effet, la propagation du flux de chaleur dans le composant est modélisée par un réseau cellulaire RTH(I) - CTH(I) dont les caractéristiques sont déterminées à partir de l'impédance thermique transitoire ZTH du composant. La seconde approche (dite mixte), fondée sur la résolution à une dimension de l'équation de diffusion de la chaleur, utilise un calcul plus précis de la température dans la couche de silicium, tout en conservant une représentation à base de cellules RTH-CTH pour l'ensemble du boîtier et de l'environnement. Le modèle électro-thermique ainsi développé est implanté en langage MAST dans le simulateur de circuits Saber.
6
Rakib, Souad. "Passivation de InP pour transistor MISFET sulfuration thermique basse température et réalisation d'une structure bicouche silice/sulfure/InP /." Grenoble 2 : ANRT, 1987. http://catalogue.bnf.fr/ark:/12148/cb37609148t.
Full text
7
Callet, Guillaume. "Caractérisation et modélisation de transistors HEMT AlGaN/GaN et InAlN/GaN pour l’amplification de puissance en radio-fréquences." Limoges, 2011. https://aurore.unilim.fr/theses/nxfile/default/3c0fde17-3720-49cd-9824-bd071826245e/blobholder:0/2011LIMO4033.pdf.
Full textAbstract:
Ce document traite de la caractérisation de composants HEMT à base de GaN en vue de leur modélisation. Une caractérisation exhaustive des transistors à base d’InalN/GaN et AlGaN/GaN est réalisée. Une importance particulière est donnée aux méthodes de caractérisation thermique, avec l’utilisation de la méthode 3ω pour la mesure de l’impédance thermique. Une étude des facteur d’échelle du modèle linéaire est également abordée. Le modèle non-linéaire présenté est développé afin d’élargir son champ d’application à l’amplification de puissance et à la commutation. Enfin, il est utilisé pour la réalisation du premier amplificateur de puissance utilisant la technologie InAlN en bande KaThis report deals with the characterization of GaN HEMTs devices in order to create their model. An exhaustive characterization has been realized for AlInN/GaN and AlGaN/GAN based HEMTs. A special care has been given to the different thermal characterization methods, with the use of the 3ω method for the measurement of the thermal impedance. A study of scaling rules for small-signal model is presented. The non-linear model presented is developed in order to extend his application domain to the power amplification and power switches. Finally it is used in the design of the first poser amplifier base on AlInN technology in Ka-band
8
Alonzo, Zapata Irving. "Experimental Developments and Numerical Simulations of Far-Field Radiative Thermal Transistor Based on Vanadium Dioxide Thin Films." Electronic Thesis or Diss., Limoges, 2024. http://www.theses.fr/2024LIMO0109.
Full textAbstract:
Des films minces de dioxyde de vanadium (VO₂) ont été développés sur des substrats de saphir-c, saphir-r et Si/SiO₂ (100) en utilisant le procédé de dépôt par ablation laser (PLD) avec une configuration hors axe, permettant des dépôts sur des surfaces de substrat relativement grandes, jusqu'à 5×5 cm². Les films minces de VO₂, post-dépôt, ont été soumis à un traitement thermique rapide afin d’obtenir le contraste le plus élevé (5 ordres de grandeurs pour la résistivité) entre leurs états isolant et métallique pendant la transition de phase autour de 68 °C. Les propriétés physiques des films minces de VO₂ étaient fortement corrélées au type de substrat utilisé.Ce travail concerne la réalisation des dispositifs thermiques innovants en utilisant la variation abrupte de l'émissivité du VO₂ au cours de sa transition métal-isolant (MIT) afin d'amplifier et de moduler le flux de chaleur radiatif en champ lointain. L'émissivité des films minces de VO₂ pendant la MIT a été mesurée avec précision en utilisant la technique de la cavité résonante à ondes thermiques (TWRC) au laboratoire Pprime de Poitiers. Les films ont montré des variations d'émissivité de l’ordre de Δε = 0,38 pendant la MIT pour 200 nm d’épaisseur, chaque film affichant différentes largeurs d’hystérésis.Les émissivités ont été utilisées pour modéliser et simuler des diodes thermiques radiatives et pour explorer théoriquement un transistor thermique radiatif avec une base en VO₂ sur des substrats en saphir-c, saphir-r ou Si/SiO₂. Un transistor thermique radiatif expérimental avec une base en VO₂ sur Si/SiO₂ a été réalisé. Nous avons pu mesurer expérimentalement les densités de flux de chaleur radiative internes ϕ₁ (collecteur-base) et ϕ₂ (base-émetteur) pour déterminer ϕ₃. Le transistor a démontré une performance de commutation thermique de 0,55, une amplitude de modulation thermique de 60 W/m² et un facteur d'amplification thermique de 0,24.Outre une des premières démonstrations expérimentales d’amplification des courants thermiques à travers des transistors thermiques radiatifs et conducteurs à base de VO2, ce travail fournit aussi une source riche de résultats sur les propriétés thermiques et optiques de ce matériau lors de sa transition diélectrique/métal et permet d’imaginer des dispositifs nouveaux (memristor thermique) à des échelles réduites à la centaine de micromètresVanadium dioxide (VO₂) thin films were developed on c-sapphire, r-sapphire, and Si/SiO₂ (100) substrates using Pulsed Laser Deposition (PLD) with an off-axis configuration, supporting relatively large substrate surfaces up to 5×5 cm². After deposition, the VO₂ thin films underwent Rapid Thermal Processing (RTP) to enhance the contrast between their insulating and metallic states during the phase change transition at 68°C (5 orders of magnitude for the electrical resistivity). The physical properties of the VO₂ thin films were strongly correlated with the type of substrate used.This work aims to develop innovative thermal devices by utilizing the abrupt change in emissivity of VO₂ across its metal-insulator transition (MIT) to amplify and modulate far-field radiative heat flux. The emissivity of VO₂ thin films during the MIT was measured precisely using the Thermal Wave Resonant Cavity (TWRC) technique at the Pprime laboratory in Poitiers. The VO2 thin films showed emissivity variations of approximately Δε = 0.38 across their MIT for a 200 nm thickness, with each film exhibiting a unique hysteresis loop.These emissivities were used in modeling and simulating radiative thermal diodes and to theoretically explore a radiative thermal transistor with a base of VO₂ on c-sapphire, r-sapphire, or Si/SiO₂ substrates. An experimental radiative thermal transistor with a VO₂ base on Si/SiO₂ was realized. The internal radiative heat flux densities ϕ₁ (collector-base) and ϕ₂ (base-emitter) were measured to derive ϕ₃. The transistor exhibited a thermal switch performance of 0.55, a thermal modulation amplitude of 60 W/m², and a thermal amplification factor of 0.24. This study, among the first to demonstrate thermal heat density amplification in a radiative thermal transistor, provides insights into VO₂'s thermal and optical properties during its MIT, inspiring the development of new devices like thermal memristors at micrometer scales
9
Lopez, David. "Intégration dans un environnement de simulation circuit d'un modèle électrothermique de transistor bipolaire à hétérojonction issu de simulations thermiques tridimensionnelles." Limoges, 2002. http://www.theses.fr/2002LIMO0007.
Full textAbstract:
Le travail présenté dans ce mémoire concerne l'intégration d'un modèle thermique de TBH issu de simulations thermiques 3D dans un environnement de simulation circuit. Après avoir mis en évidence dans le premier chapitre les effets thermiques dans les composants micro-ondes, nous avons présenté dans le second chapitre le potentiel de prédiction des échauffements d'une analyse thermique 3D. Ensuite nous avons présenté la mise en place d'une méthode de réduction de modèle par la technique des vecteurs de Ritz à partir de ces simulations. Le troisième chapitre décrit la modélisation non-linéaire électrothermique de TBH développé à l'IRCOM afin de générer un modèle global de transistor distribué par doigt que l'on connectera au modèle thermique. Enfin, le dernier chapitre démontre l'intérêt d'un tel modèle dans le cadre de prédiction de stabilité (crunch) et du fonctionnement de puissance notamment en terme de dynamiques lentes en fonctionnement pulséThe work presented here involves an integration into a circuit simulator of a HBT's thermal model from a 3D finite element method thermal simulation
10
Gauthier, Alexis. "Etude et développement d’une nouvelle architecture de transistor bipolaire à hétérojonction Si / SiGe compatible avec la technologie CMOS FD-SOI." Thesis, Lille 1, 2019. http://www.theses.fr/2019LIL1I081.
Full textAbstract:
Les travaux présentés dans cette thèse portent sur le développement et l’optimisation de transistors bipolaires pour les futures générations de technologies BiCMOS. La technologie de référence est le BiCMOS055 présentant des fT et fMAX de respectivement 320 et 370 GHz. Dans un premier temps, il est montré que l’optimisation du profil vertical comprenant le budget thermique, le profil de la base et du collecteur notamment permet d’atteindre une fT de 400 GHz tout en restant compatible avec les transistors CMOS. Dans un second temps, le développement d’un collecteur implanté est présenté. La co-implantation du carbone avec le phosphore permet d’obtenir des substrats sans défaut, un contrôle de la diffusion précis ainsi que des performances électriques prometteuses. Une fréquence de transition fT record de 450 GHz est notamment atteinte grâce à des règles de dessins optimisées. Un module STI peu profond (SSTI) est développé afin de compenser l’augmentation de la capacité base / collecteur liée à ce type de technologie. Dans un troisième temps, l’intégration sur silicium d’une nouvelle architecture de transistor bipolaire ayant pour but de surmonter les limitations de la DPSA-SEG utilisée en BiCMOS055 est détaillée et les premiers résultats sont discutés. Cette partie démontre toutes les difficultés d’une intégration d’un transistor bipolaire de nouvelle génération dans une plateforme CMOS. La fonctionnalité de l’architecture émetteur / base est démontrée à travers des mesures dc. Pour terminer, la possibilité d’une intégration en 28 nm est évaluée à travers des travaux spécifiques, notamment au niveau des implantations à travers le SOI, et une ouverture sur les éventuelles intégrations 3D est réaliséeThe studies presented in this thesis deal with the development and the optimization of bipolar transistors for next BiCMOS technologies generations. The BiCMOS055 technology is used as the reference with 320 GHz fT and 370 GHz fMAX performances. Firstly, it is showed that the vertical profile optimization, including thermal budget, base and collector profiles allows to reach 400 GHz fT HBT while keeping CMOS compatibility. In a second time, a fully implanted collector is presented. Phosphorous-carbon co-implantation leads to defect-free substrate, precise dopants profile control and promising electrical performances. A new 450 GHz fT record is set thanks to optimized design rules. A low-depth STI module (SSTI) is developed to limit the base / collector capacitance increase linked to this type of technology. In a third time, the silicon integration of a new bipolar transistor architecture is detailed with the aim of overcoming DPSA-SEG architecture limitations used in BiCMOS055 and first electrical results are discussed. This part shows the challenges of the integration of new-generation bipolar transistors in a CMOS platform. The functionality of the emitter / base architecture is demonstrated through dc measurements. Eventually, the feasibility of 28-nm integration is evaluated with specific experiments, especially about implantations through the SOI, and an overview of potential 3D-integrations is presented
11
El, Rafei Abdelkader. "Analyse des effets dispersifs dans les transistors radiofréquences par mesures électriques." Limoges, 2011. https://aurore.unilim.fr/theses/nxfile/default/381740cc-fba9-4386-9b9d-0e0dd1113527/blobholder:0/2011LIMO4037.pdf.
Full textAbstract:
Les amplificateurs de puissance (PA) sont des éléments clés des terminaux de télécommunications et de radar aux radios fréquences. Le potentiel des PA est limité par des phénomènes de dispersion. Dans ce contexte, nous intéressons à la caractérisation des phénomènes thermiques dans les transistors TBH de différentes technologies (AsGa, SiGe et InP) et la caractérisation des effets thermiques et pièges dans les transistors HEMT à base GaN (AlGaN et AlInN) en basses fréquences. Un banc de mesure des paramètres S basse fréquences [10 Hz, 40 GHz] siège des phénomènes parasites non linéaires qu’il faut prendre en compte pour pouvoir réaliser des simulations fiables, est mis en place. Une méthode précise et simple pour la mesure de l’impédance thermique de TBH réalisés avec différentes technologies a été proposée. Cette méthode s’appuie sur des mesures électriques basses fréquences. Une étude approfondie de la caractérisation des phénomènes de dispersion basse fréquences (BF) dans les transistors HEMT à base GaN a été menée. Les effets de pièges sont étudiés pour les deux technologies (AlGaN/GaN et AlInN/GaN) avec la méthode de la spectroscopie d’admittance afin de quantifier les pièges de niveaux profondsPower amplifiers (PAs) are key elements of telecommunications and radar front ends at radio frequencies. The potential of the PA is limited by the phenomena of dispersion. In this context, we are interested in the characterization of thermal phenomena in the HBT transistors of different technology (GaAs, InP and SiGe) and characterization of thermal and traps effects in HEMT transistors based on GaN (AlGaN and AlInN) at low frequencies. A bench for low frequency S-parameters measurement [10 Hz, 40 GHz] is set up to enable us to study the behavior of the new components in the frequency range seat of nonlinear parasitic phenomena. A simple, yet accurate, method to experimentally characterize the thermal impedance of Hetero junction Bipolar Transistors (HBT) with different technologies proposed. This method relies on low frequency S-parameters measurements. A detailed study has been initiated to characterize the phenomena of low frequency dispersion in the HEMT transistors based on GaN. The thermal and traps effects are studied for both technologies (AlGaN/GaN and AlInN/GaN) with the method of admittance spectroscopy to quantify the levels of deep traps
12
Campo, Eric. "Procédés thermiques rapides RTA,O : Applications à la réalisation de transistors à films minces de silicium déposés à partir de disilane." Toulouse, INSA, 1993. http://www.theses.fr/1993ISAT0012.
Full textAbstract:
Les procedes thermiques rapides (rtp) sont etudies du point de vue de leurs utilisations pour la cristallisation (recuit rta a 750c) et l'oxydation (rto a 1050c) des films minces deposes a partir de silane et de disilane dans une gamme de temperature allant de 450c a 620c. Les possibilites qu'apportent ces etapes sont comparees a celles donnees par les recuits et oxydations (lta, lto) realises a 600c. L'etude montre qu'un recuit rta (750c) preoxydation permet d'obtenir a la fois une cristallisation optimale du film de silicium et des oxydes de meilleures proprietes electriques. Des tft a canal n et a canal p ont ete realises. Les parametres de ces transistors (mobilite , tension de seuil vt et rapport des courants a l'etat passant et a l'etat bloque ion/ioff) ont ete etudies du point de vue, d'une part des effets relatifs des modes d'oxydation-recuit lto, a (600c) et rta, o (750c, 1050c), ou de la combinaison de ces deux modes, et d'autre part, de l'influence d'une hydrogenation plasma. Ceci donne par exemple, pour le depot de silicium fait a 465c: n=84 cm#2/v. S (rta+rto), n=46 cm#2/v. S (lto+lta) et n=53 cm#2/v. S (lta+rta+lto). L'etude montre que l'influence du procede technologique sur les mecanismes de conduction qui interviennent dans les performances du tft est liee a la fois aux hauteurs de barriere de potentiel entre grains et a la qualite interne des grains eux-memes. Une correlation est egalement mise en evidence entre le coefficient d'extinction k mesure a 405 nm et la mobilite des electrons ou trous dans le canal, ce qui donne une methode simple pour optimiser le procede technologique en terme de valeur de cette mobilite
13
Jaume, Denis. "Etude des gardes périphériques des composants silicium planar haute-tension en technologie sipos." Toulouse, INSA, 1990. http://www.theses.fr/1990ISAT0019.
Full textAbstract:
L'utilisation du sipos, pour la passivation des dispositifs planar haute tension est une technique de garde recente et prometteuse. Les caracteristiques du sipos sont rappelees et son principe d'utilisation, en tant que technique de garde, est decrit. La tenue en tension de composants silicium planar en technologie sipos est etudiee et les regles de conception, pour obtenir des tensions de claquage de 1000 v et 1500 v, sont etablies en fonction des parametres physiques et geometriques. Cette etude est menee a l'aide de simulations numeriques bidimensionnelles. Des dispositifs test sont realises dans une technologie planar sipos l. P. C. V. D a plusieurs couches et confirment la validite de l'approche numerique proposee
14
Denorme, Stéphane. "Étude de l'influence des procédés technologiques de type BiCMOS à haute densité d'intégration sur la réalisation de bases fines très dopées dans les transistors bipolaires submicroniques." Université Joseph Fourier (Grenoble ; 1971-2015), 1995. http://www.theses.fr/1995GRE10130.
Full textAbstract:
Pour la plupart des applications bicmos, l'effort principal porte maintenant sur la reduction de la consommation et la recherche de frequences de fonctionnement elevees et on s'oriente vers des transistors bipolaires a base fine si ou sige tres dopee. Or l'integration croissante des transistors et la reduction des dimensions qu'elle entraine, ont deux effets. D'une part, la reduction des bilans thermiques donne une forte importance a la presence de defauts ponctuels hors equilibre a l'origine de la diffusion acceleree des dopants. D'autre part, l'effet des etapes technologiques creatrices de defauts ponctuels en peripherie de zone active, negligeable sur les grandes structures, peut devenir visible lorsque la taille des dispositifs devient comparable a la longueur de diffusion laterale des defauts. Nous nous sommes donc interesses aux etapes technologiques generatrices de defauts ponctuels qui sont susceptibles de contrarier la reduction de largeur de base des transistors bipolaires n-p-n. Nous avons montre que les etapes d'oxydation, de siliciuration et d'implantation ionique accelerent la diffusion de la base des transistors bipolaires de petite dimension. Cet elargissement provoque une degradation des performances electriques statique et hyperfrequence du dispositif. Une analyse detaillee des caracteristiques en temperature de transistors bipolaires a base fine silicium a permis d'interpreter les observations experimentales et de confirmer nos conclusions d'abord obtenues par simulation
15
Yachou, Driss. "Etude des effets parasites électriques et thermiques intervenant dans le fonctionnement des transistors sur isolant (SOI)." Grenoble 1, 1994. http://www.theses.fr/1994GRE10035.
Full textAbstract:
L'objectif de cette these est d'etudier les phenomenes parasites intervenant dans le fonctionnement electrique des transistors soi. La specificite de ces derniers par rapport aux transistors sur substrat massif est la presence de l'oxyde enterre. Ce dernier apporte de nombreux avantages au fonctionnement des dispositifs, neanmoins, il constitue un obstacle a l'evacuation des courants de fuite et de la chaleur dissipee localement. Il en resulte un auto-echauffement des dispositifs. Dans le premier chapitre, nous avons presente les differentes filieres soi et leurs principales applications. Le deuxieme chapitre est consacre a l'etude du comportement des dispositifs soi en temperature. Les origines et les consequences de l'elevation de temperature locale sont detaillees dans la quatrieme partie. Nous donnons un modele thermique de l'auto-echauffement et une approche analytique pour l'extraction des parametres. L'impact de cet effet sur le fonctionnement electrique des futurs dispositifs a ete evaluee a partir du modele elabore. Enfin, compte tenu de la combinaison des effets thermiques et electriques dans le fonctionnement des transistors, nous avons consacre le quatrieme chapitre a decorreler ces phenomenes pour les modes de fonctionnement statique et dynamique
16
Weisz, Mario. "Electrothermal device-to-circuit interactions for half THz SiGe∶C HBT technologies." Thesis, Bordeaux 1, 2013. http://www.theses.fr/2013BOR14909/document.
Full textAbstract:
Ce travail concerne les transistors bipolaires à hétérogène TBH SiGe. En particulier, l'auto-échauffement des transistors unitaires et le couplage thermique avec leurs plus proches voisins périphériques sont caractérisés et modélisés. La rétroaction électrothermique intra- et inter-transistor est largement étudiée. En outre, l’impact des effets thermiques sur la performance de deux circuits analogiques est évalué. L'effet d'autoéchauffement est évalué par des mesures à basse fréquence et des mesures impulsionnelles DC et AC. L'auto-échauffement est diminué de manière significative en utilisant des petites largeurs d'impulsion. Ainsi la dépendance fréquentielle de l’autoéchauffementa été étudiée en utilisant les paramètres H et Y. De nouvelles structures de test ont été fabriqués pour mesurer l'effet de couplage. Les facteurs de couplage thermique ont été extraits à partir de mesures ainsi que par simulations thermiques 3D. Les résultats montrent que le couplage des dispositifs intra est très prononcé. Un nouvel élément du modèle de résistance thermique récursive ainsi que le modèle de couplage thermique a été inclus dans un simulateur de circuit commercial. Une simulation transitoire entièrement couplée d'un oscillateur en anneau de 218 transistors a été effectuée. Ainsi, un retard de porte record de 1.65ps est démontré. À la connaissance des auteurs, c'est le résultat le plus rapide pour une technologie bipolaire. Le rendement thermique d'un amplificateur de puissance à 60GHz réalisé avec un réseau multi-transistor ou avec un transistor à plusieurs doigts est évalué. La performance électrique du transistor multidoigt est dégradée en raison de l'effet de couplage thermique important entre les doigts de l'émetteur. Un bon accord est constaté entre les mesures et les simulations des circuits en utilisant des modèles de transistors avec le réseau de couplage thermique. Enfin, les perspectives sur l'utilisation des résultats sont donnéesThe power generate by modern silicon germanium (SiGe) heterojunction bipolar transistors (HBTs) can produce large thermal gradients across the silicon substrate. The device opering temperature modifies model parameters and can significantly affect circuit operation. This work characterizes and models self-heating and thermal coupling in SiGe HBTs. The self-heating effect is evaluated with low frequency and pulsed measurements. A novel pulse measurement system is presented that allows isothermal DC and RF measurements with 100ns pulses. Electrothermal intra- and inter-device feedback is extensively studied and the impact on the performance of two analog circuits is evaluated. Novel test structures are designed and fabricated to measure thermal coupling between single transistors (inter-device) as well as between the emitter stripes of a multi-finger transistor (intra-device). Thermal coupling factors are extracted from measurements and from 3D thermal simulations. Thermally coupled simulations of a ring oscillator (RO) with 218 transistors and of a 60GHz power amplifier (PA) are carried out. Current mode logic (CML) ROs are designed and measured. Layout optimizations lead to record gate delay of 1.65ps. The thermal performance of a 60GHz power amplifier is compared when realized with a multi-transistor array (MTA) and with a multi-finger trasistor (MFT). Finally, perspectives of this work within a CAD based circuit design environment are discussed
17
Bryan, Charlotte. "Etude et développement de capteurs thermiques pour composants de puissance." Thesis, Université Grenoble Alpes, 2020. http://www.theses.fr/2020GRALI079.
Full textAbstract:
Depuis le début du siècle, la demande pour les composants de puissance a fortement augmenté. Ces composants sont principalement utilisés dans les circuits intégrés pour le marché de la communication, tel que celui des portables et des chargeurs, c’est-à-dire des applications nécessitant des fréquences de travail élevées de plusieurs GHz et pour des puissances allant jusqu’à 100 W. Pendant longtemps, ces dispositifs étaient réalisés à base de silicium, mais les limites de ce matériau pour ces composants ont été atteintes et de nouveaux matériaux ont émergé. Dans ce contexte, le nitrure de gallium (GaN) et le nitrure d'aluminium-gallium (AlGaN) ont été développés afin de créer de nouveaux dispositifs tels que les diodes de puissance et les transistors à mobilités électronique élevées (HEMTs). Ces HEMTs délivrent des puissances importantes, cependant, elles sont accompagnées d’une production de chaleur pouvant mener à la dégradation du câblage par fils et des boitiers. La gestion de la thermique dans ces dispositifs est donc une problématique majeure, tout comme dans la microélectronique de manière générale. Des diodes ainsi que des capteurs à base de matériaux thermistants, matériaux présentant des variations importantes de résistance en fonction de la température, sont généralement utilisés pour mesurer ces surchauffes. Cependant, ils nécessitent tous les deux des courants externes pour les faire fonctionner et prennent de la place supplémentaire dans les boitiers.Au cours de cette thèse, des capteurs thermoélectriques ont été développés. Ces capteurs sont basés sur l’effet Seebeck, effet qui convertit directement l’énergie thermique en énergie électrique. La tension de sortie des capteurs thermoélectriques est directement proportionnelle à la différence de température au sein du capteur et ils n’ont pas besoin d’énergie extérieure pour fonctionner. Ces capteurs permettent la lecture aussi bien d’une différence de température que d’un flux thermique. Il s’agit de la première réalisation de ce type de capteur dans les circuits de puissanceDeux types de capteurs ont été réalisés lors de la thèse : le premier est un capteur thermoélectrique « embarqué », il est fabriqué en même temps que le transistor HEMT, lui permettant d’être placé au plus proche de ce dernier pour une mesure en température plus précise. De plus, il est directement intégré dans la puce du transistor HEMT et ne prend donc pas de place supplémentaire dans le boitier. Cette intégration implique néanmoins qu’il doit suivre les règles de dimensionnement et de fabrication des transistors. Ce capteur utilise comme matériau actif le gaz d’électron 2DEG, qui est généré à l’interface de la couche d’AlGaN et de GaN pour le transport d’information électrique.Le deuxième type de capteur est un capteur thermoélectrique « autonome », il est fabriqué indépendamment du HEMT, il a donc moins de contrainte à respecter que les capteurs embarqués. Deux capteurs de ce type ont été fabriqués : un à base du 2DEG et l’autre à base de GaN dopé n. Suite à une étude approfondie effectuée au préalable sur les résistances de contacts et sur les propriétés thermoélectriques de ces deux matériaux, ces capteurs ont été réalisés pour délivrer des performances électriques les plus élevées.Les deux types de capteurs ont été testés pour différentes températures environnantes et sont tous fonctionnels. Dans les deux cas, différentes géométries ont été fabriquées afin de comparer cet effet sur la sensibilité des capteurs. Le capteur embarqué a également été testé lors du fonctionnement d’un transistor HEMT à côté duquel il a été disposé, ce qui constitue un cas réel de fonctionnement et d’utilisation de ces capteurs. Ces capteurs présentent des sensibilités pouvant aller jusqu’à 350 mV/K. De leur côté, les capteurs autonomes ont été caractérisés en utilisant des lignes chauffantes. Ils présentent des valeurs de sensibilité très élevées pouvant monter jusqu’à 14 V/KSince the start of the century, the demand for power components has risen sharply. Power components are used in integrated circuits for applications requiring high frequencies, of several GHz, and powers up to 100 W, mainly for mobile phones and chargers. Materials such as gallium nitride (GaN) and aluminium gallium nitride (AlGaN) have emerged in this field to create new power devices including power diodes and High Electron Mobility Transistors (HEMT), overcoming the limitations of silicon-based devices. HEMTs deliver high power and overheating can occur if they are not well managed, leading to the degradation of its cabling and packaging. Heat management in power circuits, as in electronic circuits in general, is a major issue. Diodes and sensors made from thermistant materials - materials with large variations in resistance as a function of temperature - are used to measure the HEMTs temperature, however, both of these require external currents to operate and use additional space in the device packaging.Thermoelectric sensors for power devices were therefore developed during this research; these sensors are based on the Seebeck effect, which directly converts heat into electrical energy. The output voltage of these thermoelectric sensors is directly proportional to the temperature difference along the sensor so no external energy is required. These sensors can measure a temperature difference and the heat flow can also be deduced. This work describes the first fabrication of such sensors.Two types of sensors were produced: the first is an on-chip sensor; it is fabricated at the same time as the HEMT transistor. This enables it to be placed as close as possible to the transistor for a more accurate temperature measurement. It is also directly integrated onto the HEMT chip so it does not take up additional space in the packaging, which implies that it must follow the same dimensioning and fabrication rules as the transistor. This sensor uses the 2D Electron Gas (2DEG) at the AlGaN and GaN’s interface for electrical transport.The second type of sensor is a stand-alone thermoelectric sensor designed to deliver higher electrical performance. It is fabricated independently, so has fewer constraints than the on-board sensors. Two stand-alone sensors were developed: one using the 2DEG and the other using an n-doped GaN. Their geometry was dimensioned using results from a study carried out beforehand on the contact resistances and on the thermoelectric properties of the two materials.Both types of sensors were tested and verified to be functional. Several geometries were fabricated for each type, and their sensitivities compared. The on-chip sensor was characterised while activating the adjacent transistor, which represents its intended function. The stand-alone sensors were characterised using metallic heat lines to their side. The measurements were taken at a number of different surrounding temperatures in each case. High sensitivities were obtained with these sensors: 350 mV / K for the on-board sensor and 14 V / K for the stand-alone sensor
18
Vu, Van Tuan. "Recherche et évaluation d'une nouvelle architecture de transistor bipolaire à hétérojonction Si/SiGe pour la prochaine génération de technologie BiCMOS." Thesis, Bordeaux, 2016. http://www.theses.fr/2016BORD0304/document.
Full textAbstract:
L'objectif principal de cette thèse est de proposer et d'évaluer une nouvelle architecture de Transistor Bipolaire à Héterojonction (TBH) Si/SiGe s’affranchissant des limitations de l'architecture conventionnelle DPSA-SEG (Double-Polysilicium Self-Aligned, Selective Epitaxial Growth) utilisée dans la technologie 55 nm Si/SiGe BiCMOS (BiCMOS055) de STMicroelectronics. Cette nouvelle architecture est conçue pour être compatible avec la technologie 28-nm FD-SOI (Fully Depleted Si-licon On Insulator), avec pour objectif d'atteindre la performance de 400 GHz de fT et 600 GHz de fMAX dans ce noeud. Pour atteindre cet objectif ambitieux, plusieurs études complémentaires ont été menées: 1/ l'exploration et la comparaison de différentes architectures de TBH SiGe, 2/ l'étalonnage TCAD en BiCMOS055, 3/ l'étude du budget thermique induit par la fabrication des technologies BiCMOS, et finalement 4/ l'étude d'une architecture innovante et son optimisation. Les procédés de fabrication ainsi que les modèles physiques (comprenant le rétrécissement de la bande interdite, la vitesse de saturation, la mobilité à fort champ, la recombinaison SRH, l'ionisation par impact, la résistance distribuée de l'émetteur, l'auto-échauffement ainsi que l’effet tunnel induit par piégeage des électrons), ont été étalonnés dans la technologie BiCMOS055. L'étude de l’impact du budget thermique sur les performances des TBH SiGe dans des noeuds CMOS avancés (jusqu’au 14 nm) montre que le fT maximum peut atteindre 370 GHz dans une prochaine génération où les profils verticaux du BiCMOS055 seraient ‘simplement’ adaptés à l’optimisation du budget thermique total. Enfin, l'architecture TBH SiGe EXBIC, prenant son nom d’une base extrinsèque épitaxiale isolée du collecteur, est choisie comme la candidate la plus prometteuse pour la prochaine génération de TBH dans une technologie BiCMOS FD-SOI dans un noeud 28 nm. L'optimisation en TCAD de cette architecture résulte en des performances électriques remarquables telles que 470 GHz fT et 870 GHz fMAX dans ce noeud technologiqueThe ultimate objective of this thesis is to propose and evaluate a novel SiGe HBT architec-ture overcoming the limitation of the conventional Double-Polysilicon Self-Aligned (DPSA) archi-tecture using Selective Epitaxial Growth (SEG). This architecture is designed to be compatible with the 28-nm Fully Depleted (FD) Silicon On Insulator (SOI) CMOS with a purpose to reach the objec-tive of 400 GHz fT and 600 GHz fMAX performance in this node. In order to achieve this ambitious objective, several studies, including the exploration and comparison of different SiGe HBT architec-tures, 55-nm Si/SiGe BiCMOS TCAD calibration, Si/SiGe BiCMOS thermal budget study, investi-gating a novel architecture and its optimization, have been carried out. Both, the fabrication process and physical device models (incl. band gap narrowing, saturation velocity, high-field mobility, SRH recombination, impact ionization, distributed emitter resistance, self-heating and trap-assisted tunnel-ing, as well as band-to-band tunneling), have been calibrated in the 55-nm Si/SiGe BiCMOS tech-nology. Furthermore, investigations done on process thermal budget reduction show that a 370 GHz fT SiGe HBT can be achieved in 55nm assuming the modification of few process steps and the tuning of the bipolar vertical profile. Finally, the Fully Self-Aligned (FSA) SiGe HBT architecture using Selective Epitaxial Growth (SEG) and featuring an Epitaxial eXtrinsic Base Isolated from the Collector (EXBIC) is chosen as the most promising candidate for the 28-nm FD-SOI BiCMOS genera-tion. The optimization of this architecture results in interesting electrical performances such as 470 GHz fT and 870 GHz fMAX in this technology node
19
Lefebvre, Stéphane. "Contribution à la caractérisation de l'IGBT en commutation à zéro de courant." Cachan, Ecole normale supérieure, 1994. http://www.theses.fr/1994DENS0009.
Full textAbstract:
Cette étude analyse la commutation de blocage d'un igbt utilise en commutation quasi-résonnante a zéro de courant. Deux igbt de structure technologique différente ont été étudiés, le premier est à base non homogène et a couche tampon, le second à base homogène et contrôlé d'injection de charges par l'émetteur. L'évolution de la charge stockée dans la base du transistor bipolaire interne au blocage est suivie et analysée à l'aide de simulations et d'expérimentations. Différents éléments interviennent sur l'évacuation de la charge stockée donc sur les pertes au blocage, qu'ils soient propres au composant (coefficients d'injection ou durées de vie) ou a sa commande (maintien du canal lors de la conduction de la diode antiparallèle). Ce qui permet de comprendre pourquoi les pertes au blocage sont plus faibles en commutation a zero de courant qu'en commutation commandée. Une caractérisation électrique et thermique de l'igbt permet ensuite de quantifier l'influence des conditions de commutation sur les pertes au blocage. Des limites de fonctionnement sont ainsi définies, pour s'affranchir de l'emballement thermique, principale cause de destruction des igbt a couche tampon en zcs a fréquence de découpage élevée
20
Khelif, Messaoud. "Contribution à l'étude et la prédiction des défauts de vieillissement par fatigue thermique des composants électroniques de puissance." Ecully, Ecole centrale de Lyon, 1994. http://www.theses.fr/1994ECDL0051.
Full textAbstract:
Le travail presente consiste dans sa premiere partie en une analyse theorique et experimentale sur l'origine et les effets de la fatigue thermique appliques aux composants electroniques de puissance. Une deterioration graduelle du joint puce-boitier sous l'effet de contraintes de cisaillement induites en presence de gradients de temperature est ainsi etablie. La validation experimentale de ce resultat est menee a l'aide de deux bancs de fatigue thermique concus et realises a cet effet. Ces derniers permettent d'imposer aux composants testes (transistors bipolaires, mos et igbt) un processus accelere de fatigue thermique afin de reduire a un seuil acceptable le temps d'observation necessaire a l'evolution des differents phenomenes. Les mesures effectuees le long de ce processus montrent qu'une augmentation graduelle de l'impedance thermique zth du circuit puce-boitier dans des proportions allant jusqu'a 50% a lieu. Ce resultat est ensuite utilise pour l'elaboration d'une procedure de prediction du seuil de vieillissement atteint. Deux methodes basees sur l'identification detaillee des caracteristiques thermiques du circuit incrimine sont successivement adoptees. La premiere met en uvre un modele analytique de l'evolution temporelle de zth donnee par les mesures. Les parametres estimes dans ce cas, permettent une caracterisation physiquement significative des effets de vieillissement (derive des caracteristiques thermiques du circuit interne au boitier). Toutefois, la mesure de la temperature de jonction tj a travers un parametre thermosensible, necessaire a l'evaluation de zth, rend cette approche sensible aux conditions reelles de mesures. De ce fait, une deuxieme methode qui s'affranchit de la mesure de tj est presentee. Le modele considere dans ce cas, est la fonction de transfert du circuit thermique ayant la puissance dissipee dans la puce comme entree et la temperature du boitier comme sortie. Une simulation menee dans ce but sur des donnees reelles, a permis d'etablir la faisabilite de la prediction selon cette approche. En effet, plusieurs parametres de la fonction de transfert identifiee du circuit thermique incrimine ont montre une correlation etroite et exclusive avec l'evolution des caracteristiques du joint. Chacune des methodes de prediction ainsi presentees a ete validee par des essais reels. Ces derniers permettent de conclure que les deux approches ont des aptitudes reelles pour jouer le role d'outil de maintenance preventive dans le domaine des equipements incluant des composants electroniques de puissance
21
Niu, Shiqin. "Conception, optimisation et caractérisation d’un transistor à effet de champ haute tension en Carbure de Silicium." Thesis, Lyon, 2016. http://www.theses.fr/2016LYSEI136/document.
Full textAbstract:
La thèse intitulée "Conception, caractérisation et optimisation d’un transistor à effet de champ haute tension en Carbure de Silicium (SiC) et de leur diode associée", s’est déroulée au sein du laboratoire AMPERE sous la direction du Prof. D. PLANSON. Des premiers démonstrateurs de JFET ont été réalisés. Le blocage du JFET n'est pas efficace, ceci étant lié aux difficultés de réalisation technologique. Le premier travail a consisté en leur caractérisation précise puis en leur simulation, en tenant compte des erreurs de processus de fabrication. Ensuite, un nouveau masque a été dessiné en tenant en compte des problèmes technologiques identifiés. Les performances électriques de la nouvelle génération du composant ont ainsi démontré une amélioration importante au niveau de la tenue en tension. Dans le même temps, de nouveaux problèmes se sont révélés, qu’il sera nécessaire de résoudre dans le cadre de travaux futurs. Par ailleurs, les aspects de tenue en court-circuit des JFETs en SiC commercialement disponibles ont été étudiés finement. Les simulations électrothermiques par TCAD ont révélé les modes de défaillances. Ceci a permis d'établir finalement des modèles physiques valables pour les JFETs en SiCSilicon carbide (SiC) has higher critical electric field for breakdown and lower intrinsic carrier concentration than silicon, which are very attractive for high power and high temperature power electric applications. In this thesis, a new 3.3kV/20A SiC-4H JFET is designed and fabricated for motor drive (330kW). This breakdown voltage is beyond the state of art of the commercial unipolar SiC devices. The first characterization shows that the breakdown voltage is lower (2.5kV) than its theoretical value. Also the on-state resistance is more important than expected. By means of finite element simulation the origins of the failure are identified and then verified by optical analysis. Hence, a new layout is designed followed by a new generation of SiC-4H JFET is fabricated. Test results show the 3.3kV JFET is developed successfully. Meanwhile, the electro-thermal mechanism in the SiC JFETs under short circuit is studied by means of TCAD simulation. The commercial 1200V SIT (USCi) and LV-JFET (Infineon) are used as sample. A hotspot inside the structures is observed. And the impact the bulk thickness and the canal doping on the short circuit capability of the devices are shown. The physical models validated by this study will be used on our 3.3kV once it is packaged
22
Reichert, Günter. "Étude en haute température des transistors MOS submicroniques fabriqués sur silicium isolant." Grenoble INPG, 1998. http://www.theses.fr/1998INPG0044.
Full textAbstract:
L'objetctif de cette these est la caracterisation et la modelisation des transistors mos-soi completement depletes dans la gamme des hautes temperatures (25c - 300c). Le premier chapitre est un bref rappel des principaux avantages de la technologie soi pour des applications hautes temperatures. Une relation entre les modeles empirique et physique de la mobilite effective des porteurs est etablie dans le deuxieme chapitre. Cette relation explique le role de trois principaux mecanismes de collisions dans le modele empirique ainsi que la variation de ses parametres avec la temperature. Le troisieme chapitre est relatif a la variation de la tension de seuil (v#t#1) et du swing (s) avec la temperature. Nous etudions la sensibilite a la temperature de v#t#1 et de s en fonction de la longueur de canal, de l'epaisseur du film et de la polarisation de la grille arriere. La difference entre des transistors a canal d'inversion et d'accumulation est egalement discutee. Dans le dernier chapitre nous developpons une methode pour l'extraction du gain du transistor bipolaire parasite. En nous basant sur les valeurs experimentales, nous presentons un modele pour le gain en fonction de la temperature et des polarisations de drain et de grille. Ensuite, nous proposons une technique pour la separation des effets de canal court, de substrat flottant et d'auto-echauffement en utilisant la variation de la conductance de sortie avec la temperature. En conclusion, nos etudes ont montre que la technologie soi completement depletee repond a toutes les exigences des circuits integres hautes temperatures. Cependant l'optimisation des dispositifs est indispensable pour garantir le fonctionnement correct des circuits aux tres hautes temperatures.
23
Dutta, Bivas. "Energétique dans les dispositifs à un seul électron basés sur des îlots métalliques et des points quantiques." Thesis, Université Grenoble Alpes (ComUE), 2018. http://www.theses.fr/2018GREAY055/document.
Full textAbstract:
Aujourd'hui, nos appareils électroniques sont de plus en plus densément composés de composants nanoélectroniques. En conséquence, la dissipation de chaleur produite dans ces circuits augmente également énormément, provoquant une déperdition d’énergie considérable, en pure perte. Les effets thermoélectriques entrent en jeu ici car ils permettent d'utiliser cette chaleur perdue pour produire un travail utile. Par conséquent, l’étude du transport thermique et de l’effet thermoélectrique dans les nanostructures revêt une importance significative du point de vue scientifique et technologique.Dans cette thèse, nous présentons nos études expérimentales du transport thermique et thermoélectrique dans différents types de dispositifs à un seul électron, où le flux électronique peut être contrôlé au niveau de l'électron unique.Tout d’abord, nous montrons la mesure du transport de chaleur contrôlé par la grille dans un transistor à un seul électron (SET), agissant comme un commutateur thermique entre deux réservoirs. Nous déterminons la conductance thermique à l’aide d’un bilan thermique en régime permanent prenant en compte les différents chemins du flux de chaleur. La comparaison de la conductance thermique du SET avec sa conductance électrique indique une forte violation de la loi de Wiedemann-Franz.Deuxièmement, nous étendons l’étude du transport thermique dans les dispositifs à un seul électron dans le régime de boîte quantique, où, outre les interactions de Coulomb, il faut également prendre en compte les différents niveaux électroniques discrets. Nous discutons du bilan thermique entre deux réservoirs de chaleur couplés par un seul niveau de point quantique, et de la dissipation des électrons tunnel dans les contacts. Cela produit des formes de diamant de Coulomb dans la carte de température électronique de la source, en fonction de la polarisation et de la tension de grille.Enfin, nous présentons la mesure du transport thermoélectrique dans une jonction à boîte quantique unique, du régime de couplage faible au régime de couplage fort Kondo. Nos expériences introduisent une nouvelle façon de mesurer le pouvoir thermoélectrique en réalisant une condition de circuit ouvert quasi-parfaite. Le pouvoir thermoélectrique dans une boîte faiblement couplée montre le comportement e-périodique avec la charge induite par la grille, alors qu’il montre une période distincte de 2e en présence de corrélation Kondo. L’étude de la dépendance thermique révèle que la résonance de Kondo n’est pas toujours au niveau de Fermi, mais qu’elle peut être légèrement décalée, en accord avec les prédictions théoriques.Cette étude ouvre la porte à l’étude de transistors à une boîte quantique unique dont les propriétés thermodynamiques sont régies par les lois de thermodynamique quantiqueAt this age of technologically advanced world, the electronic devices are getting more and more densely packed with micro-electronic elements of nano-scale dimension. As a result the heat dissipation produced in these microelectronic-circuits is also increasing immensely, causing a huge amount of energy loss without any use. The textit{thermoelectric effects} come into play here as one can use this wasted heat to produce some useful work with the help of thermoelectric conversion. In order to achieve such a textit{heat engine} with a reasonably high efficiency, one needs to understand its thermal behavior at the basic level. Therefore, the study of thermal transport and thermoelectric effect in nano-structures has significant importance both from scientific and application point of view.In this thesis we present the experimental studies of thermal and thermoelectric transport in different kinds of single-electron devices, where the electronic flow can be controlled at the single electron level.First, we demonstrate the measurement of gate-controlled heat transport in a Single-Electron Transistor ($SET$), acting as a heat switch between two heat reservoirs. The measurement of temperature of the leads of the $SET$ allows us to determine its thermal conductance with the help of a steady state heat-balance among all possible paths of heat flow. The comparison of thermal conductance of the $SET$ with its electrical conductance indicates a strong violation of the Wiedemann-Franz (WF) law away from the charge degeneracy.Second, we extend the study of thermal transport in single-electron devices to the quantum limit, where in addition to the Coulomb interactions the quantum effects are also need to be taken into account, and therefore the individual discrete electronic levels take part in the transport process. We discuss the heat-balance between two heat reservoirs, coupled through a single Quantum-Dot ($QD$) level, and the dissipation of the tunneling electrons on the leads. This produces Coulomb-diamond shapes in the electronic-temperature map of the `source' lead, as a function of bias and gate voltage.Third, we present the measurement of thermoelectric transport in a single $QD$ junction, starting from the weak coupling regime to the strong coupling-Kondo regime. The experiments introduces a new way of measuring thermovoltage realizing a close to perfect open-circuit condition. The thermopower in a weakly coupled $QD$ shows an expected `$e$' periodic behavior with the gate-induced charge, while it shows a distinct `$2e$' periodic feature in the presence of Kondo spin-correlation. The temperature dependence study of the Kondo-correlated thermopower reveals the fact that the Kondo-resonance is not always pinned to the Fermi level of the leads but it can be slightly off, in agreement with the theoretical predictions.This study opens the door for accessing a single $QD$ junction to operate it as a $QD$-heat engine, where the thermodynamic properties of the device are governed by the laws of textit{quantum thermodynamics}
24
Hniki, Saâdia. "Contribution à la modélisation des dispositifs MOS haute tension pour les circuits intégrés de puissance ("Smart Power")." Toulouse 3, 2010. http://thesesups.ups-tlse.fr/1162/.
Full textAbstract:
Au cours des dernières décennies, les circuits intégrés de puissance ont connu une croissance très importante. Aujourd'hui la régulation et distribution d'énergie électrique jouent un rôle crucial. La réduction constante des dimensions ainsi que le besoin en densité de puissance de plus en plus élevée ont mis en évidence la nécessité de structures toujours plus performantes. La technologie “smart power” a été développée pour satisfaire ces demandes. Cette technologie utilise les dispositifs DMOS, offrant de nouvelles solutions grâce à ses caractéristiques uniques forte tension et fort courant. Le fonctionnement de ces dispositifs est accompagné par l’apparition de nombreux phénomènes. Une bonne modélisation permet de rendre compte de ces phénomènes et prédire le comportement physique du transistor avant sa production. L'objectif de cette thèse était donc d'améliorer la modélisation et de mettre en place une méthode d'extraction de certains paramètres physiques liés au fonctionnement du MOS HV (High Voltage). Cette thèse a été principalement dédiée à la modélisation du phénomène de l'auto-échauffement et à la définition d'une méthode d'extraction des parasites RF dans les transistors MOS et, enfin, à la comparaison du macro-modèle utilisé par STMicroelectronics avec le modèle compact HiSIM-HV dédié au MOS HV. Pour cela, il était essentiel de mettre en place des nouvelles procédures de modélisation et d'extraction et de dessiner des structures de test spécifiques. Les résultats présentés dans cette thèse ont été validés par différentes comparaisons avec les mesures en technologies sur SOI et sur substrat massifIn recent decades, power integrated circuits have experienced very significant growth. Today the regulation and distribution of electrical energy are crucial. The reduction of the dimensions and the need for power highlighted the need for efficient structures. Technology "smart power" has been developed to meet these demands. This technology uses high voltage devices, offering new solutions through its unique characteristics at high voltages and currents. The behavior of these devices is accompanied by the appearance of many phenomena. An accurate modeling of these phenomena is needed to replicate its physical behavior. The objective of this thesis is to improve modeling and to establish a good method of extracting physical parameters related to HV MOS. This thesis has been mainly devoted to modeling the phenomenon of self-heating: development of test structure, modeling of thermal coupling between the sources of transistor, development tool for generating the thermal network. This thesis also looks at the definition of a method for extracting RF noise in the high-voltage transistor including extrinsic gate resistance and capacity Cgs and Cgd. Finally, the last part of the thesis presents a brief assessment of compact HiSIM_HV dedicated to HV MOS and compares it with the macro model used by STMicroelectronics. The results presented in this thesis have been validated by comparison with different measures on SOI technology and solid substrate
25
Bresson, Nicolas. "Caractérisation électrique des substrats SOI innovants." Grenoble INPG, 2005. http://www.theses.fr/2005INPG0111.
Full textAbstract:
La filière Silicium sur Isolant (SOI) présente un intérêt considérable pour la microélectronique car elle remplace graduellement la technologie sur silicium massif. Ces dernières années de nouveau concepts de structures SOI et de nouvelles unités de production permettent une diminution du coût des plaquettes SOI, rendant cette technologie compétitive pour les circuits CMOS ultra-performants. L’objectif premier de cette thèse est l’étude et les applications du Y-MOS (pseudo-MOSFET) et du Hg-FET, deux techniques très appropriées pour comparer la qualité et les paramètres électriques des différentes structures SOI. Le second objectif est de rechercher des solutions pour une meilleure dissipation thermique au travers de l’oxyde enterré, avec comme enjeu l’amélioration des performances électriques des transistors sur SOI tout en évitant une augmentation de la température de fonctionnement. Nous présentons ensuite les techniques de caractérisations électriques (Y-MOS et Hg-FET) utilisées pour ce travail. Une analyse approfondie est faite sur l’analyse des erreurs de mesure, la préparation des échantillons et la corrélation entre le Y-MOS et le Hg-FET. Le troisième chapitre est consacré à l’étude des substrats innovants. Nous y présentons notamment des résultats de caractérisation, de modélisation et de simulation pour des films ultra-minces de silicium. Le quatrième chapitre porte sur l’intégration de matériaux à forte conductivité thermique pour les transistors MOSFET sur SOI. Des simulations ont permis de comprendre les impacts thermiques et électriques du changement de matériau d’isolant enterréSilicon On Insulator technology (SOI) presents a considerable interest for the micro-electronics because it gradually replaces bulk silicon technology. These last years, new concepts of structures and new manufacturing units allowed a reduction in the cost of SOI substrates, making this technology competitive for high speed and low power CMOS devices. The aim of this thesis is the investigation of Y-MOS (pseudo-MOSFET) and Hg-FET, two techniques very suitable to compare the quality and the electric parameters of various SOI structures. The second objective is to seek solution for improving the thermal dissipation through the buried oxide, in order to enhance of the performances of the SOI transistors while avoiding an increase in the operating temperature. The first chapter reminds the main SOI wafer processing techniques as well as the differences between SOI and bulk silicon. We present, in the second chapter, the electrical techniques of characterization (Y-MOS and Hg-FET) used for this works. The analysis of the measurement errors, the preparation of the samples and the correlation between Y-MOS and Hg-FET are also included. The third chapter is devoted to the study of the innovating substrates. We present results of characterization, modelling and simulation for ultra-thin silicon films. We also introduce the characterization of ultra-thin BOX and silicon on quartz (SOQ). The fourth chapter is related to the integration of high thermal conductivity materials for SOI MOSFET transistors. Numerical simulations reveal the thermal and electrical benefit when the buried oxide material is changed
26
Dhokkar, Sonia. "Etude des phénomènes thermiques dans un MOSFET en commutation : mesure de la température à haute résolution spatiale et temporelle par radiométrie proche infrarouge et confrontation à un modèle thermique." Poitiers, 2008. http://www.theses.fr/2008POIT2305.
Full textAbstract:
Cette étude concerne les phénomènes transitoires thermiques locaux dans les composants électroniques de puissances. Le composant étudié est un MOSFET (faible tension, fort courant) utilisé dans la réalisation du convertisseur réversible StARs (Starter Alternator Reversible system). Autre que le fonctionnement en régime permanant et périodique qui engendrent une forte dissipation thermique, le MOSFET de puissances utilisés dans les onduleurs basse tension, nécessite une bonne tenue en régime d’avalanche. Pour aborder les problèmes thermiques de ces composants durant ces différents régimes de fonctionnement, notre démarche a consisté en une analyse fine du composant, le développement d’une méthode expérimentale complétée par une modélisation thermique fine en 3D du composant électronique. En premier, un important travail de caractérisation du MOSFET a été effectué. Les paramètres géométriques, physico-chimiques et thermo-physiques utilisés dans les deux approches, sont obtenus à partir d’une caractérisation fine du composant électronique étudié. Ensuite, l’étude et la réalisation d’un montage permettant la mesure de la température de la puce semi-conductrice à haute résolution spatiale et temporelle, la localisation des points chauds ainsi que la détermination de la répartition de température à la surface du composant a été effectuée. La bande spectrale de mesure est située dans le très proche infrarouge ([λ=1-1,7μm]). Plusieurs configurations de montage ont été réalisées pour déterminer les meilleurs compromis entre résolution spatiale, résolution temporelle et niveau de la température à mesurer nécessitant à chaque fois un important travail d’étalonnage optique et thermique. Une validation des mesures sur un fil chaud, de 5μm de diamètre étalonné en température a été réalisé mettant en évidence la haute résolution spatiale obtenue par ce montage ainsi que la sensibilité des détecteurs à des faibles variations de température. Des mesures de température en surface du MOSFET, pendant des cycles de fonctionnement périodique et impulsionnel, sont réalisés. Une étude du comportement thermique local du MOSFET durant le phénomène est effectuée. Enfin, l’utilisation d’un logiciel de modélisation par éléments finis 3D, permet de déterminer la diffusion thermique dans le composant en associant les phénomènes électriques (dissipation). Une comparaison entre les simulations obtenues à partir d’une modélisation thermique simplifiée et les résultats obtenus par le modèle détaillé est réalisée. Une comparaison des résultats du modèle détaillé et des mesures dans le cas d’une commutation avec avalanche est effectuée.
27
Saludjian, Lucas. "Optimisations en électrotechnique par algorithmes génétiques." Grenoble INPG, 1997. http://www.theses.fr/1997INPG0073.
Full textAbstract:
Dans ce rapport nous décrivons les nouvelles possibilités offertes par les algorithmes d'optimisation génétiques dans le domaine de l'électrotechnique. Après avoir analysé les différentes méthodes d'optimisation existantes, nous mettons en évidence leur points forts et leurs points faibles en les comparant sur différents cas tests. Les conclusions et les constations issues de ces confrontations nous ont guidé pour développer un algorithme d'optimisation perfonnant c'est-à-dire à la fois capable de localiser l'optimum global et peu coûteux en nombre d'évaluations de la fonction à optimiser. L'introduction d'infonnations supplémentaires concernant la "nature" des paramètres du problème traité s'est avérée fondamentale pour les algorithmes génétiques et ce point a été abordé car nous n'avons pas voulu limiter nos optimisations à un domaine bien particulier de l'électrotechnique. Les algorithmes d'optimisation mis au point ont été validés sur trois applications distinctes: - Optimisation de la forme d'un refroidisseur pour composant de puissance. - Optimisation de maillages tridimensionnels pour des logiciels éléments fInis. - Optimisation de la forme d'un dispositif électromagnétique composé de bobines supraconductricesIn this document, we describe new possibilities offered by genetic algorithms in Electrical Engineering. After analyzing the different existing methods of optimization, we underline their weak and their strong points by comparing them on sorne test problems. The conclusions of this comparative study help us to dçvelop an effective optimization algorithm. This algorithm ensures both a global convergence and low evaluation cost from the function to be optimized. We also consider the fundamental point which consists in introducing sorne supplementary informations concerning the nature of the data of the problem to be treated. This is do ne in order to widen the scope of our optimization problems to various domains of Electrical Engineering. The optimization algorithm was tested and validated on three different applications: - Shape optimization of a cooling structure for Power Electronics component - Optimization of three-dimensional mesh quality for Finite Element software - Shape optimization of an electrornagnetic device based on superconducting coils
28
Benmansour, Adel Woirgard Eric. "Contribution à l'étude des mécanismes de défaillances de l'IGBT sous régimes de fortes contraintes électriques et thermiques." S. l. : Bordeaux 1, 2008. http://ori-oai.u-bordeaux1.fr/pdf/2008/BENMANSOUR_ADEL_2008.
Full text
29
Alnahar, Mouaz. "Comportement de l'IGBT en régime extrême." Grenoble INPG, 1999. http://www.theses.fr/1999INPG0050.
Full textAbstract:
Un systeme utilisant l'electronique de puissance performant et fiable exige des semi-conducteurs de puissance performants non seulement en regime normal mais aussi en regime extreme. Le travail presente est une contribution a l'etude comportementale de l'igbt en regime extreme. Cette etude permet de determiner les limites electriques et thermiques au niveau de la puce de l'igbt au dela desquelles le composant risque d'etre incapable d'assumer correctement sa fonction, ou bien le processus de defaillance est inevitable et elle est abordee dans la plupart des cas par la modelisation simplifiee avec verification experimentale destructive. Le premier chapitre fait un bref resume des travaux de recherche effectues a l'esim sur l'etude comportementale de l'igbt en regime normal. Le deuxieme chapitre est une analyse permettant d'estimer la capacite en densite de courant impulsionnel de l'igbt en tenant compte de la tenue en tension de grille v#g#s#m#a#x, de la saturation de courant du canal en fonction de v#g#s et du phenomene de latch-up. Dans le troisieme chapitre nous proposons deux modeles thermiques simplifies qui permettent d'evaluer avec des precisions suffisantes la temperature maximale dans le silicium en cas de court-circuit. Une methode electrothermique simple pour la determination de la duree maximale du court-circuit en fonction des conditions reelles est egalement proposee. Le quatrieme chapitre etudie le processus d'avalanche a tres forte densite de puissance par le depassement du champ electrique critique a partir d'une analyse unidimensionnelle de la physique interne. Nous proposons egalement dans ce chapitre deux aires de securite extremes en regime impulsionnel qui prennent en compte les limites electriques et thermiques, et la technologique de l'igbt. Dans le dernier chapitre nous illustrons l'exploitation des caracteristiques en regime extreme de l'igbt a travers la conception d'un ecreteur actif.
30
Sinha, Pravin. "Contribution to failure mechanism driven qualification of electronic power devices and design guidelines for high temperature automotive applications." Télécom Bretagne, 2009. http://www.theses.fr/2009TELB0079.
Full textAbstract:
Aujourd'hui, environ 80% de l'innovation dans le secteur automobile est le fait de l'électronique. Les projections pour 2010 prédisent que les systèmes électroniques représenteront 40% du coût du véhicule. De plus, les conditions d'application sont de plus en plus exigeantes, le marché de l'industrie automobile cherchant des systèmes plus fiables avec une durée de vie prolongée. Les standards actuels de qualification sont entièrement basés sur une méthode de qualification comportant des tests de conformité sur des échantillons, la durée de ces tests étant prédéfinie. Une partie importante des informations demeure donc inconnue à l'issue des tests de cette méthode de qualification. Notamment, les questions suivantes demeurent: où se situe la fin de vie du produit? Quel est le mécanisme de défaillance? Les points clés de nouvellement proposé méthodologie sont d'évaluer les exigences des applications en terme charges environnementales (stress mécanique, la température) et de charges appliquées et leur impact sur l'accélération de la défaillance les transistor MOSFET. A grace de test il a été prouvé que les connexions sources (câblage filaire de sources) et les brasure sous la puce Power MOSFET sont les points faibles du système. Il a également été prouvé que, dans le cas de charges environnementales, les soudures du circuit intégré sur le substrat sont les plus faibles alors que dans le cas de charges appliquées, les connexions sources (câblage filaire de sources) sont le facteur limitant. Les données obtenues par les tests de vieillissement accéléré ont été analysées et modélises afin de comprendre la fiabilité de ces composants. Finalement, une nouvelle technologie de packaging Power MOSFET nommée LFPAK, qui utilise des clips en cuivre au lieu des connexions sources (câblage filaire de sources), a été analysée pour comprendre son comportement en haute température. Les résultant des tests de viellissement accéléré obtenus dans ce travail peuvent être utlisés pour le design d'un nouvelle génération de composant électronique hautes températures sur cartes de circuit imprimé (PCB).
31
Najjari, Hamza. "Power Amplifier Design Based on Electro-Thermal Considerations." Thesis, Bordeaux, 2019. http://www.theses.fr/2019BORD0422.
Full textAbstract:
L’objectif de ce travail de recherche est de concevoir un amplificateur de puissance sur la base de considérations électrothermiques. Il décrit la question du dynamique EVM et du « paquet long » lors de la conception de l’amplificateur avec des transistors bipolaires à hétérojonctions. Basé sur le comportement électrothermique du circuit, une méthode d’optimisation de l’EVM statique et dynamique est proposée. Un frontend RF complet (amplificateur de puissance + coupleur + interrupteur + amplificateur faible bruit) est conçu pour le dernier standard WLAN : le Wi-Fi 6. La distribution de temperature dynamique dans le circuit est analysée. Son effet sur les performances de la puce est quantifié. Enfin, une polarisation adaptative programmable a été conçue pour garder des performances optimales sur toute la plage de température. Les mesures du circuit montre tout l’effet bénéfique de cette compensation, permettant de garder le dynamique EVM en dessous de -47 dB sur la plage de température ambiante de -40 à 85°CThe aim of this work is to design a power amplifier based on electrothermal considerations. It describes the Dynamic Error Vector Magnitude challenge and long packet issue when designing a power amplifier with hetero-junction bipolar transistors. Based on the circuit electrothermal behavior, an optimization method of both the static and dynamic linearity is proposed. A complete RF front-end (PA + coupler + switch + LNA) is designed for the latest WLAN standard: the Wi-Fi 6. The dynamic temperature distribution in the circuit is analyzed. It’s impact on the performances is quantified. Finally, a programmable temperature dependent bias is designed to compensate for performance degradation. The measurements show a significant linearity improvement with this compensation, allowing the PA to maintain the DEVM lower than -47dB at 14.5 dBm output power, over a large ambient temperature range from -40°C to 85°C
32
Hniki, Saadia. "Contribution à la modélisation des dispositifs MOS haute tension pour les circuits intégrés de puissance ("Smart Power")." Phd thesis, Université Paul Sabatier - Toulouse III, 2010. http://tel.archives-ouvertes.fr/tel-00581114.
Full textAbstract:
Au cours des dernières décennies, les circuits intégrés de puissance ont connu une croissance très importante. Aujourd'hui la régulation et distribution d'énergie électrique jouent un rôle crucial. La réduction constante des dimensions ainsi que le besoin en densité de puissance de plus en plus élevée ont mis en évidence la nécessité de structures toujours plus performantes. La technologie "smart power" a été développée pour satisfaire ces demandes. Cette technologie utilise les dispositifs DMOS, offrant de nouvelles solutions grâce à ses caractéristiques uniques forte tension et fort courant. Le fonctionnement de ces dispositifs est accompagné par l'apparition de nombreux phénomènes. Une bonne modélisation permet de rendre compte de ces phénomènes et prédire le comportement physique du transistor avant sa production. L'objectif de cette thèse était donc d'améliorer la modélisation et de mettre en place une méthode d'extraction de certains paramètres physiques liés au fonctionnement du MOS HV (High Voltage). Cette thèse a été principalement dédiée à la modélisation du phénomène de l'auto-échauffement et à la définition d'une méthode d'extraction des parasites RF dans les transistors MOS et, enfin, à la comparaison du macro-modèle utilisé par STMicroelectronics avec le modèle compact HiSIM_HV dédié au MOS HV. Pour cela, il était essentiel de mettre en place des nouvelles procédures de modélisation et d'extraction et de dessiner des structures de test spécifiques. Les résultats présentés dans cette thèse ont été validés par différentes comparaisons avec les mesures en technologies sur SOI et sur substrat massif.
33
Garchery, Laurent. "Fabrication et étude des propriétés physiques des nanostructures Si/SiGe : application aux nouveaux dispositifs." Université Joseph Fourier (Grenoble), 1996. http://www.theses.fr/1996GRE10232.
Full textAbstract:
La technologie de la microelectronique silicium beneficie aujourd'hui d'investissements massifs et continus. Tout porte a croire que les excellentes proprietes du systeme si/sio#2 assureront la perennite du si pendant encore de nombreuses annees. Le developpement de nouveaux materiaux pouvant ameliorer les performances des dispositifs a base de si est donc encourage. En particulier, l'heterosysteme si/sige apparait comme le meilleur candidat pour le developpement d'une technologie a heterojonction a base de si. De tels materiaux doivent cependant etre compatibles avec les temperatures de recuit utilisees dans la technologie si. Les deux principaux dispositifs electroniques dans lesquels l'utilisation du sige est envisagee sont le transistor bipolaire et le transistor a effet de champ. Dans le cas du transistor a effet de champ, l'interet du sige est d'ameliorer les proprietes de transport parallele au plan des couches. Cette these est consacree a l'etude experimentale de ces proprietes ainsi qu'a l'analyse et a la comprehension du fonctionnement des heteronjonctions si/sige. Nous rappelons tout d'abord les proprietes de structure de bandes des heterosystemes contraints si/sige ainsi que la methode de mesure par effet hall que nous avons utilisee. Une etude de l'evolution thermique des proprietes de transport et de confinement de modulations de dopage si/sige de type p est ensuite presentee. Puis, nous analysons les proprietes de transport electronique des heterostructures si/sige elaborees sur un pseudo-substrat de sige relaxe. Le principe de fonctionnement specifique des dispositifs mos a canal enterre en sige est ensuite mis en evidence experimentalement. Nous constaterons finalement que les caracteristiques electriques des dispositifs mos a base de si peuvent etre ameliorees par l'introduction d'un canal enterre en sige
34
Hamidi, Amina. "Contribution à l'étude des phénomènes de fatique thermique des modules IGBT de forte puissance destinés aux applications de traction." Vandoeuvre-les-Nancy, INPL, 1998. http://www.theses.fr/1998INPL050N.
Full textAbstract:
La récente introduction de la technologie d'intégration hybride des modules IGBT de forte puissance daris les chaînes de traction, là où les thyristors et thyristors GTO à boîtiers pressés sont classiquement utilisés, a amené des interrogations quant à sa tenue aux cycles thermiques caractéristiques du domaine des transports. Dans ce contexte, les travaux de cette thèse avaient pour objectif d'apporter une contribution à la compréhension des mécanismes qui régissent la défaillance des modules IGBT dans l'environnement de la traction en passant par la connaissance des paramètres qui accélèrent le vieillissement ainsi que des indicateurs de défaillance ; ceci avec le soucis d'aboutir à une loi estimant la durée de vie des modules en fonction de leurs conditions d'utilisation. Le problème a été abordé avec une approche expérimentale d'essais accélérés de vieillissement associés à des analyses technologiques ainsi qu'à des analyses de défaillance. Une méthode de mesures locales de température sur les surfaces des pastilles de silicium a été validée et a permis de localiser et d'évaluer les contraintes thermiques les plus importantes dans des conditions de cyclage thermique de puissance. Une modélisation ou comportement thermique des assemblages des modules, au moyen du logiciel LAASTHERM, a alors été possible grâce à un recalage et une évaluation par les résultats expérimentaux. Des modélisations locales par éléments finis ont également été réalisées, elles ont permis d'estimer les contraintes thermomécaniques aux interfaces les plus sensibles. Nous nous sommes finalement attachés à proposer un modèle empirique de fatigue tenant compte des principaux accélérateurs de vieillissement identifiés, mais sa mise en œuvre et sa validation n'ont pas été possibles pendant la durée de la thèse car elles nécessitent un nombre considérable de résultats d'essais accélérésThe recent use of the hybrid integration technology of high power IGBT modules in traction applications instead of the classically used presspacked thyristors or GTOs introduced new questions conceming the reliability of the modules' packaging when subjected to the traction thermal cycles. The aim of this thesis is to contribute to understand the failure mechanisms of IGBT modules in traction environment. Therefore, a good knowledge of the aging accelerators and the failure indicators is indispensable. The long term goal of the study is to help to find a law expressi11g the modules life time as a function of their working conditions. To treat the problem, we chose an experimental approach consisting in power cycling accelerated tests and technological and failure analysis. We validated a contact temperature measurement method on silicon chips surface which was used to localize and evaluate the highest thernial stress in power cycling conditions. These measurements made it possible to evaluate a thermal model of the modules packaging using LAASTHERM software. A local thermomechanical modeling of the modules with the finite element method was also achieved and provided the mechanical stress in the weakest interfaces of the packaging. We finally proposed an empirical aging model but we didn't get enough experimental data to validate it
35
Gendron, Amaury. "Structures de protection innovantes contre les décharges électrostatiques dédiées aux entrées/sorties hautes tensions de technologies SmartPower." Phd thesis, Université Paul Sabatier - Toulouse III, 2007. http://tel.archives-ouvertes.fr/tel-00362699.
Full textAbstract:
Les travaux effectués au cours de cette thèse visent à développer des structures de protections contre les décharges électrostatiques (ESD) adaptées aux Entrées/Sorties hautes tensions (40V100V) dans le cadre d'applications automobiles et Ethernet. Pour satisfaire ce type de spécification, caractérisé par une fenêtre de conception ESD étroite, la protection doit présenter une caractéristique électrique à faible repliement, ou sans repliement, une tension de fonctionnement élevée et une résistance à l'état passant (RON) faible. De plus, la robustesse ESD requise est d'au moins 2kV HBM (Human Body Model) et peut atteindre 8kV. Le transistor bipolaire autopolarisé a été retenu comme composant de base des protections développées, en raison de ses bonnes propriétés en termes de robustesse et de RON. Dans un premier temps, nous avons mené une étude théorique approfondie dans l'optique de déterminer les paramètres contrôlant son déclenchement et son comportement à l'état passant, sous l'effet des fortes densités de courant et des températures élevées induites par les ESD. En particulier, un nouveau modèle a été établi lorsque la diminution du rapport d'injection en forte injection conduit à de très faibles valeurs. Des règles de dessin adaptées aux spécifications visées ont ainsi pu être définies. Dans ce travail, nous proposons différentes solutions permettant de répondre aux exigences de protection des Entrées/Sorties hautes tensions. Ainsi, quatre types de protections innovantes ont été développés : des transistors bipolaires PNP dont le RON est optimisé, des structures couplant un transistor PNP latéral avec une diode verticale, un transistor NPN dont le gain est fortement dégradé afin d'augmenter la tension de fonctionnement et des transistors NPN avec une région flottante dans la base ou dans le collecteur. Dans chaque cas, en s'appuyant sur l'analyse des mécanismes physiques à l'aide de la simulation physique 2D, nous avons défini les stratégies d'optimisation appr opriées. Les résultats obtenus permettent de diviser par deux la surface des protections par rapport à la solution classique de mise en série de plusieurs protections basses tensions.
36
Merabet, Abdelali. "Etude technologique de bicouches polysilicium sur silicium monocristallin destinées à la fabrication de transistors bipolaires submicroniques." Lyon, INSA, 1995. http://www.theses.fr/1995ISAL0019.
Full textAbstract:
L'objectif de cette thèse est l'étude technologique de bicouches polysilicium sur silicium monocristallin destinées à la fabrication de transistors bipolaires submicroniques. Les échantillons implantés essentiellement par de l'arsenic(As) et/ou du bore(B) subissent des Recuits Rapides Isothermes (RRI) de 1 à 20 s, typiquement de 1000 à 1150 °c. Les profils SIMS font apparaître un ralentissement de la diffusion du B en présence d'As (configuration: base extrinsèque d'un NPN). L'analyse TEM montre une couche amorphe de 150 nm, produite par l'implantation de l'As. Les mesures de résistance par carré, fonctions du recuit, corroborées par celles d'effet Hall, mettent en évidence l'activation électrique. A partir du simulateur de processus technologiques TITAN V, du CNET-Meylan, nous ajustons les profils SIMS; les coefficients de diffusion augmentent avec la profondeur du polysilicium pour toute température de recuit. Une des principales hypothèses est que l'arsenic tend à saturer les joints de grains, et par là gêne la diffusion du bore, à leurs niveaux. En conséquence, nous explicitons un modèle d'inter-codiffusion, As/B, entre grains et joints. Ce système de quatre équations est résolu par un schéma implicite. Les premières expériences numériques semblent bien valider ce modèleThe aim of this work is the technological study of the polysilicon on monocrystalline silicon bilayers used in the submicronic bipolar transistors fabrication. The samples have been essentially implanted by arsenic (As) and / or boron (B) and subsequently annealed by RTA ( Rapid Thermal annealing) for 1 to 20 s at typical temperatures comprised in the 1000- 1150 °c range. The SIMS profiles enlightened the slowing-down B - diffusion in presence of As ( NPN configuration : extrinsic base). TEM analysis revealed an amorphous layer ( 150 nm) resulting from the As - implantation. Sheet resistance measurements and Hall effect as a function of annealing conditions, allow us to put in evidence the electrical activation of dopants. The SIMS profiles have been adjusted by TITAN V ( CNET- Meylan ) process simulators. For all annealing temperature, the diffusion coefficients increases along with the polysilicon depth. One of the major hypothesis is that the As tend to saturate the grains boundaries and then inhibit B - diffusion along them. Consequently, we develop an inter-codiffusion of As/B model, between grains and grain boundaries. A system of 4 equations is resolved by implicite scheme. The first numerical experiments seems to validate this model
37
Meysenc, Luc. "Étude des micro-échangeurs intégrés pour le refroidissement des semi-conducteurs de puissance." Grenoble INPG, 1998. http://www.theses.fr/1998INPG0022.
Full textAbstract:
Cette thèse a pour but d'étudier le refroidissement des composants de puissance à l'aide de micro-échangeurs. A ce titre, il ne s'agit plus de systèmes de refroidissement rapportés, mais de dispositifs directement intégrés sous la partie active du silicium. Aussi, dans un premier temps, les caractéristiques électriques, thermiques et technologiques des composants de puissance sont rappelées. Deux modes de refroidissement sont considérés : la convection forcée simple phase et la convection forcée double phase. La convection forcée simple phase fait l'objet du deuxième chapitre. A partir d'une revue bibliographique, les corrélations de calcul du coefficient d'échange les plus adéquates aux microcanaux sont retenues. Une méthodologie de conception et de calcul est établie dans le but d'optimiser les dimensions des canaux en vue de minimiser la résistance thermique de l'assemblage ainsi que l'énergie nécessaire à la circulation du fluide. Enfin, la validité des méthodes de calcul est vérifiée à l'aide de mesures réalisées sur des prototypes monopuce. La convection forcée double phase est appréhendée de façon similaire. Une étude bibliographique permet de retenir les principes de calcul du transfert de chaleur, de la perte de pression, du flux critique les plus adaptés aux canaux de petits diamètres. De ces méthodes de calcul, une méthodologie de conception est également élaborée, méthodologie appliquée à la réalisation de prototype afin d'être validéeThe aim of this work is to study the cooling of power semiconductors by the use of integrated micro heat exchangers. The heatsink is not placed under the component case but is directly integrated under the silicon chip. Thus, in a first time, electrical, thermal and technological characteristics of power components are renûnded. Two cooling principles hâve been retained : single phase forced convection and two-phase forced convection. Single phase forced convection is studied in the second chapter. The most adéquate corrélations for the calculation of the heat transfer coefficient are extracted from a bibliography review. Then, a conception methodology is established to optimise the heatsink sizes in order to minimise its thermal résistance and the pumping energy. Finally, the validity of the study is checked with measurements realised on single chip prototypes. A similar way is employed to study two-phase forced convection. Two-phase heat transfer, pressure drop and critical heat flux are obtained from a bibliographical review. From thèse instructions, a conception methodology is established, methodology which is also checked by measurements realised on prototypes
38
Lancry, Ophélie. "Etude par microspectrométrie Raman de matériaux et de composants microélectroniques à base de semi-conducteurs III-V grand gap." Phd thesis, Université des Sciences et Technologie de Lille - Lille I, 2009. http://tel.archives-ouvertes.fr/tel-00460102.
Full textAbstract:
Les semi-conducteurs à base de composés III-V de type GaN présentent de nombreux avantages – liés essentiellement à leur grande bande interdite - par rapport aux semi-conducteurs traditionnels Si, ou III-V des filières GaAs. De plus, il est possible de former, comme pour les semi-conducteurs traditionnels III-V des hétérojonctions de type HEMT (High Electron Mobility Transistor) AlGaN/GaN permettant d'obtenir à la fois une forte densité de porteurs confinés à l'hétérojonction et des mobilités électroniques élevées. Ces composants sont à l'heure actuelle les candidats les plus prometteurs pour des applications hyperfréquences de puissance. Cependant, l'échauffement observé au cours du fonctionnement et les différentes étapes de réalisation des composants ont un impact anormal sur les performances intrinsèques du composant. La microspectrométrie Raman est une technique nondestructive et sans contact avec une résolution spatiale submicronique, adaptée à l'étude des HEMTs AlGaN/GaN en fonctionnement. L'utilisation de différentes longueurs d'onde excitatrices visible et UV permet de sonder les hétérostructures à différentes profondeurs de pénétration. Les informations obtenues avec cette technique d'analyse sont la composition de l'hétérostructure, les contraintes entre les différentes couches, la résistance thermique aux interfaces, la qualité cristalline des différentes couches, le dopage et le comportement thermique des différentes couches. Le développement d'un système de microspectrométrie Raman UV résolue en temps a permis d'analyser le comportement thermique transitoire des HEMTs AlGaN/GaN en fonctionnement et plus particulièrement dans la zone active du composant.
39
Garrab, Hatem. "Contribution à la modélisation électro-thermique de la cellule de commutation MOSFET-Diode." Lyon, INSA, 2003. http://www.theses.fr/2003ISAL0009.
Full textAbstract:
La simulation des convertisseurs de puissance et les composants de puissance est un chalenge important des prochaines années. En effet, la réalisation de prototype est de plus en plus longue et coûteuse. Aussi le prototypage virtuel, c'est-à-dire la simulation précise des convertisseurs est-elle fondamentale. Ce travail a analysé les possibilités de la simulation par éléments finis d'une cellule de commutation MOS - Diode. En particulier la modélisation électrothermique de la diode a été réalisée. De plus, une procédure originale d'extraction des paramètres technologiques a permis d'obtenir d'excellents résultats de comparaisons simultation/expérience y compris pour les phases de commutations rapides. Pour atteindre cette objectif, une analyse et une modélisation précise de câblage a été entreprise. Enfin, une analyse des couplages électrothermiques a permis de développer un modèle à base de graphes de liens capable de prendre en compte les gradients de température qui existent notamment dans un autoéchauffementThe simulation of power semiconductor devices and power converters is a strategic research area for the future. Indeed, the fabrication of a prototype demands more and more spend time. So, virtual prototyping, i. E. The accurate simulation of power converters, is a strong need. The job corresponds to the analysis of the possibilities in numerical simulation based on the finite Element-method of the switching cell MOSFET-diode. Particularly, the Electro-thermal modelling of the PIN diode has been obtained. More over an original technological-parameter extraction-method has enabled to obtain excellent agreements between simulation and experiment-results, even in the case of switching phases. This objective has been reached because of the accurate modelling of the wiring elements. Finally, an Electro-thermal coupling analysis has enabled to develop a bond graph model representing temperature gradients that occur during a self-heating phase
40
Garrab, Hatem Morel Hervé. "Contribution à la modélisation électro-thermique de la cellule de commutation MOSFET-Diode." Villeurbanne : Doc'INSA, 2005. http://docinsa.insa-lyon.fr/these/pont.php?id=garrab.
Full text
41
Brocero, Guillaume. "Comparaison de méthodes de caractérisation thermique de transistors de puissance hyperfréquence de la filière nitrure de gallium." Thesis, Normandie, 2018. http://www.theses.fr/2018NORMC222/document.
Full textAbstract:
Les composants HEMTs (High Electron Mobility Transistors) à base d’AlGaN/GaN sont à ce jour les candidats les plus prometteurs pour des applications hyperfréquences de puissance, dû essentiellement à leur forte densité de porteurs et des mobilités électroniques élevées. Cependant, la température générée en condition réelle est un paramètre capital à mesurer, afin d’estimer précisément la fiabilité des composants et leur durée de vie. Pour ces raisons, nous avons comparé les méthodes de caractérisation thermique par thermoréflectance et par spectroscopie Raman car elles sont non destructives et avec une résolution spatiale submicronique. Ces techniques ont déjà prouvé leur faisabilité pour la caractérisation thermique des transistors, en modes de fonctionnement continu et pulsé. Nous comparons dans cette étude leurs adaptabilité et performance dans le cadre de la réalisation d’un banc d’essai thermique dédié. Ces méthodes sont reconnues pour ne caractériser que certaines catégories de matériaux : les métaux pour la thermoréflectance et les semiconducteurs pour la spectroscopie Raman, ce qui nous a conduit à l’éventualité de les combiner. Nous avons confronté des résultats obtenus par thermoréflectance à partir des équipements de deux fabricants commercialisant cette méthode, nous permettant ainsi de mettre en évidence des résultats originaux sur des aspects et inconvénients qui ne sont pas relayés dans la littérature. Avec la spectroscopie Raman, nous avons identifié les paramètres de métrologie qui permettent de réaliser un protocole de mesure thermique le plus répétable possible, et nous présentons également une technique innovante pour sonder les matériaux en surface, à l'aide du même équipement, et notamment les métauxAt the moment, AlGaN/GaN HEMTs (High Electron Mobility Transistors) are the most promising for high-power hyperfrequency applications, essentially due to their large carrier density and a high electronic mobility. However, the temperature generating during operational conditions is a crucial parameter to measure, in order to estimate the reliability and durability of components. For these reasons, we compared thermoreflectance and Raman spectroscopy, that are non-destructive and possessing a submicronic spatial resolution. These techniques have already proven their feasibility as thermal characterization methods in both continuous wave and pulsed operational modes. We compare here their adaptability and performance to the conception of a thermal test bench. These methods are known for characterizing specific types of material: metals for thermoreflectance and semiconductors for Raman spectroscopy, leading us to the eventuality to combine them. We compared several results measured by thermoreflectance method with equipment from two different manufacturers that commercialize this technology, so we could highlight some aspects and drawbacks that are note relayed in the literature. With Raman spectroscopy, we identified metrology parameters allowing to realize a thermal measurement setup as reproducible as possible, and we also present an innovative method to probe surface material, especially metals
42
Bénard, Christelle. "Etudes phénomènes de dégradation des transistos MOS de type porteurs chauds et Negative Bias Temperature Instability (NBTI)." Aix-Marseille 1, 2008. http://theses.univ-amu.fr.lama.univ-amu.fr/2008AIX11028.pdf.
Full textAbstract:
Ce travail de thèse traite des différents phénomènes de dégradation que peut subir un transistor MOSFET. Les deux modes de dégradation étudiés sont la dégradation par porteurs chauds, HC, et la dégradation NBTI. Dans une première partie, nous étudions de façon détaillée les phénomènes de relaxation caractéristiques des défauts générés par NBTI, afin de mieux comprendre les instabilités qui rendent si complexe la caractérisation de la fiabilité NBTI. Nous examinons, dans une seconde partie, les différentes méthodes de caractérisation du NBTI existantes à ce jour. Il en ressort que la seule technique aujourd’hui valable est la mesure ultra rapide de la tension de seuil évitant les phénomènes de relaxation. Ces études nous ont permis de mieux appréhender les dégradations NBTI en elles-mêmes. Nous avons pu décrire un modèle physique de dégradation NBTI, approuvé sur une vaste gamme de transistors (Tox=23Å jusque Tox=200Å). D’après ce modèle, un double phénomène de génération de défauts est à l’origine de la dérive des paramètres : la rupture d’une liaison Si-H qui génère un état d’interface et un piège à trous dans l’oxyde et le piégeage sur des défauts préexistants (important dans les oxydes fins Tox<32Å). En parallèle nous avons étudié la dégradation par porteurs chauds sur une large gamme de transistors. Cette étude a permis de mettre en avant des phénomènes de dégradation encore peu connus tels que le comportement anormal en température de la dégradation des transistors à basse tension, ou encore les conséquences de l’existence d’un double point chaud sur des structures LDD. La fin de cette thèse présente la relation entre les dégradations statiques, précédemment étudiées, et les dégradations dynamiques qui concernent la plupart des transistors dans leur mode de fonctionnement normal. Cette partie permet notamment de démontrer la contribution non négligeable de la dégradation HC dans la dégradation dynamique de type inverseur, où le temps NBTI est pourtant largement supérieur au temps HCThis thesis work focuses on the different degradation phenomena that can affect a MOSFET. Two degradation modes have been specifically investigated: the Hot Carrier degradation and the NBTI degradation. In the first part, we fully study the relaxation phenomena specific of the defects generated by NBTI. This allows us to further understand the instabilities responsible for the characterization difficulty of the NBTI reliability. We examine in a second part the different existing NBTI characterization methods. It is made clear that, today, the only reliable method is the very fast Vt measurement which avoids any relaxation effect. Thanks to these studies, we have further interpreted the NBTI degradations. We have described a physical model of the NBTI degradation valid for all the studied transistors (Tox=23Å until Tox=200Å). According to this model, a double phenomenon of defect generation is responsible of the parameter shifts: the Si-H bond break which generates an interface state and a hole trap in the near oxide and the trapping on pre-existing defects (higher in thin oxides Tox<32Å). In parallel, we have studied the HC degradation on various transistors. This study has highlighted current degradation phenomena, still not well understood, as the abnormal temperature behavior of the degradation of low voltage transistors, or as the existing of two hot spots and its consequences in specific LDD structures. In the last part, we present the relation between static and dynamic degradations, more representative of the transistor normal conditions of use. This part proves, for example, that the HC contribution is not negligible in the degradation of an inverter gate, despite the fact that the NBTI period is much longer than the HC one
43
Benbakhti, Brahim. "Analyses physique et thermique de transistors à effet de champ de la filière GaN : optimisation de structures pour l'amplification de puisssance hyperfréquence." Lille 1, 2006. https://pepite-depot.univ-lille.fr/RESTREINT/Th_Num/2006/50376_2006_294.pdf.
Full textAbstract:
Les performances en puissance hyperfréquence des composants à base de nitrures sont fortement affectées par certains phénomènes physiques. La thermique, le claquage et la présence de pièges constituent les principales causes limitatives de ces composants. L'augmentation de la température altère les propriétés de transport dans le matériau et par conséquent, réduit ses performances électriques et hyperfréquences. Dans le cadre de composants de cette filière ce phénomène est particulièrement important compte tenu des puissances mise en Jeu. Le GaN est un semiconducteur III - V à grand gap dont la tension de claquage intrinsèque est très élevée. Les composants de type HEMT peuvent donc fonctionner à des tensions élevées mais la répartition du champ électrique constitue une limitation qui peut être améliorer grâce à des topologies particulières. Ce travail est consacré à l'analyse physique et thermique ainsi qu'à l'optimisation des différentes topologies de composants à base de GaN. Une attention particulière a été apportée, au niveau de la modélisation, entre le couplage physique-thermique. Cette étude permet de quantifier les performances en puissance et en fréquence de ces structures afin d'en déterminer les limites et de repousser ces dernières par le choix de la structure et/ou par un management thermique judicieux. Quant aux limites en tension, elles peuvent être améliorées par l'ajout d'une électrode de champ adéquate (Field-Plate) avec un design très réaliste du transistor HEMT. Cette étude a permis d'expliquer quantitativement le phénomène de saturation du courant entre deux contacts ohmiques. Quant aux résultas relatifs à l'optimisation des structures FieldPlate, ils sont en parfaite adéquation avec le comportement électrique observé expérimentalement. Les modèles physique développés s'avèrent être des outils de prédiction extrêmement utile pour les technologues et permettent une compréhension rigoureuse des phénomènes physiques observés.
44
Belaïd, Mohamed Ali. "Contribution à l’analyse des dégradations d’origine thermique et des interactions électrothermiques dans les dispositifs LDMOS RF de puissance." Rouen, 2006. http://www.theses.fr/2006ROUES053.
Full textAbstract:
Les caractéristiques du semiconducteur sont sensibles à la variation de la température, en particulier pour les composants hyperfréquence de puissance. La température peut limiter la durée de vie du semiconducteur et joue un rôle essentiel dans les mécanismes de dégradation. Les phénomènes thermiques restent cependant la principale cause de dégradation dans la majorité des cas. Par conséquent, les aspects thermiques deviennent importants pour le RF de puissance dans beaucoup d’applications qui peuvent mener à la défaillance du dispositif. Ce travail présente un banc dédié aux vieillissements thermiques. Le transistor RF LDMOS de puissance a été retenu pour nos premiers tests en vieillissement accélérés, sous diverses conditions. Une caractérisation électrique (logiciel IC-CAP) précieuse a été effectuée, et un modèle électrothermique (sous ADS) a été implanté prenant en compte l’évolution de la température dans le composant, lequel est utilisé comme outil de fiabilité (extraction des paramètres). Ainsi, un examen complet de ces paramètres électriques critiques est exposé et analysé. Toutes les dérives des paramètres électriques après des vieillissements accélérés sont étudiées et discutées. D’après l’analyse de ces résultats, on constate que la dérive des principaux paramètres électriques est sensible au nombre de cycle, à la variation de température ΔT et au courant Ids traversant le dispositif. La variation est plus importante dans le test choc à froid que dans le test choc à chaud. Dans le cas de cyclage et de choc thermiques, dés qu’on couple les deux contraintes (thermique et électrique), le taux de dégradation est accéléré. Pour comprendre les phénomènes physiques de dégradation, mis en jeu dans la structure, nous avons fait appel à une simulation physique 2-D (Silvaco-Atlas). Finalement, le mécanisme de dégradation proposé pour le RF LDMOS de puissance c’est le phénomène d’injection des porteurs chauds dans les pièges d’oxyde déjà existants et/ou dans l’interface Si/SiO2The semiconductor characteristics are sensitive to temperature variations, in particular for ultra high frequency power devices. The temperature can limit the lifetime of semiconductors and plays an essential part in the degradation mechanisms. The thermal phenomenon remains however the principal cause of degradation in most cases. Consequently, the thermal aspects are becoming important for RF power devices in many applications, which can lead to the device failure. This work presents a bench dedicated to the thermal ageing. A power FR LDMOS transistor has been chosen for our first tests in accelerated ageing under various conditions. An electric characterization (IC-CAP software) has been made, and a thermoelectric model (under ADS) has been implemented, taking into account the temperature evolution in the device, which is used as the reliability tool (parameters extraction)
45
Alwan, Mohamad. "Contribution à l’étude de l’impact des dégradations d’origines électriques et thermiques sur les performances du transistor VDMOS de puissance." Rouen, 2007. http://www.theses.fr/2007ROUES027.
Full textAbstract:
Les modules d’électronique de puissance sont appelés à être fortement intégrés et poussés aux limites de leurs capacités de fonctionnement. D’autre part, ces modules sont souvent soumis à des environnements thermiques sévères qui peuvent altérer profondément les propriétés des semi-conducteurs, voire même les détruire. La température peut jouer un rôle essentiel dans les mécanismes de dégradation. Ce travail a pour objectif la prise en compte des mécanismes de dégradation dans les composants microélectroniques, de type VDMOS de puissance, sur leurs performances électriques. Une analyse numérique de l’effet de la contrainte thermique sur les caractéristiques statiques et dynamiques du transistor VDMOSFET de puissance a été effectuée. Sous les conditions de la contrainte thermique, nous observons quelques modifications des propriétés physiques et électriques du VDMOS. Nous analysons théoriquement et numériquement, les paramètres responsables de ces modifications. Une expression approximative du coefficient d’ionisation en fonction de la température a été proposée. La tension de claquage et l’extension maximale de la charge d’espace en fonction du dopage et de la température ont été calculées pour une jonction plane abrupte P+N dissymétrique. L’effet de la contrainte thermique sur les caractéristiques dynamiques C(V) a été observé et analysé. Dans un champ étendu de conditions expérimentales, ce travail consiste, par des analyses physiques approfondies et des simulations 2D (Silvaco), à mettre en évidence ces phénomènes de dégradation pouvant causer des défaillances des dispositifs et systèmes microélectroniques à base de VDMOS. Nous avons étudié les contraintes à forts champs électriques (HEFS), à la température en fonctionnement opérationnel, à haute température sous polarisation (BTI) et à cyclage thermique sous polarisation sur la tension de seuil et sur le transfert de charge du VDMOSFET de puissance à canal n. Les caractéristiques du transfert de charge et C-V ont été étudiées durant les contraintes. Nous expliquons les causes principales dues à la dégradation dans le VDMOSFET qui sont les piégeages de charges dans l’oxyde et à l’interface oxyde-silicium induits par des porteurs libres qui ont l’énergie suffisante pour traverser la barrière SiO2/SiThe power electronics modules are required to be strongly integrated and led to their capacity limits of operation. In addition, these modules are often subjected to several thermal environments which can deteriorate the semiconductors properties, and even to destroy them. The temperature can play an essential part in the degradation mechanisms. This work consists to take into account the degradation mechanisms in microelectronics components, like Power VDMOS, on their electric performances. A numerical analysis has been performed to evaluate the thermal stress effect on static and dynamic characteristics of VDMOS power FET’s. Under thermal stress conditions, some modifications of physical and electrical VDMOS properties are observed. We analyse, theoretically and numerically, parameters responsible of these modifications. Approximate expressions of the ionization coefficients and breakdown voltage in terms of temperature are proposed. Non-punch-throughjunction theory is used to express the breakdown voltage and the space charge extension with respect to the impurity concentration and the temperature. The capacitances of the device have been also studied. The effect of the stress on C-V characteristics is observed and analyzed. We notice that the drain-gate, drain-source and gate-source capacitances are shifted due to the degradation of device physical properties versus thermal stress. In a wide field of experimental conditions, we propose, by deepened physical analyses and 2D simulations (Silvaco), to highlight these phenomena of degradation being able to cause failures of the devices and microelectronics systems containing VDMOS. We have studied the effects of High Electric Field Stress (HEFS), thermal operating, Bias Temperature Instability (BTI) and Bias thermal cycling in threshold voltage and gate charge of n-channel Power VDMOSFETs. The gate charge characteristics and C-V capacitance have been investigated during stress. It is shown that the main degradation issues in the Si Power VDMOSFETs are the charge trapping and the trap creation at the interface of the gate dielectric induced by energetic free carriers which have sufficient energy to cross the SiO2/Si barrier
46
Khelifi, Wissem. "Développement de polymères semi-conducteurs absorbant dans le proche infra-rouge pour des interfaces sans contact." Thesis, Pau, 2019. http://www.theses.fr/2019PAUU3001.
Full textAbstract:
Ce travail de thèse porte sur l’élaboration de matériaux polymères conjugués absorbants dans le proche infra-rouge. Il est issu du projet TAPIR financé par l’ANR dans lequel nous visons le développement de dispositifs d’interface Homme/Machine (IHM) pour des applications dans le secteur de la santé, afin de limiter la propagation des agents pathogènes. Les IHM étant contrôlées avec la main, sans contact, grâce à la réflectivité de la peau, (gamme spectrale 850-950 nm), il faut développer des matériaux absorbant dans cette gamme. Dans ce projet, notre rôle a été de synthétiser la partie active du photodétecteur infrarouge utilisé pour récupérer l’information. Une étude bibliographique et des calculs préliminaires ont permis une sélection judicieuse de différents monomères afin d’assurer une stabilité intrinsèque et obtenir les propriétés d’absorption requises. Différents monomères donneurs (D) et accepteurs (A) ont été combinés afin de synthétiser des copolymères alternés de types (D-A). Deux familles de copolymères absorbants dans le proche infrarouge ont ainsi été synthétisés Tous les copolymères ont été synthétisés via la polycondensation Stille. Leurs propriétés optiques, électroniques et leurs stabilités thermiques ont été étudiées. Par la suite, après avoir confirmé le rôle prépondérant de la force du monomère accepteur, par rapport à celle du donneur, sur les propriétés d’absorptions et les niveaux électroniques des différents copolymères obtenus, nous avons développé une approche originale très peu rapportée dans la littérature. Elle consiste en l’élaboration de copolymères de type (A-A). Ainsi, nous avons synthétisé six copolymères absorbants dans la gamme de longueurs d’onde souhaitée, et même au-delà. Enfin, certains copolymères ont pu être caractérisés en dispositifs OFET et photodétecteursThis thesis work focuses on the development of conjugated polymeric materials which absorb in the near infrared. It is the result of the TAPIR project funded by the ANR in which we aim to develop human-machine interface (HMI) devices for applications in the health sector, in order to limit the spread of pathogens. Since HMIs are controlled by hand, without contact, thanks to the reflectivity of the skin (spectral range 850-950 nm), it is necessary to develop materials which ansorb in this range. In this project, our role was to synthesize the active part of the infrared photodetector used to retrieve the information. A bibliographical study and preliminary calculations have allowed a judicious selection of different monomers to ensure intrinsic stability and obtain the required absorption properties. Different donor monomers (D) and acceptors (A) were combined to synthesize alternating copolymers of types (D-A). Two families of copolymers which absorb in the near infrared have been synthesized. All copolymers have been synthesized via Stille polycondensation. Their optical, electronic and thermal properties have been studied. Subsequently, after confirming the predominant role of the strength of the accepting monomer, compared to that of the donor, on the absorption properties and electronic levels of the various copolymers obtained, we developed an original approach that has been reported very rarely in the literature. It consists of the production of copolymers of the type (A-A). Thus, we have synthesized six copolymers which absorb in the desired wavelength range, and even beyond. Finally, some copolymers have been characterized as OFET devices and photodetectors
47
Thiam, Ndèye Arame. "Etude et développement de transistors bipolaires à hétérojonctions InP/GaAsSb reportés sur Si en vue de l’amélioration de la dissipation thermique." Thesis, Lille 1, 2012. http://www.theses.fr/2012LIL10168/document.
Full textAbstract:
Les transistors bipolaires à hétérojonctions (TBH) de la filière InP offrent aujourd’hui des fréquences de coupure supérieures à 400GHz pour le système InP/GaAsSb. Grâce à ces fréquences, les transistors bipolaires sont utilisés pour la réalisation de circuits performants dans des applications millimétriques telle que les communications optiques. Ainsi, pour atteindre ces performances remarquables, les dimensions verticales et latérales des TBH ont été considérablement réduites, entraînant l’auto-échauffement dans les TBHs aux densités de courant élevées. Cette thèse a donc pour objet l’étude et le développement de TBH InP/GaAsSb reportés sur un substrat hôte de silicium en vue de l’amélioration de la dissipation thermique. Une technique de transfert des couches épitaxiales a d’abord été présentée. Nous étudions ensuite les problématiques liées à la technique choisie et les paramètres de report par thermo-compression à basse température ont été optimisés. Le développement de la technologie InP/GaAsSb sur silicium a ensuite été effectué en partant d’une technologie classique de TBH non reportés. La réalisation du contact de collecteur, notamment, a fait l’objet d’une attention particulière. La réduction de l’épaisseur des couches actives ainsi que la technologie employée ont permis d’atteindre une fréquence de transition Ft supérieure à 400GHz. L’étude du comportement thermique des TBH a enfin été présentée grâce à l’extraction de la résistance thermique. Des valeurs très faibles ont été obtenues sur la technologie reportée de 800 à 1300W/K.m selon les dimensions des transistors ; ces valeurs sont très proches de celles simulées pour la même technologie. Elles constituent les premières mesures effectuées sur des TBH InP/GaAsSb transférés sur un substrat de silicium à haute conductivité thermique. Le report des TBHs sur silicium a ainsi permis une amélioration de la résistance thermique de 70% par rapport à une technologie standard de TBH non reportés. Ces résultats permettent de conclure quant à l’efficacité du report pour la réduction drastique de l’auto-échauffement dans les transistors bipolairesThe InP heterojonctions bipolar transistors (HBT) offer today cut-off frequencies larger than 400GHz for the InP / GaAsSb system. Thanks to these performances, these transistors are used for the realization of successful circuits in millimeter-wave applications such as the optical communications. So, to reach these remarkable performances, the HBT are subject to a notorious self-heating phenomenon due to high current density of collector. This thesis thus has for object the study and the development of InP / GaAsSb HBT transferred on a host substrate of silicon with the aim of the improvement of the thermal behavior. We report first of all the principles of the bipolar transistor as well as the state of the art of the various materials used for fast transistors. A transfer technique of epitaxial layers was then presented. We study bounding problems resulting from the chosen technique and transfer parameters for valid thermo-compression at low temperature were optimized. The development of InP / GaAsSb transferred technology on silicon was then made. In particular, the collector contact realization has needed particular attention. Active layers thickness reduction as well as device fabrication process technology allowed reaching transition frequency Ft higher than 400GHz. The study of HBT thermal behavior was finally presented with thermal resistance extraction. Very low values were obtained on the transferred technology, from 800 to1300 W/K.m according to transistors size; these values are very close to those obtained by TCAD simulation for such a technology. It is the first measurement on InP / GaAsSb transferred-HBT on high thermal conductivity silicon substrate. This transfer technology has so allowed thermal resistance improvement of 70 % compared with that of standard HBT technology. This work leads to the influence of transferred-substrate for the severe reduction of self-heating in bipolar transistors technology
48
Kane, Ousmane Magatte. "High-frequency noise and circuit properties of advanced FDSOI transistors." Thesis, Lille, 2020. http://www.theses.fr/2020LILUI072.
Full textAbstract:
Le silicium sur isolant (FDSOI) est l'une des technologies de l'industrie conçues pour répondre aux exigences des applications mobiles, Internet des objets (IoT) et RF émergentes. Il s'agit d'une alternative compétitive à la technologie FinFET dans toutes les applications où la puissance de calcul n'est pas la seule préoccupation principale, mais où la faible puissance / faible consommation est une priorité aussi importante. FDSOI a également un avantage certain par rapport à ses concurrents en termes de simplicité et de coûts, en raison de la réduction du nombre de masques (impact sur la complexité et sur le coût du processus) et de la similitude avec les dispositifs MOS en vrac (réduction du temps et des efforts pour porter / adapter la conception existante à la technologie). L'un des principaux moteurs de l'adoption de la technologie FDSOI est la possibilité de co-intégration du contenu numérique avec tout ou partie des circuits RF nécessaires pour interfacer le produit avec le monde extérieur. Des publications récentes ont démontré des figures de mérite RF impressionnante pour les dispositifs FDSOI avec Ft / Fmax atteignant 400GHz. Par conséquent, il a des potentiels viables pour les applications millimétriques telles que la 5G. Cependant, la complexité de la partie back-end-of-line (BEOL) soulève un certain nombre de questions quant au comportement RF des transistors en raison des multiples couches d'interconnexions métalliques minces mais aussi en raison de la taille des dernières générations de transistor, notamment le nœud technologique 20 nm qui est l’objet d’étude de cette thèse. Par conséquent, une partie importante de la thèse portait sur l'évaluation de l'impact du BEOL sur le comportement RF de ces dispositifs. Cela incluait l'impact sur les paramètres S ainsi que le bruit haute fréquence dans la gamme des ondes millimétriques. L'élaboration de méthodologies d’épluchage était essentielle à cette fin. Une modélisation appropriée du BEOL afin de comprendre la répartition des pertes dans le BEOL a été poursuivie avec un effort important d'optimisation de la géométrie du dispositif et de son agencement. Un layout dédié qui a pleinement tiré parti de la polarisation de la grille arrière a été développé. La dernière partie portait sur la caractérisation du mécanisme de bruit de canal de ces dispositifs, qui s'écarte de l’hypothèse selon laquelle le bruit dans le canal est de nature thermique, la source de bruit principale des transistors nanométriques (semi-balistiques et balistiques) étant du bruit de grenailleFully-Depleted Silicon-on-Insulator (FDSOI) is one of the industry technologies architected to meet the requirements of emerging mobile, Internet-of-Things (IoT), and RF applications. It is a competitive alternative to the FinFET technology in all applications where brute-force computational power is not the unique primary concern, but where end-of-the roadmap device performance is counter-balanced by strict low-power/low-consumption requirements. FDSOI has also a definite advantage over competitors in simplicity and costs, due to reduced mask-count (impacting process complexity and cost) and similarity to bulk MOS devices (reducing time and effort to port/adapt existing design to the technology).A main driver for the technology adoption is the possibility of implementing in FDSOI with direct integration with the digital content of all or part of the RF circuitry that are necessary to interface the product to the outside world. Recent publications have demonstrated impressive RF figure-of-merit for FDSOI devices with Ft/Fmax reaching 400GHz. Therefore, it has viable potentials for mmW applications such as 5G.However, today’s state-of-the art back-end-of-line (BEOL) interconnect poses a good amount of incertitude on the RF behavior of the devices because of the multiple layers of thin metallic interconnections but also because of the size of the devices, more specifically 20nm technology node in the present thesis. Therefore, an important part of the thesis was on assessing the impact of the BEOL on said state-of-the-art devices. This included the impact on the S-parameters as well as the high-frequency noise in the millimeter wave range. Developing de-embedding methodologies was key for this purpose. Proper modeling of the BEOL in order to understand the distribution of the losses in the BEOL was pursued together with an extensive effort in geometry optimization of the device and its layout. Dedicated layout which took fully advantage of back-gate (back-biasing) were implemented and investigated. The final part was on characterizing the channel noise mechanism of these devices, which is departing from the thermal noise assumptions and espousing more the shot noise paradigm, which is important in semi-ballistic and ballistic transistors
49
Beckrich-Ros, Hélène. "Contribution à la caractérisation et à la modélisation de transistors bipolaires de puissance intégrés dans une filière BiCMOS submicronique." Bordeaux 1, 2006. http://www.theses.fr/2006BOR13260.
Full textAbstract:
L’émergence de la troisième génération de téléphone portable a fait évoluer les usages. Les utilisateurs peuvent désormais bénéficier d’un accès haut débit à l’Internet sans fil ce qui a rendu les services de communication multimedia: visiophonie, MMS, réception de programmes télévisés. . . Cette diversification du mode d’utilisation d’un portable a fait des amplificateurs de puissance des éléments prépondérants pour la transmission de l’information. C’est pourquoi cette étude propose une contribution à la caractérisation et à la modélisation de transistor de puissance RF intégrés dans une filière submicronique. Dans ce cadre d’application, il est important de tenir compte de l’influence de la température sur la réponse électrique d’un transistor bipolaire; cet effet est d’autant plus marqué pour les applications de puissance au regard des densités de courant mises en jeu. C’est pourquoi, une analyse des lois en température des paramètres du modèle compact HICUM/L2 est présentée, ainsi que les méthodes d’extraction associées. Puis, les phénomènes d’auto-échauffement et de couplage thermique dans les transistors de puissance sont étudiés à l’aide de simulations physiques et de caractérisations électriques pour mettre au point un modèle nodal SPICE. Finalement, les transistors de puissance sont caractérisés à l’aide de mesure load-pull en appliquant un signal à deux tons sur leur base. Ces caractéristiques sont comparées à des simulations Harmonic Balance de manière à valider le comportement grand signal du modèle HICUM/L2 et sa capacité à modéliser les phénomènes d’intermodulations fréquentielles.
50
Tounsi, Mohamed. "Cyclage actif en mode MLI des modules de puissance IGBT application des SVM pour le diagnostic des défauts de vieillissement thermique." Caen, 2011. http://www.theses.fr/2011CAEN2082.
Full textAbstract:
Ce travail porte sur la mise en œuvre d’un classifieur SVM (Séparateur à Vaste Marge) pour le diagnostic automatique de défauts de vieillissement thermique de composants de puissance IGBT à base de mesures électrothermiques. Cela a nécessité le développement d’un banc d’essai de cyclage actif de modules IGBT pour la caractérisation de leur fatigue thermique, l’analyse des dégradations engendrées dans leur assemblage ainsi qu’à la classification de leur mode de fonctionnement, en mode « sain » et en mode « dégradé». La stratégie de cyclage thermique adoptée, vise à reproduite les contraintes imposées aux composants durant un fonctionnement réel. Nous avons suivi d’une part, les paramètres statiques et dynamiques des modules pour détecter d’éventuelles dérives, et d’autre part des paramètres électrothermiques indicateurs de dégradations thermomécaniques dans leur assemblage. Le stress thermique a causé principalement une avance dans les commutations à la fermeture et à l’ouverture ainsi qu’une apparition d’une trainée de courant à l’ouverture. Une analyse de défaillance a permis de révéler un décollement de fils de bonding, une dégradation de la brasure puce/substrat et une reconstruction des surfaces des métallisations d’émetteur et de grille. Le classifieur SVM construit, permet de discerner un mode de fonctionnement dégradé d’un mode de bon fonctionnement des composants, en vue de la mise en œuvre d’une maintenance préventive dans des installations électriques où la continuité de service et la sécurité revêtent une importance capitaleThe work concerns the implementation of an SVM classifier (Support Vector Machine) for an automatic diagnosis of power IGBT module thermal ageing defects, based on thermoelectric measurements. This has required the development of an active cycling test bench for the characterization of the thermal tiredness of IGBT modules, the analysis of the degradations generated in their assembly, and the classification of their operating mode : in " healthy " mode and " degraded " mode. The strategy adopted for the thermal cycling, aims to reproduce the constraints imposed on the components during their real operation. We followed the module static and dynamic parameters in order to detect possible drifts, and thermoelectric parameters used as criteria of thermo-mechanical degradations in their assembly. The thermal stress caused mainly, earlier switching-on and switching-off modes and appearance of a tile-current. A failure analysis has revealed, in the component assembly, bond-wire lift-off, solder layer degradation, and surface dislocation of the gate and emitter metallizations. The implemented SVM classifier, allows to distinguish between an IGBT degraded operating mode and a healthy operating mode, for a preventive maintenance in electric installations where the continuity of service and safety are very important