Dissertations / Theses on the topic 'Thermal transistor'
To see the other types of publications on this topic, follow the link: Thermal transistor.
Create a spot-on reference in APA, MLA, Chicago, Harvard, and other styles
Consult the top 50 dissertations / theses for your research on the topic 'Thermal transistor.'
Next to every source in the list of references, there is an 'Add to bibliography' button. Press on it, and we will generate automatically the bibliographic reference to the chosen work in the citation style you need: APA, MLA, Harvard, Chicago, Vancouver, etc.
You can also download the full text of the academic publication as pdf and read online its abstract whenever available in the metadata.
Browse dissertations / theses on a wide variety of disciplines and organise your bibliography correctly.
1
Liu, Wei. "Electro-thermal simulations and measurements of silicon carbide power transistors." Doctoral thesis, Stockholm, 2004. http://urn.kb.se/resolve?urn=urn:nbn:se:kth:diva-86.
Full text
2
Lim, Dan J. "Characterization of thermal dissipation within integrated gate bipolar transistor (IGBT) layered packaging structure." Thesis, University of Hull, 2008. http://hydra.hull.ac.uk/resources/hull:1681.
Full textAbstract:
Integrated Gate Bipolar Transistors (IGBTs) generally have a high output power and generate significant amounts of heat, which needs to be removed from the chip to ensure continued operation. Since IGBT chips are commonly mounted on a layered assembly structure which is in turn mounted onto a heat sink assembly, the thermal dissipation properties of the layered structure are crucial in keeping temperatures within operational boundaries. Traditionally, the selection of materials for the layered structure has been largely influenced by the thermal conductivity for heat dissipation, the similarity of the coefficient of thermal expansion for physical integrity of the structure and to a lesser extent, the weight of the material. These principles of material selection are indeed adequate for steady state operation of IGBTs. However, IGBTs are often installed in applications where they are subjected to pulsed operation, which is predominantly transient. During transient operation, it was found that thermal conductivity was not necessarily the best criterion to use for material selection within the layered structure. In certain instances, materials that absorbed heat rather than conducting it yielded lower temperatures and higher cooling rates, which in turn resulted in lower start temperatures in the next pulse. This study therefore proposes an additional material selection criterion, one based on the density-specific heat capacity product that should be used in conjunction with thermal conductivity to guide the material selection process, opening the door to material combinations for specific applications that could enhance chip lifespan and reduce deliamination. Materials with high density-specific heat capacity products could also potentially be used to compensate for the thermal "bottlenecking" effect. This study was conducted with numerous simulations based on the well validated Transmission Line Matrix Modelling method.
3
Baylis, Charles Passant II. "Improved Current-Voltage Methods for RF Transistor Characterization." Scholar Commons, 2004. https://scholarcommons.usf.edu/etd/950.
Full textAbstract:
In the development of a nonlinear transistor model, several measurements are used to extract equivalent circuit parameters. The current-voltage (IV) characteristic of a transistor is one of the measurement data sets that allows the nonlinear model parameters to be extracted. The accuracy of the IV measurement greatly influences the accuracy of the large-signal model.
Numerous works have reported the inadequacy of traditional static DC IV measurements to accurately predict radio-frequency (RF) behavior for many devices. This inaccuracy results from slow processes in the device that do not have time to completely respond to the quick changes in terminal conditions when the device is operating at high frequencies; however, these slow processes respond fully to reach a new steady-state condition in the DC sweep measurement. The two dominant processes are self-heating of the device and changes in trap occupancy. One method of allowing the thermal and trap conditions to remain in a state comparable to that of RF operation is to perform pulsed IV measurements to obtain the IV curves. In addition, thermal correction can be used to adjust the IV curves to compensate for self-heating in the case that the predominant effect in the device is thermal.
To gain a better understanding of pulsed IV measurement techniques, measurement waveforms of a commercially available pulsed IV analyzer are examined in the time domain. In addition, the use of bias tees with pulsed IV measurement is explored; such a setup may be desired to maintain stability or to enable simultaneous pulsed S-parameter and pulsed IV measurement. In measurements with bias tees, the pulse length setting must be long enough to allow the voltage across the inductor to change before the measurement is made.
In many circumstances, it is beneficial to compare different sets of IV curves for a device. The comparison of pulsed and static IV measurements, measured and modeled IV measurements, as well as two measurements with identical settings on the same instrument (to ascertain instrument repeatability) can be performed using the proposed normalized difference unit (NDU). This unit provides a comparison that equally weights the two sets of data to be compared. Due to the normalization factor used, the value of the NDU is independent of the size of the device for which the IV curves are compared. The variety of comparisons for which this unit can be used and its ability to present differences quantitatively allow it to be used as a robust metric for comparing IV curves. Examples of the use of the NDU shown include determination of measurement repeatability, comparison of pulsed and static IV data, and a comparison of model fits.
The NDU can also be used to isolate thermal and trapping processes and to give the maximum pulse length that can be used for pulsed IV measurement without contamination by each of these processes. Plotting the NDU comparing static and pulsed IV data versus pulse length shows this maximum pulse length that can be used for each effect, while a plot of the NDU comparing pulsed IV data for two quiescent bias points of equal power dissipation reveals only differences due to trapping effects. In this way, trapping effects can be distinguished from thermal effects.
Electrothermal modeling has arisen as a method of correcting for self-heating processes in a device with predominantly thermal effects. A parallel RC circuit is used to model channel temperature as a function of ambient temperature and power dissipated in the channel or junction. A technique is proposed for thermal resistance measurement and compared with a technique found in the literature. It is demonstrated that the thermal time constant can be measured from a plot of the NDU versus pulse length, and the thermal capacitance is then obtained using the thermal resistance and time constant.
Finally, the results obtained through the thermal resistance measurement procedures are used to thermally correct static IV curves. Because trapping effects are negligible, it is shown that IV curves corresponding to different quiescent bias points for a Si LDMOSFET can be synthesized from three sets of static IV data taken at different ambient temperatures. The results obtained from this correction process for two quiescent bias points are compared to the pulsed IV results for these quiescent bias points and found to be quite accurate.
Use of the methods presented in this work for obtaining more accurate transistor IV data data should assist in allowing more accurate nonlinear models to be obtained.
4
Dhombres, Stéphanie. "Étude d'un protocole de régénération thermique de composants électroniques soumis à un rayonnement ionisant." Thesis, Montpellier, 2015. http://www.theses.fr/2015MONTS228.
Full textAbstract:
De nos jours, les caméras sont de plus en plus utilisées lors de missions spatiales ou en centrale nucléaire pour des missions d'observations (civiles ou militaires) et de surveillance (vérification du déploiement de panneaux solaires, opérations extravéhiculaires, accident nucléaire, site de stockage). L'environnement spatial, les réacteurs civils nucléaires ou les lieux de stockage de déchets radioactifs sont des milieux radiatifs qui peuvent très fortement perturber les composants électroniques et les systèmes. Dans ces environnements, les rayonnements ionisants dégradent les paramètres électriques des composants électroniques. La dose totale ionisante conduit à l'apparition d'un nombre significatif de charges dans les oxydes des matériaux constituant les composants électroniques, modifiant leurs propriétés électriques. Il en résulte qu'une exposition à la dose totale ionisante peut entraîner une défaillance partielle ou totale d'un composant voire d'un système électronique embarqué.Dans le cadre de cette thèse, nous proposons une méthode de régénération pour guérir les paramètres électriques dégradés par la dose totale ionisante de composants électroniques soumis aux rayonnements ionisants. Cette méthode consiste à appliquer des cycles de recuit isothermes à un composant électronique. Dans un premier temps, cette méthode est appliquée sur des transistors MOS, et une étude est menée sur l'impact des différents paramètres clés du recuit (polarisation, température, durée de recuit, pas en dose entre chaque recuit). Dans un second temps, nous nous intéressons à des composants plus intégrés et plus récents tels que des capteurs d'images de type CMOS APS. Nous montrons expérimentalement l'impact d'un recuit sur ce type de composant et enfin, nous adaptons la méthode de régénération pour l'appliquer à ces capteurs APS afin d'augmenter leur durée de vieNowadays, cameras are more and more used in space missions or nuclear plant for observation (civil or military) and monitoring missions (checking the deployment of solar panels, extravehicular operations, nuclear accident, and area storage). The space environment, nuclear reactors or radioactive waste storage areas are radiative environments that can greatly disturb electronic components and systems. In these environments, ionizing radiation degrades the electrical parameters of electronic components. The total ionizing dose induces significant charge build-up in oxides, degrading the electrical properties of the materials of electronic devices. That can result in the loss of functionality of the entire electronic system.In this thesis, we propose a regeneration method to recover the electrical parameters degraded by total ionizing dose of electronic components subjected to ionizing radiation. In this method isothermal annealing cycles are applied to electronic devices. In a first step, this method is applied on MOS transistors, and a study is conducted on the impact of various key parameters of annealing (bias, annealing temperature, annealing time, dose step between each annealing). In a second step, we focus on components more integrated and newer such as CMOS APS image sensors. We experiment what is the impact of annealing on this type of component and finally, the regeneration method is modified to be suitable on these APS sensors to increase their lifetime
5
Uesugi, Y., T. Imai, K. Kawada, and S. Takamura. "Fundamental and Third Harmonic Operation of SIT Inverter and its Application to RF Thermal Plasma Generation." IEEE, 2002. http://hdl.handle.net/2237/7175.
Full text
6
Najjari, Hamza. "Power Amplifier Design Based on Electro-Thermal Considerations." Thesis, Bordeaux, 2019. http://www.theses.fr/2019BORD0422.
Full textAbstract:
L’objectif de ce travail de recherche est de concevoir un amplificateur de puissance sur la base de considérations électrothermiques. Il décrit la question du dynamique EVM et du « paquet long » lors de la conception de l’amplificateur avec des transistors bipolaires à hétérojonctions. Basé sur le comportement électrothermique du circuit, une méthode d’optimisation de l’EVM statique et dynamique est proposée. Un frontend RF complet (amplificateur de puissance + coupleur + interrupteur + amplificateur faible bruit) est conçu pour le dernier standard WLAN : le Wi-Fi 6. La distribution de temperature dynamique dans le circuit est analysée. Son effet sur les performances de la puce est quantifié. Enfin, une polarisation adaptative programmable a été conçue pour garder des performances optimales sur toute la plage de température. Les mesures du circuit montre tout l’effet bénéfique de cette compensation, permettant de garder le dynamique EVM en dessous de -47 dB sur la plage de température ambiante de -40 à 85°CThe aim of this work is to design a power amplifier based on electrothermal considerations. It describes the Dynamic Error Vector Magnitude challenge and long packet issue when designing a power amplifier with hetero-junction bipolar transistors. Based on the circuit electrothermal behavior, an optimization method of both the static and dynamic linearity is proposed. A complete RF front-end (PA + coupler + switch + LNA) is designed for the latest WLAN standard: the Wi-Fi 6. The dynamic temperature distribution in the circuit is analyzed. It’s impact on the performances is quantified. Finally, a programmable temperature dependent bias is designed to compensate for performance degradation. The measurements show a significant linearity improvement with this compensation, allowing the PA to maintain the DEVM lower than -47dB at 14.5 dBm output power, over a large ambient temperature range from -40°C to 85°C
7
Dia, Hussein. "Contribution à la modélisation électrothermique : Elaboration d'un modèle électrique thermosensible des composants MOS de puissance." Thesis, Toulouse, INSA, 2011. http://www.theses.fr/2011ISAT0006/document.
Full textAbstract:
Une forte exigence de robustesse s’est imposée dans tous les domaines d’application des composants de puissance. Dans ce cadre très contraint, seule une analyse fine des phénomènes liés directement ou indirectement aux défaillances peut garantir une maîtrise de la fiabilité des fonctions assurées par les nouveaux composants de puissance. Cependant, ces phénomènes impliquent des couplages entre des effets électriques, thermiques et mécaniques, rendant leur étude très complexe. Le recours à la modélisation multi-physique bien adaptée s’avère alors déterminant. Dans ce mémoire de thèse, nous proposons une méthodologie de modélisation électrique prenant en compte les effets de la température sur les phénomènes localisés qui initient une défaillance souvent fatale. En prévision de la simulation électrothermique couplée impliquant des transistors MOS de puissance, un modèle électrique thermosensible de ce composant et de sa diode structurelle a été développé. Corrélativement un ensemble de bancs expérimentaux a été mis en œuvre pour l’extraction des paramètres et pour la validation du modèle. Une attention particulière a été accordée à l’étude des phénomènes parasites qui pourraient survenir de manière très localisée suite à une répartition inhomogène de la température et à l’apparition de points chauds. Ainsi les fonctionnements limites en avalanche, avec le déclenchement du transistor bipolaire parasite et de son retournement ont été modélisés. Des bancs spécifiques pour la validation du modèle pour les régimes extrêmes ont été utilisés en prenant des précautions liées à la haute température. Enfin, Le modèle électrique thermosensible complet développé a été utilisé par la société Epsilon ingénierie pour faire des simulations électrothermiques du MOS de puissance en mode d’avalanche en adaptant le logiciel Epsilon-R3DStrong demand for robustness has emerged in all areas of application of power components.Only a detailed analysis of phenomena related directly or indirectly to failures can ensure thereliability of the functions of the new power components. However, these phenomena involvethe coupling between electrical effects, thermal and mechanical, making their study verycomplex. The use of multi-physics modeling is well suited when determining. In this thesis,we propose a methodology for electrical modeling taking into account the effects of temperatureon the localized phenomena that initiate failure is often fatal. In preparation for thecoupled electro-thermal simulation involving MOS power transistors, an electric thermosensitivemodel of the MOS and its body diode has been developed. Correspondingly a set ofexperimental studies was implemented to extract the parameters and model validation. Particularattention was paid to the study of interference phenomena that could occur in a localizedresponse to an inhomogeneous distribution of temperature and hot spots. Thus the workingslimits avalanche, with the outbreak of parasitic bipolar transistor (snapback) and its reversalwere modeled. Benches specific validations of the model for harsh switching conditions wereused by taking precautions related to high temperature. Finally, the complete thermal electricmodel developed was used by the company “EPSILON Ingénierie” for electro-thermal simulationof power MOS mode Avalanche Software adapting Epsilon-R3D
8
Micout, Jessy. "Fabrication et caractérisation de transistor réalisée à basse température pour l'intégration 3D séquentielle." Thesis, Université Grenoble Alpes (ComUE), 2019. http://www.theses.fr/2019GREAT008/document.
Full textAbstract:
La réduction des dimensions des dispositifs MOSFET devient de plus en plus complexe a réalisé, et les nouvelles technologies MOSFET se confrontent à de fortes difficultés. Pour surmonter ce problème, une nouvelle technique, appelée intégration 3D VLSI, est étudiée : remplacer la structure plane conventionnelle par un empilement vertical de transistors.En particulier, l’intégration 3D séquentielle ou CoolCube™ au CEA-Leti permet de profiter pleinement de la troisième dimension en fabriquant séquentiellement les transistors. La réalisation d’une telle intégration apporte une nouvelle contrainte, celle de fabriquer le transistor du dessus avec un budget thermique faible (inférieur à 500°C), afin de préserver les performances du transistor d'en dessous. Puisque ce budget thermique est principalement influencé par l'activation des dopants, plusieurs techniques innovatrices sont actuellement investiguées au CEA-LETI, afin de fabriquer le drain et la source. Dans ce manuscrit, nous utiliserons la recristallisation en phase solide comme mécanisme pour activer les dopants (inférieures à 600 °C). L’objectif de cette thèse est donc de fabriquer et de caractériser des transistors dont l’activation des dopants est réalisée grâce à ce mécanisme, afin d’atteindre des performances similaires à des transistors réalisés avec un budget thermique standard. Ce travail est organisé autour de l’activation des dopants, et en trois chapitres, où chaque chapitre est spécifique à une intégration (« Extension Last »/ « Extension First », « Gate Last »/ « Gate First ») et à une architecture (FDSOI, FINFET) considérées. Ces chapitre permettront, grâce aux caractérisations électriques, morphologiques et aux simulations, de développer un procédé de recristallisation stable à 500°C, à la fois pour les nMOS et les pMOS, et de proposer de nouveaux schémas d’intégrations, afin de réaliser des transistors à faible budget thermique et compatibles avec l’intégration 3D SéquentielleThe down scaling of MOSFET device is becoming harder and the development of future generation of MOSFET technology is facing some strong difficulties. To overcome this issue, the vertical stacking of MOSFET in replacement of the conventional planar structure is currently investigated. This technique, called 3D VLSI integration, attracts a lot of attention, in research and in the industry. Indeed, this sequential stacking of transistor enables to gain in density and performance without reducing transistors dimensions.More specifically, 3D sequential integration or CoolCube™ at CEA-Leti enables to fully benefit of the third dimension by sequentially manufacturing transistors. Implementing such an integration provides the new constraint of manufacturing top transistor with low thermal budget (below 500°C) in order to preserve bottom-transistor performances. As most of the thermal budget is due to the dopant activation, several innovative techniques are currently investigated at CEA-LETI.In this work, solid phase epitaxy regrowth will be used as the mechanism to activate dopants below 600°C. The aim of this thesis is thus to manufacture and to characterize transistors with low-temperature dopant activation, in order to reach the same performance as devices manufactured with standard thermal budget. The work is organized around the dopant activation, and in three chapters, according to each considered integration scheme (Extension Last/ Extension First, Gate Last/ Gate First) and architecture (FDSOI, FINFET). These chapters, assisted by relevant simulations, electrical and morphological characterizations, will enable to develop a new and stable 500°C recrystallization process for both N and P FETs, and to propose new integration schemes in order to manufacture transistors with low thermal budget and compatible with the 3D sequential integration
9
Dia, Hussein. "Contribution à la modélisation électrothermique: Elaboration d'un modèle électrique thermosensible du transistor MOSFET de puissance." Phd thesis, INSA de Toulouse, 2011. http://tel.archives-ouvertes.fr/tel-00624193.
Full textAbstract:
Une forte exigence de robustesse s'est imposée dans tous les domaines d'application des composants de puissance. Dans ce cadre très contraint, seule une analyse fine des phénomènes liés directement ou indirectement aux défaillances peut garantir une maîtrise de la fiabilité des fonctions assurées par les nouveaux composants de puissance. Cependant, ces phénomènes impliquent des couplages entre des effets électriques, thermiques et mécaniques, rendant leur étude très complexe. Le recours à la modélisation multi-physique bien adaptée s'avère alors déterminant. Dans ce mémoire de thèse, nous proposons une méthodologie de modélisation électrique prenant en compte les effets de la température sur les phénomènes localisés qui initient une défaillance souvent fatale. En prévision de la simulation électrothermique couplée impliquant des transistors MOS de puissance, un modèle électrique thermosensible de ce composant et de sa diode structurelle a été développé. Corrélativement un ensemble de bancs expérimentaux a été mis en oeuvre pour l'extraction des paramètres et pour la validation du modèle. Une attention particulière a été accordée à l'étude des phénomènes parasites qui pourraient survenir de manière très localisée suite à une répartition inhomogène de la température et à l'apparition de points chauds. Ainsi les fonctionnements limites en avalanche, avec le déclenchement du transistor bipolaire parasite et de son retournement ont été modélisés. Des bancs spécifiques pour la validation du modèle pour les régimes extrêmes ont été utilisés en prenant des précautions liées à la haute température. Enfin, Le modèle électrique thermosensible complet développé a été utilisé par la société EPSILON Ingénierie pour faire des simulations électrothermiques du MOS de puissance en mode d'avalanche en adaptant le logiciel Epsilon-R3D.
10
Bebiche, Sarah. "OTFTs de type N à base de semiconducteurs π-conjugués : fabrication, performance et stabilité." Thesis, Rennes 1, 2015. http://www.theses.fr/2015REN1S105/document.
Full textAbstract:
L'objectif de ce travail de recherche est l'élaboration et l'optimisation de transistors à effet de champ organiques de type N (OTFTs). Des transistors en structure Bottom Gate Bottom Contact sont fabriqués à basse température T<120°C. Trois différentes molécules organiques conductrices d'électrons, déposées par évaporation thermiques, sont utilisées pour la couche active. Les OTFTs à base de la première molécule à corps LPP présentent de faibles mobilités à effet de champ de l'ordre de 10-5cm2/V.s. L'étude d'optimisation menée sur les conditions de dépôt de cette dernière n'a pas permis d'améliorer ses performances électriques. L'étude de stabilité électrique ''Gate Bias Stress'' a mis en évidence les instabilités de cette molécule. Les OTFTs à base des deux dérivés indénofluorènes (IF) possèdent des mobilités plus importantes. Dans les conditions optimales la molécule IF(CN2)2 méta permet d'atteindre une mobilité d'effet de champ µFE=2.1x10-4 cm2/V, alors que la molécule IF(CN2)2 para permet d'obtenir des mobilités µFE=1x10-2cm2/V.s après recuit. L'étude de stabilité électrique a mis en évidence une meilleure stabilité des OTFTs à base de IF(CN2)2 para. Une étude des phénomènes de transport de charges est menée pour les deux types de molécules. Les OTFTs de type N réalisés sont utilisés pour la réalisation d'un circuit logique de type inverseur pseudo-CMOS. Finalement, ce procédé basse température nous a permis de réaliser des OTFTs sur substrat flexibleThe main goal of this present work consists in the fabrication and optimization of N type organic field effect transistors. Bottom Gate Bottom Contact transistors are performed at low temperature T<120°C. Three different electro-deficient organic molecules are thermally evaporated and used as active layer. OTFTs based on LPP core molecule present low field effect mobility around 10-5cm2/V.s. The optimization study investigated on deposition parameters of this molecule on OTFTs performances does not allow improving this mobility. Moreover gate bias stress measurements reveal important instabilities related to this molecule. Indenfluorene derivatives core (IF) based OTFTs show better performances. Field effect mobility µFE=2.1x10-4 cm2/V is reached using IF(CN2)2 meta in optimized deposition conditions and µFE=1x10-2 cm2/V.s is obtained using IF(CN2)2 para after annealing treatment. The investigated gate bias stress study highlights the good electrical stability of IF(CN2)2 para based OTFTs. Temperature measurements allow us studying the charge transport phenomenon in these indenofluorene derivatives. Fabricated N-type OTFTs are used to perform a first electronic circuit that consists in a logic gate (invertor).Finally this low temperature process led us to achieve OTFTs devices on flexible substrates (PEN)
11
Amimi, Adel. "Modèle électro-thermique unidimensionnel du transistor bipolaire à grille isolée (IGBT) pour la simulation de circuits de puissance." Rouen, 1997. http://www.theses.fr/1997ROUES033.
Full textAbstract:
Dans le domaine de l'électronique de puissance, où l'environnement et le mode de fonctionnement du composant jouent un rôle primordial, nous constatons que les aspects thermiques doivent être évalués de la même manière que les aspects strictement électriques. Cela suppose entre autres que la température interne des composants doit pouvoir évoluer comme toutes les grandeurs électriques. Dans ce contexte, nous avons développé un modèle analytique du transistor bipolaire à grille isolée (IGBT) prenant en compte les interactions électro-thermiques dans le composant, en associant au modèle électrique du composant un réseau thermique. Pour cela, deux solutions de complexité différentes ont été envisagées pour l'élaboration du modèle thermique. La première approche (cellulaire) est basée sur l'analogie électrique-thermique. En effet, la propagation du flux de chaleur dans le composant est modélisée par un réseau cellulaire RTH(I) - CTH(I) dont les caractéristiques sont déterminées à partir de l'impédance thermique transitoire ZTH du composant. La seconde approche (dite mixte), fondée sur la résolution à une dimension de l'équation de diffusion de la chaleur, utilise un calcul plus précis de la température dans la couche de silicium, tout en conservant une représentation à base de cellules RTH-CTH pour l'ensemble du boîtier et de l'environnement. Le modèle électro-thermique ainsi développé est implanté en langage MAST dans le simulateur de circuits Saber.
12
Suvar, Erdal. "SiGeC Heterojunction Bipolar Transistors." Doctoral thesis, KTH, Microelectronics and Information Technology, IMIT, 2003. http://urn.kb.se/resolve?urn=urn:nbn:se:kth:diva-3674.
Full textAbstract:
Heterojunction bipolar transistors (HBT) based on SiGeC havebeen investigated. Two high-frequency architectures have beendesigned, fabricated and characterized. Different collectordesigns were applied either by using selective epitaxial growthdoped with phosphorous or by non-selective epitaxial growthdoped with arsenic. Both designs have a non-selectivelydeposited SiGeC base doped with boron and a poly-crystallineemitter doped with phosphorous.
Selective epitaxial growth of the collector layer has beendeveloped by using a reduced pressure chemical vapor deposition(RPCVD) technique. The incorporation of phosphorous and defectformation during selective deposition of these layers has beenstudied. A major problem of phosphorous-doping during selectiveepitaxy is segregation. Different methods, e.g. chemical orthermal oxidation, are shown to efficiently remove thesegregated dopants. Chemical-mechanical polishing (CMP) hasalso been used as an alternative to solve this problem. The CMPstep was successfully integrated in the HBT process flow.
Epitaxial growth of Si1-x-yGexCy layers for base layerapplications in bipolar transistors has been investigated indetail. The optimization of the growth parameters has beenperformed in order to incorporate carbon substitutionally inthe SiGe matrix without increasing the defect density in theepitaxial layers.
The thermal stability of npn SiGe-based heterojunctionstructures has been investigated. The influence of thediffusion of dopants in SiGe or in adjacent layers on thethermal stability of the structure has also been discussed.
SiGeC-based transistors with both non-selectively depositedcollector and selectively grown collector have been fabricatedand electrically characterized. The fabricated transistorsexhibit electrostatic current gain values in the range of 1000-2000. The cut-off frequency and maximum oscillation frequencyvary from 40-80 GHz and 15-30 GHz, respectively, depending onthe lateral design. The leakage current was investigated usinga selectively deposited collector design and possible causesfor leakage has been discussed. Solutions for decreasing thejunction leakage are proposed.
Key words:Silicon-Germanium-Carbon (SiGeC),Heterojunction bipolar transistor (HBT), chemical vapordeposition (CVD), selective epitaxy, non-selective epitaxy,collector design, high-frequency measurement, dopantsegregation, thermal stability.
13
Bloom, Matthew Anthony. "DC, RF, and Thermal Characterization of High Electric Field Induced Degradation Mechanisms in GaN-on-Si High Electron Mobility Transistors." DigitalCommons@CalPoly, 2013. https://digitalcommons.calpoly.edu/theses/966.
Full textAbstract:
Gallium Nitride (GaN) high electron mobility transistors (HEMTs) are becoming increasingly popular in power amplifier systems as an alternative to bulkier vacuum tube technologies. GaN offers advantages over other III-V semiconductor heterostructures such as a large bandgap energy, a low dielectric constant, and a high critical breakdown field. The aforementioned qualities make GaN a prime candidate for high-power and radiation-hardened applications using a smaller form-factor. Several different types of semiconductor substrates have been considered for their thermal properties and cost-effectiveness, and Silicon (Si) has been of increasing interest due to a balance between both factors.
In this thesis, the DC, RF, and thermal characteristics of GaN HEMTs grown on Si-substrates will be investigated through a series of accelerated lifetime experiments. A figure of merit known as the critical voltage is explored and used as the primary means by which the GaN-on-Si devices are electrically strained. The critical voltage is defined as the specific voltage bias by which a sudden change in device performance is experienced due to a deformation of the target GaN HEMT’s epitaxial structure. Literature on the topic details the inevitable formation of pits and cracks localized under the drain-side of the gate contact that promote electrical degradation of the devices via the inverse piezoelectric effect. Characteristic changes in device performance due to high field strain are recorded and physical mechanisms behind observed degraded performance are investigated.
The study assesses the performance of roughly 60 GaN-on-Si HEMTs in four experimental settings. The first experiment investigates the critical voltage of the device in the off-state mode of operation and explores device recovery post-stress. The second experiment analyzes alterations in DC and RF performance under varying thermal loads and tracks the dependence of the critical voltage on temperature. The third experiment examines electron trapping within the HEMTs as well as detrapping methodologies. The final experiment links the changes in RF performance induced by high field strain to the small-signal parameters of the HEMT. Findings from the research conclude the existence of process-dependent defects that originate during the growth process and lead to inherent electron traps in unstressed devices. Electron detrapping due to high electric field stress applied to the HEMTs was observed, potentially localized within the AlGaN layer or GaN buffer of the HEMT. The electron detrapping in turn contributed to drain current recovery and increased unilateral performance of the transistor in the RF regime. Thermal experiments resulted in a positive shift in critical voltage, which enhanced gate leakage current at lower gate voltage drives.
14
Denorme, Stéphane. "Étude de l'influence des procédés technologiques de type BiCMOS à haute densité d'intégration sur la réalisation de bases fines très dopées dans les transistors bipolaires submicroniques." Université Joseph Fourier (Grenoble ; 1971-2015), 1995. http://www.theses.fr/1995GRE10130.
Full textAbstract:
Pour la plupart des applications bicmos, l'effort principal porte maintenant sur la reduction de la consommation et la recherche de frequences de fonctionnement elevees et on s'oriente vers des transistors bipolaires a base fine si ou sige tres dopee. Or l'integration croissante des transistors et la reduction des dimensions qu'elle entraine, ont deux effets. D'une part, la reduction des bilans thermiques donne une forte importance a la presence de defauts ponctuels hors equilibre a l'origine de la diffusion acceleree des dopants. D'autre part, l'effet des etapes technologiques creatrices de defauts ponctuels en peripherie de zone active, negligeable sur les grandes structures, peut devenir visible lorsque la taille des dispositifs devient comparable a la longueur de diffusion laterale des defauts. Nous nous sommes donc interesses aux etapes technologiques generatrices de defauts ponctuels qui sont susceptibles de contrarier la reduction de largeur de base des transistors bipolaires n-p-n. Nous avons montre que les etapes d'oxydation, de siliciuration et d'implantation ionique accelerent la diffusion de la base des transistors bipolaires de petite dimension. Cet elargissement provoque une degradation des performances electriques statique et hyperfrequence du dispositif. Une analyse detaillee des caracteristiques en temperature de transistors bipolaires a base fine silicium a permis d'interpreter les observations experimentales et de confirmer nos conclusions d'abord obtenues par simulation
15
Khelifi, Wissem. "Développement de polymères semi-conducteurs absorbant dans le proche infra-rouge pour des interfaces sans contact." Thesis, Pau, 2019. http://www.theses.fr/2019PAUU3001.
Full textAbstract:
Ce travail de thèse porte sur l’élaboration de matériaux polymères conjugués absorbants dans le proche infra-rouge. Il est issu du projet TAPIR financé par l’ANR dans lequel nous visons le développement de dispositifs d’interface Homme/Machine (IHM) pour des applications dans le secteur de la santé, afin de limiter la propagation des agents pathogènes. Les IHM étant contrôlées avec la main, sans contact, grâce à la réflectivité de la peau, (gamme spectrale 850-950 nm), il faut développer des matériaux absorbant dans cette gamme. Dans ce projet, notre rôle a été de synthétiser la partie active du photodétecteur infrarouge utilisé pour récupérer l’information. Une étude bibliographique et des calculs préliminaires ont permis une sélection judicieuse de différents monomères afin d’assurer une stabilité intrinsèque et obtenir les propriétés d’absorption requises. Différents monomères donneurs (D) et accepteurs (A) ont été combinés afin de synthétiser des copolymères alternés de types (D-A). Deux familles de copolymères absorbants dans le proche infrarouge ont ainsi été synthétisés Tous les copolymères ont été synthétisés via la polycondensation Stille. Leurs propriétés optiques, électroniques et leurs stabilités thermiques ont été étudiées. Par la suite, après avoir confirmé le rôle prépondérant de la force du monomère accepteur, par rapport à celle du donneur, sur les propriétés d’absorptions et les niveaux électroniques des différents copolymères obtenus, nous avons développé une approche originale très peu rapportée dans la littérature. Elle consiste en l’élaboration de copolymères de type (A-A). Ainsi, nous avons synthétisé six copolymères absorbants dans la gamme de longueurs d’onde souhaitée, et même au-delà. Enfin, certains copolymères ont pu être caractérisés en dispositifs OFET et photodétecteursThis thesis work focuses on the development of conjugated polymeric materials which absorb in the near infrared. It is the result of the TAPIR project funded by the ANR in which we aim to develop human-machine interface (HMI) devices for applications in the health sector, in order to limit the spread of pathogens. Since HMIs are controlled by hand, without contact, thanks to the reflectivity of the skin (spectral range 850-950 nm), it is necessary to develop materials which ansorb in this range. In this project, our role was to synthesize the active part of the infrared photodetector used to retrieve the information. A bibliographical study and preliminary calculations have allowed a judicious selection of different monomers to ensure intrinsic stability and obtain the required absorption properties. Different donor monomers (D) and acceptors (A) were combined to synthesize alternating copolymers of types (D-A). Two families of copolymers which absorb in the near infrared have been synthesized. All copolymers have been synthesized via Stille polycondensation. Their optical, electronic and thermal properties have been studied. Subsequently, after confirming the predominant role of the strength of the accepting monomer, compared to that of the donor, on the absorption properties and electronic levels of the various copolymers obtained, we developed an original approach that has been reported very rarely in the literature. It consists of the production of copolymers of the type (A-A). Thus, we have synthesized six copolymers which absorb in the desired wavelength range, and even beyond. Finally, some copolymers have been characterized as OFET devices and photodetectors
16
Vu, Van Tuan. "Recherche et évaluation d'une nouvelle architecture de transistor bipolaire à hétérojonction Si/SiGe pour la prochaine génération de technologie BiCMOS." Thesis, Bordeaux, 2016. http://www.theses.fr/2016BORD0304/document.
Full textAbstract:
L'objectif principal de cette thèse est de proposer et d'évaluer une nouvelle architecture de Transistor Bipolaire à Héterojonction (TBH) Si/SiGe s’affranchissant des limitations de l'architecture conventionnelle DPSA-SEG (Double-Polysilicium Self-Aligned, Selective Epitaxial Growth) utilisée dans la technologie 55 nm Si/SiGe BiCMOS (BiCMOS055) de STMicroelectronics. Cette nouvelle architecture est conçue pour être compatible avec la technologie 28-nm FD-SOI (Fully Depleted Si-licon On Insulator), avec pour objectif d'atteindre la performance de 400 GHz de fT et 600 GHz de fMAX dans ce noeud. Pour atteindre cet objectif ambitieux, plusieurs études complémentaires ont été menées: 1/ l'exploration et la comparaison de différentes architectures de TBH SiGe, 2/ l'étalonnage TCAD en BiCMOS055, 3/ l'étude du budget thermique induit par la fabrication des technologies BiCMOS, et finalement 4/ l'étude d'une architecture innovante et son optimisation. Les procédés de fabrication ainsi que les modèles physiques (comprenant le rétrécissement de la bande interdite, la vitesse de saturation, la mobilité à fort champ, la recombinaison SRH, l'ionisation par impact, la résistance distribuée de l'émetteur, l'auto-échauffement ainsi que l’effet tunnel induit par piégeage des électrons), ont été étalonnés dans la technologie BiCMOS055. L'étude de l’impact du budget thermique sur les performances des TBH SiGe dans des noeuds CMOS avancés (jusqu’au 14 nm) montre que le fT maximum peut atteindre 370 GHz dans une prochaine génération où les profils verticaux du BiCMOS055 seraient ‘simplement’ adaptés à l’optimisation du budget thermique total. Enfin, l'architecture TBH SiGe EXBIC, prenant son nom d’une base extrinsèque épitaxiale isolée du collecteur, est choisie comme la candidate la plus prometteuse pour la prochaine génération de TBH dans une technologie BiCMOS FD-SOI dans un noeud 28 nm. L'optimisation en TCAD de cette architecture résulte en des performances électriques remarquables telles que 470 GHz fT et 870 GHz fMAX dans ce noeud technologiqueThe ultimate objective of this thesis is to propose and evaluate a novel SiGe HBT architec-ture overcoming the limitation of the conventional Double-Polysilicon Self-Aligned (DPSA) archi-tecture using Selective Epitaxial Growth (SEG). This architecture is designed to be compatible with the 28-nm Fully Depleted (FD) Silicon On Insulator (SOI) CMOS with a purpose to reach the objec-tive of 400 GHz fT and 600 GHz fMAX performance in this node. In order to achieve this ambitious objective, several studies, including the exploration and comparison of different SiGe HBT architec-tures, 55-nm Si/SiGe BiCMOS TCAD calibration, Si/SiGe BiCMOS thermal budget study, investi-gating a novel architecture and its optimization, have been carried out. Both, the fabrication process and physical device models (incl. band gap narrowing, saturation velocity, high-field mobility, SRH recombination, impact ionization, distributed emitter resistance, self-heating and trap-assisted tunnel-ing, as well as band-to-band tunneling), have been calibrated in the 55-nm Si/SiGe BiCMOS tech-nology. Furthermore, investigations done on process thermal budget reduction show that a 370 GHz fT SiGe HBT can be achieved in 55nm assuming the modification of few process steps and the tuning of the bipolar vertical profile. Finally, the Fully Self-Aligned (FSA) SiGe HBT architecture using Selective Epitaxial Growth (SEG) and featuring an Epitaxial eXtrinsic Base Isolated from the Collector (EXBIC) is chosen as the most promising candidate for the 28-nm FD-SOI BiCMOS genera-tion. The optimization of this architecture results in interesting electrical performances such as 470 GHz fT and 870 GHz fMAX in this technology node
17
Weisz, Mario. "Electrothermal device-to-circuit interactions for half THz SiGe∶C HBT technologies." Thesis, Bordeaux 1, 2013. http://www.theses.fr/2013BOR14909/document.
Full textAbstract:
Ce travail concerne les transistors bipolaires à hétérogène TBH SiGe. En particulier, l'auto-échauffement des transistors unitaires et le couplage thermique avec leurs plus proches voisins périphériques sont caractérisés et modélisés. La rétroaction électrothermique intra- et inter-transistor est largement étudiée. En outre, l’impact des effets thermiques sur la performance de deux circuits analogiques est évalué. L'effet d'autoéchauffement est évalué par des mesures à basse fréquence et des mesures impulsionnelles DC et AC. L'auto-échauffement est diminué de manière significative en utilisant des petites largeurs d'impulsion. Ainsi la dépendance fréquentielle de l’autoéchauffementa été étudiée en utilisant les paramètres H et Y. De nouvelles structures de test ont été fabriqués pour mesurer l'effet de couplage. Les facteurs de couplage thermique ont été extraits à partir de mesures ainsi que par simulations thermiques 3D. Les résultats montrent que le couplage des dispositifs intra est très prononcé. Un nouvel élément du modèle de résistance thermique récursive ainsi que le modèle de couplage thermique a été inclus dans un simulateur de circuit commercial. Une simulation transitoire entièrement couplée d'un oscillateur en anneau de 218 transistors a été effectuée. Ainsi, un retard de porte record de 1.65ps est démontré. À la connaissance des auteurs, c'est le résultat le plus rapide pour une technologie bipolaire. Le rendement thermique d'un amplificateur de puissance à 60GHz réalisé avec un réseau multi-transistor ou avec un transistor à plusieurs doigts est évalué. La performance électrique du transistor multidoigt est dégradée en raison de l'effet de couplage thermique important entre les doigts de l'émetteur. Un bon accord est constaté entre les mesures et les simulations des circuits en utilisant des modèles de transistors avec le réseau de couplage thermique. Enfin, les perspectives sur l'utilisation des résultats sont donnéesThe power generate by modern silicon germanium (SiGe) heterojunction bipolar transistors (HBTs) can produce large thermal gradients across the silicon substrate. The device opering temperature modifies model parameters and can significantly affect circuit operation. This work characterizes and models self-heating and thermal coupling in SiGe HBTs. The self-heating effect is evaluated with low frequency and pulsed measurements. A novel pulse measurement system is presented that allows isothermal DC and RF measurements with 100ns pulses. Electrothermal intra- and inter-device feedback is extensively studied and the impact on the performance of two analog circuits is evaluated. Novel test structures are designed and fabricated to measure thermal coupling between single transistors (inter-device) as well as between the emitter stripes of a multi-finger transistor (intra-device). Thermal coupling factors are extracted from measurements and from 3D thermal simulations. Thermally coupled simulations of a ring oscillator (RO) with 218 transistors and of a 60GHz power amplifier (PA) are carried out. Current mode logic (CML) ROs are designed and measured. Layout optimizations lead to record gate delay of 1.65ps. The thermal performance of a 60GHz power amplifier is compared when realized with a multi-transistor array (MTA) and with a multi-finger trasistor (MFT). Finally, perspectives of this work within a CAD based circuit design environment are discussed
18
Dutta, Bivas. "Energétique dans les dispositifs à un seul électron basés sur des îlots métalliques et des points quantiques." Thesis, Université Grenoble Alpes (ComUE), 2018. http://www.theses.fr/2018GREAY055/document.
Full textAbstract:
Aujourd'hui, nos appareils électroniques sont de plus en plus densément composés de composants nanoélectroniques. En conséquence, la dissipation de chaleur produite dans ces circuits augmente également énormément, provoquant une déperdition d’énergie considérable, en pure perte. Les effets thermoélectriques entrent en jeu ici car ils permettent d'utiliser cette chaleur perdue pour produire un travail utile. Par conséquent, l’étude du transport thermique et de l’effet thermoélectrique dans les nanostructures revêt une importance significative du point de vue scientifique et technologique.Dans cette thèse, nous présentons nos études expérimentales du transport thermique et thermoélectrique dans différents types de dispositifs à un seul électron, où le flux électronique peut être contrôlé au niveau de l'électron unique.Tout d’abord, nous montrons la mesure du transport de chaleur contrôlé par la grille dans un transistor à un seul électron (SET), agissant comme un commutateur thermique entre deux réservoirs. Nous déterminons la conductance thermique à l’aide d’un bilan thermique en régime permanent prenant en compte les différents chemins du flux de chaleur. La comparaison de la conductance thermique du SET avec sa conductance électrique indique une forte violation de la loi de Wiedemann-Franz.Deuxièmement, nous étendons l’étude du transport thermique dans les dispositifs à un seul électron dans le régime de boîte quantique, où, outre les interactions de Coulomb, il faut également prendre en compte les différents niveaux électroniques discrets. Nous discutons du bilan thermique entre deux réservoirs de chaleur couplés par un seul niveau de point quantique, et de la dissipation des électrons tunnel dans les contacts. Cela produit des formes de diamant de Coulomb dans la carte de température électronique de la source, en fonction de la polarisation et de la tension de grille.Enfin, nous présentons la mesure du transport thermoélectrique dans une jonction à boîte quantique unique, du régime de couplage faible au régime de couplage fort Kondo. Nos expériences introduisent une nouvelle façon de mesurer le pouvoir thermoélectrique en réalisant une condition de circuit ouvert quasi-parfaite. Le pouvoir thermoélectrique dans une boîte faiblement couplée montre le comportement e-périodique avec la charge induite par la grille, alors qu’il montre une période distincte de 2e en présence de corrélation Kondo. L’étude de la dépendance thermique révèle que la résonance de Kondo n’est pas toujours au niveau de Fermi, mais qu’elle peut être légèrement décalée, en accord avec les prédictions théoriques.Cette étude ouvre la porte à l’étude de transistors à une boîte quantique unique dont les propriétés thermodynamiques sont régies par les lois de thermodynamique quantiqueAt this age of technologically advanced world, the electronic devices are getting more and more densely packed with micro-electronic elements of nano-scale dimension. As a result the heat dissipation produced in these microelectronic-circuits is also increasing immensely, causing a huge amount of energy loss without any use. The textit{thermoelectric effects} come into play here as one can use this wasted heat to produce some useful work with the help of thermoelectric conversion. In order to achieve such a textit{heat engine} with a reasonably high efficiency, one needs to understand its thermal behavior at the basic level. Therefore, the study of thermal transport and thermoelectric effect in nano-structures has significant importance both from scientific and application point of view.In this thesis we present the experimental studies of thermal and thermoelectric transport in different kinds of single-electron devices, where the electronic flow can be controlled at the single electron level.First, we demonstrate the measurement of gate-controlled heat transport in a Single-Electron Transistor ($SET$), acting as a heat switch between two heat reservoirs. The measurement of temperature of the leads of the $SET$ allows us to determine its thermal conductance with the help of a steady state heat-balance among all possible paths of heat flow. The comparison of thermal conductance of the $SET$ with its electrical conductance indicates a strong violation of the Wiedemann-Franz (WF) law away from the charge degeneracy.Second, we extend the study of thermal transport in single-electron devices to the quantum limit, where in addition to the Coulomb interactions the quantum effects are also need to be taken into account, and therefore the individual discrete electronic levels take part in the transport process. We discuss the heat-balance between two heat reservoirs, coupled through a single Quantum-Dot ($QD$) level, and the dissipation of the tunneling electrons on the leads. This produces Coulomb-diamond shapes in the electronic-temperature map of the `source' lead, as a function of bias and gate voltage.Third, we present the measurement of thermoelectric transport in a single $QD$ junction, starting from the weak coupling regime to the strong coupling-Kondo regime. The experiments introduces a new way of measuring thermovoltage realizing a close to perfect open-circuit condition. The thermopower in a weakly coupled $QD$ shows an expected `$e$' periodic behavior with the gate-induced charge, while it shows a distinct `$2e$' periodic feature in the presence of Kondo spin-correlation. The temperature dependence study of the Kondo-correlated thermopower reveals the fact that the Kondo-resonance is not always pinned to the Fermi level of the leads but it can be slightly off, in agreement with the theoretical predictions.This study opens the door for accessing a single $QD$ junction to operate it as a $QD$-heat engine, where the thermodynamic properties of the device are governed by the laws of textit{quantum thermodynamics}
19
Yachou, Driss. "Etude des effets parasites électriques et thermiques intervenant dans le fonctionnement des transistors sur isolant (SOI)." Grenoble 1, 1994. http://www.theses.fr/1994GRE10035.
Full textAbstract:
L'objectif de cette these est d'etudier les phenomenes parasites intervenant dans le fonctionnement electrique des transistors soi. La specificite de ces derniers par rapport aux transistors sur substrat massif est la presence de l'oxyde enterre. Ce dernier apporte de nombreux avantages au fonctionnement des dispositifs, neanmoins, il constitue un obstacle a l'evacuation des courants de fuite et de la chaleur dissipee localement. Il en resulte un auto-echauffement des dispositifs. Dans le premier chapitre, nous avons presente les differentes filieres soi et leurs principales applications. Le deuxieme chapitre est consacre a l'etude du comportement des dispositifs soi en temperature. Les origines et les consequences de l'elevation de temperature locale sont detaillees dans la quatrieme partie. Nous donnons un modele thermique de l'auto-echauffement et une approche analytique pour l'extraction des parametres. L'impact de cet effet sur le fonctionnement electrique des futurs dispositifs a ete evaluee a partir du modele elabore. Enfin, compte tenu de la combinaison des effets thermiques et electriques dans le fonctionnement des transistors, nous avons consacre le quatrieme chapitre a decorreler ces phenomenes pour les modes de fonctionnement statique et dynamique
20
Mauersberg, Diane. "Rapid thermal processing of polysilicon emitter transistors /." Online version of thesis, 1994. http://hdl.handle.net/1850/11706.
Full text
21
Ling, Edmond Tiong Giam. "Rapid thermal processing for ULSI technology." Thesis, Queen's University Belfast, 1988. http://ethos.bl.uk/OrderDetails.do?uin=uk.bl.ethos.356942.
Full text
22
Korndörfer, Falk. "Zum thermischen Widerstand von Silicium-Germanium-Hetero-Bipolartransistoren." Doctoral thesis, Universitätsbibliothek Chemnitz, 2014. http://nbn-resolving.de/urn:nbn:de:bsz:ch1-qucosa-150269.
Full textAbstract:
Der thermische Widerstand ist eine wichtige Kenngröße von Silicium-Germanium-Hetero-Bipolartransistoren (SiGe-HBTs). Bisher kam es bei der quantitativen Bestimmung der thermischen Widerstände von SiGe-HBTs zu deutlichen Abweichungen zwischen Simulation und Messung. Der Unterschied zwischen Simulation und Messung betrug bei den untersuchten HBTs mehr als 30 Prozent. Diese Arbeit widmet sich der Aufklärung und Beseitigung der möglichen Ursachen hierfür. Zu diesem Zweck werden als erstes die Messmethoden analysiert. Es zeigt sich, dass die bisher verwendete Extraktionsmethode sensitiv auf den Early-Effekt (Basisweitenmodulation) reagiert. Im Rahmen der Untersuchungen wurde ein neues Extraktionsverfahren entwickelt. Die neue Extraktionsmethode ist unempfindlich gegenüber dem Early-Effekt. Mit Bauelementesimulationen wird erstmalig die Wirkung des Seebeck-Effektes (Thermospannungen) auf die elektrisch extrahierten thermischen Widerstände demonstriert. Der Seebeck-Effekt bewirkt, dass die elektrisch extrahierten thermischen Widerstände der untersuchten HBTs nahezu 10 Prozent kleiner als die erwarteten Werte sind. Dieser Effekt wurde bisher nicht beachtet und wird hier erstmals nachgewiesen. Weiterhin wird die Abhängigkeit des thermischen Widerstandes vom Arbeitspunkt untersucht. Dabei hat sich gezeigt, dass bis zu einer Basis-Emitter-Spannung von 0,91 Volt die geometrische Form des Wärme abgebenden Gebietes unabhängig vom Arbeitspunkt ist. Anhand von Messungen wird gezeigt, dass die Dotierung die spezifische Wärmeleitfähigkeit von Silicium reduziert. Die Abnahme wird für Dotierungen größer als 1*1019 cm‑3 deutlich sichtbar. Ist die Dotierung größer als 1*1020 cm‑3, beträgt die Abnahme der spezifischen Wärmeleitfähigkeit mehr als 75 Prozent. Mithilfe einer Simulatorkalibrierung wird die spezifische Wärmeleitfähigkeit als Funktion der Dotierung bestimmt. Die erhaltene Funktion kann künftig beim thermischen Entwurf von HBTs verwendet werden. Somit können zukünftig genauere Vorhersagen zum thermischen Widerstand der HBTs gemacht werden. Dies ermöglicht zuverlässigere Aussagen darüber, wie Änderungen des Transistordesigns zur Minimierung des thermischen Widerstandes beitragenThe thermal resistance is an important parameter of silicon-germanium heterojunction bipolar transistors (SiGe HBTs). Until now, the quantitative determination of the thermal resistance showed significant differences between measurements and simulations. The difference between simulation and measurement of the investigated HBTs was more than 30 percent. This thesis devotes the clarification and elimination of potential sources for it. For this purpose, the measurement methods are analyzed at first. It is shown, that the currently used extraction method is sensitive to the Early effect (basewidth modulation). A now extraction method was developed, which is not sensitive to the Early effect. For the first time, the influence of the Seebeck effect (thermoelectric voltages) on the electrically extracted thermal resistance is shown by device simulations. The Seebeck effect leads to a 10 percent lower extracted thermal resistances compared to the expected values of the investigated HBTs. This effect was not taken into account up to now and is demonstrated here for the first time. Furthermore, the dependence of the thermal resistance on the operating point was investigated. The results show that the shape of the heat source is independent of the operating point if the base emitter voltage is smaller than 0.91 volt. The thermal conductivity of silicon is decreased by increasing doping concentrations. This is shown by measurements. The reduction of the thermal conductivity is well observable for doping concentrations higher than 1*1019 cm‑3. For doping concentration higher than 1*1020 cm‑3 the reduction amounts to more than 75 percent. The thermal conductivity was determined as a function of the doping concentration with the aid of a simulator calibration. This function can be used in the future thermal design of HBTs. It facilitates the optimization of the HBTs with respect to a minimal thermal resistance
23
Wang, Yuchia. "Electrical and thermal analysis of gallium nitride HEMTs." Thesis, Monterey, Calif. : Naval Postgraduate School, 2009. http://edocs.nps.edu/npspubs/scholarly/theses/2009/Jun/09Jun%5FWang.pdf.
Full textAbstract:
Thesis (M.S. in Applied Physics)--Naval Postgraduate School, June 2009.Thesis Advisor(s): Weatherford, Todd R. "June 2009." Description based on title screen as viewed on July 14, 2009. Author(s) subject terms: gallium nitride, HEMT, high electron mobility transistor, Silvaco, ATLAS, modeling, transient, self-heating, pulse. Includes bibliographical references (p. 73-74). Also available in print.
24
Bryan, Charlotte. "Etude et développement de capteurs thermiques pour composants de puissance." Thesis, Université Grenoble Alpes, 2020. http://www.theses.fr/2020GRALI079.
Full textAbstract:
Depuis le début du siècle, la demande pour les composants de puissance a fortement augmenté. Ces composants sont principalement utilisés dans les circuits intégrés pour le marché de la communication, tel que celui des portables et des chargeurs, c’est-à-dire des applications nécessitant des fréquences de travail élevées de plusieurs GHz et pour des puissances allant jusqu’à 100 W. Pendant longtemps, ces dispositifs étaient réalisés à base de silicium, mais les limites de ce matériau pour ces composants ont été atteintes et de nouveaux matériaux ont émergé. Dans ce contexte, le nitrure de gallium (GaN) et le nitrure d'aluminium-gallium (AlGaN) ont été développés afin de créer de nouveaux dispositifs tels que les diodes de puissance et les transistors à mobilités électronique élevées (HEMTs). Ces HEMTs délivrent des puissances importantes, cependant, elles sont accompagnées d’une production de chaleur pouvant mener à la dégradation du câblage par fils et des boitiers. La gestion de la thermique dans ces dispositifs est donc une problématique majeure, tout comme dans la microélectronique de manière générale. Des diodes ainsi que des capteurs à base de matériaux thermistants, matériaux présentant des variations importantes de résistance en fonction de la température, sont généralement utilisés pour mesurer ces surchauffes. Cependant, ils nécessitent tous les deux des courants externes pour les faire fonctionner et prennent de la place supplémentaire dans les boitiers.Au cours de cette thèse, des capteurs thermoélectriques ont été développés. Ces capteurs sont basés sur l’effet Seebeck, effet qui convertit directement l’énergie thermique en énergie électrique. La tension de sortie des capteurs thermoélectriques est directement proportionnelle à la différence de température au sein du capteur et ils n’ont pas besoin d’énergie extérieure pour fonctionner. Ces capteurs permettent la lecture aussi bien d’une différence de température que d’un flux thermique. Il s’agit de la première réalisation de ce type de capteur dans les circuits de puissanceDeux types de capteurs ont été réalisés lors de la thèse : le premier est un capteur thermoélectrique « embarqué », il est fabriqué en même temps que le transistor HEMT, lui permettant d’être placé au plus proche de ce dernier pour une mesure en température plus précise. De plus, il est directement intégré dans la puce du transistor HEMT et ne prend donc pas de place supplémentaire dans le boitier. Cette intégration implique néanmoins qu’il doit suivre les règles de dimensionnement et de fabrication des transistors. Ce capteur utilise comme matériau actif le gaz d’électron 2DEG, qui est généré à l’interface de la couche d’AlGaN et de GaN pour le transport d’information électrique.Le deuxième type de capteur est un capteur thermoélectrique « autonome », il est fabriqué indépendamment du HEMT, il a donc moins de contrainte à respecter que les capteurs embarqués. Deux capteurs de ce type ont été fabriqués : un à base du 2DEG et l’autre à base de GaN dopé n. Suite à une étude approfondie effectuée au préalable sur les résistances de contacts et sur les propriétés thermoélectriques de ces deux matériaux, ces capteurs ont été réalisés pour délivrer des performances électriques les plus élevées.Les deux types de capteurs ont été testés pour différentes températures environnantes et sont tous fonctionnels. Dans les deux cas, différentes géométries ont été fabriquées afin de comparer cet effet sur la sensibilité des capteurs. Le capteur embarqué a également été testé lors du fonctionnement d’un transistor HEMT à côté duquel il a été disposé, ce qui constitue un cas réel de fonctionnement et d’utilisation de ces capteurs. Ces capteurs présentent des sensibilités pouvant aller jusqu’à 350 mV/K. De leur côté, les capteurs autonomes ont été caractérisés en utilisant des lignes chauffantes. Ils présentent des valeurs de sensibilité très élevées pouvant monter jusqu’à 14 V/KSince the start of the century, the demand for power components has risen sharply. Power components are used in integrated circuits for applications requiring high frequencies, of several GHz, and powers up to 100 W, mainly for mobile phones and chargers. Materials such as gallium nitride (GaN) and aluminium gallium nitride (AlGaN) have emerged in this field to create new power devices including power diodes and High Electron Mobility Transistors (HEMT), overcoming the limitations of silicon-based devices. HEMTs deliver high power and overheating can occur if they are not well managed, leading to the degradation of its cabling and packaging. Heat management in power circuits, as in electronic circuits in general, is a major issue. Diodes and sensors made from thermistant materials - materials with large variations in resistance as a function of temperature - are used to measure the HEMTs temperature, however, both of these require external currents to operate and use additional space in the device packaging.Thermoelectric sensors for power devices were therefore developed during this research; these sensors are based on the Seebeck effect, which directly converts heat into electrical energy. The output voltage of these thermoelectric sensors is directly proportional to the temperature difference along the sensor so no external energy is required. These sensors can measure a temperature difference and the heat flow can also be deduced. This work describes the first fabrication of such sensors.Two types of sensors were produced: the first is an on-chip sensor; it is fabricated at the same time as the HEMT transistor. This enables it to be placed as close as possible to the transistor for a more accurate temperature measurement. It is also directly integrated onto the HEMT chip so it does not take up additional space in the packaging, which implies that it must follow the same dimensioning and fabrication rules as the transistor. This sensor uses the 2D Electron Gas (2DEG) at the AlGaN and GaN’s interface for electrical transport.The second type of sensor is a stand-alone thermoelectric sensor designed to deliver higher electrical performance. It is fabricated independently, so has fewer constraints than the on-board sensors. Two stand-alone sensors were developed: one using the 2DEG and the other using an n-doped GaN. Their geometry was dimensioned using results from a study carried out beforehand on the contact resistances and on the thermoelectric properties of the two materials.Both types of sensors were tested and verified to be functional. Several geometries were fabricated for each type, and their sensitivities compared. The on-chip sensor was characterised while activating the adjacent transistor, which represents its intended function. The stand-alone sensors were characterised using metallic heat lines to their side. The measurements were taken at a number of different surrounding temperatures in each case. High sensitivities were obtained with these sensors: 350 mV / K for the on-board sensor and 14 V / K for the stand-alone sensor
25
Donmezer, Fatma. "Multiscale electro-thermal modeling of AlGaN/GaN heterostructure field effect transistors." Diss., Georgia Institute of Technology, 2013. http://hdl.handle.net/1853/53139.
Full textAbstract:
Understanding the magnitude of the temperature in AlGaN/GaN heterostructure fi eld e ffect transistors(HFETs) is a critical aspect of understanding their reliability and providing proper thermal management. At present, most models used to determine the temperature rise in these devices are based on continuum based heat conduction. However, in such devices, the heat generation region can be on the order of or smaller than the phonon mean free path of the heat carriers, and thus, such models may under predict the temperature. The aim of this work is towards building a multiscale thermal model that will allow for the prediction of heat transport from ballistic-diffusive phonon transport near the heat generation region and diffusive transport outside of this zone. First, a study was performed to determine the appropriate numerical solution to the phonon Boltzmann transport equation followed by its integration into a multiscale thermal scheme. The model, which utilizes a Discrete Ordinates Solver, was developed for both gray and non-gray phonon transport. The scheme was applied to the solution of speci fic test problems and then finally to the electrothermal modeling of AlGaN/GaN HFETs under various electrical bias conditions.
26
Kraśniewski, Jarosław. "Measurements of transient thermal characteristics of microwave transistors : PhD thesis summary." Rozprawa doktorska, [s.n.], 2009. http://dlibra.tu.koszalin.pl/Content/1196.
Full text
27
Kim, Samuel H. "Addressing thermal and environmental reliability in GaN based high electron mobility transistors." Thesis, Georgia Institute of Technology, 2014. http://hdl.handle.net/1853/52244.
Full textAbstract:
AlGaN/GaN high electron mobility transistors (HEMTs) have appeared as attractive candidates for high power, high frequency, and high temperature operation at microwave frequencies. In particular, these devices are being considered for use in the area of high RF power for microwave and millimeter wave communications transmitter applications at frequencies greater than 100 GHz and at temperatures greater than about 150 °C. However, there are concerns regarding the reliability of AlGaN/GaN HEMTs. First of all, thermal reliability is the chief concern since high channel temperatures significantly affect the lifetime of the devices. Therefore, it is necessary to find the solutions to decrease the temperature of AlGaN/GaN HEMTs. In this study, we explored the methods to reduce the channel temperature via high thermal conductivity diamond as substrates of GaN. Experimental verification of AlGaN/GaN HEMTs on diamond substrates was performed using micro-Raman spectroscopy, and investigation of the design space for devices was conducted using finite element analysis as well. In addition to the thermal impact on reliability, environmental effects can also play a role in device degradation. Using high density and pinhole free films deposited using atomic layer deposition, we also explore the use of ultra-thin barrier films for the protection of AlGaN/GaN HEMTs in high humidity and high temperature environments. The results show that it is possible to protect the devices from the effects of moisture under high negative gate bias stress testing, whereas devices, which were unprotected, failed under the same bias stress conditions. Thus, the use of the atomic layer deposition (ALD) coatings may provide added benefits in the protection and packaging of AlGaN/GaN HEMTs.
28
Mackay, Gary F. (Gary Francis) Carleton University Dissertation Engineering Electrical. "Emitter resistance and current gain in rapid thermal annealed polysilicon emitter transistors." Ottawa, 1991.
Find full text
29
Gregory, Hayden J. "Low thermal budget issues for Si/Siâ†1â†-â†xGeâ†x heterojunction bipolar transistors and selective epitaxial Si bipolar transistors." Thesis, University of Southampton, 1995. http://ethos.bl.uk/OrderDetails.do?uin=uk.bl.ethos.361660.
Full text
30
Garchery, Laurent. "Fabrication et étude des propriétés physiques des nanostructures Si/SiGe : application aux nouveaux dispositifs." Université Joseph Fourier (Grenoble), 1996. http://www.theses.fr/1996GRE10232.
Full textAbstract:
La technologie de la microelectronique silicium beneficie aujourd'hui d'investissements massifs et continus. Tout porte a croire que les excellentes proprietes du systeme si/sio#2 assureront la perennite du si pendant encore de nombreuses annees. Le developpement de nouveaux materiaux pouvant ameliorer les performances des dispositifs a base de si est donc encourage. En particulier, l'heterosysteme si/sige apparait comme le meilleur candidat pour le developpement d'une technologie a heterojonction a base de si. De tels materiaux doivent cependant etre compatibles avec les temperatures de recuit utilisees dans la technologie si. Les deux principaux dispositifs electroniques dans lesquels l'utilisation du sige est envisagee sont le transistor bipolaire et le transistor a effet de champ. Dans le cas du transistor a effet de champ, l'interet du sige est d'ameliorer les proprietes de transport parallele au plan des couches. Cette these est consacree a l'etude experimentale de ces proprietes ainsi qu'a l'analyse et a la comprehension du fonctionnement des heteronjonctions si/sige. Nous rappelons tout d'abord les proprietes de structure de bandes des heterosystemes contraints si/sige ainsi que la methode de mesure par effet hall que nous avons utilisee. Une etude de l'evolution thermique des proprietes de transport et de confinement de modulations de dopage si/sige de type p est ensuite presentee. Puis, nous analysons les proprietes de transport electronique des heterostructures si/sige elaborees sur un pseudo-substrat de sige relaxe. Le principe de fonctionnement specifique des dispositifs mos a canal enterre en sige est ensuite mis en evidence experimentalement. Nous constaterons finalement que les caracteristiques electriques des dispositifs mos a base de si peuvent etre ameliorees par l'introduction d'un canal enterre en sige
31
Oberdorf, Michael Craig. "Power losses and thermal modeling of a voltage source inverter." Thesis, Monterey, Calif. : Springfield, Va. : Naval Postgraduate School ; Available from National Technical Information Service, 2006. http://library.nps.navy.mil/uhtbin/hyperion/06Mar%5FOberdorf.pdf.
Full textAbstract:
Thesis (M.S. in Electrical Engineering)--Naval Postgraduate School, March 2006.Thesis Advisor(s): Alexander Julian. "March 2006." Includes bibliographical references (p. 103-104). Also available online.
32
Christensen, Adam Paul. "Thermal Transport in III-V Semiconductors and Devices." Thesis, Georgia Institute of Technology, 2006. http://hdl.handle.net/1853/14088.
Full textAbstract:
It is the objective of this work to focus on heat dissipation in gallium nitride based solid-state logic devices as well as optoelectronic devices, a major technical challenge. With a direct band gap that is tunable through alloying between 0.7-3.8 eV, this material provides an enabling technology for power generation, telecommunications, power electronics, and advanced lighting sources. Previously, advances in these areas were limited by the availability of high quality material and growth methods, resulting in high dislocation densities and impurities. Within the last 40 years improvements in epitaxial growth methods such as lateral epitaxial overgrowth (LEO), hydride vapor phase epitaxy (HVPE), molecular beam epitaxy (MBE), and metal organic chemical vapor deposition (MOCVD), has enabled electron mobilities greater than 1600 cm2V/s, with dislocation densities less than 109/cm2. Increases in device performance with improved materials have now been associated with an increase in power dissipation (>1kW/cm2) that is limiting further development.
In the following work thermophysical material of III-V semiconducting thin films and associated substrates are presented. Numerical modeling coupled with optical (micro-IR imaging and micro-Raman Spectroscopy) methods was utilized in order to study the heat carrier motion and the temperature distribution in an operating device. Results from temperature mapping experiments led to an analysis for design of next generation advancements in electronics packaging.
33
Schiz, Frank Jochen Wilhelm. "The effect of fluorine in low thermal budget polysilicon emitters for SiGe heterojunction bipolar transistors." Thesis, University of Southampton, 1999. http://ethos.bl.uk/OrderDetails.do?uin=uk.bl.ethos.287345.
Full text
34
Korndörfer, Falk. "Zum thermischen Widerstand von Silicium-Germanium-Hetero-Bipolartransistoren." Doctoral thesis, Universitätsverlag der Technischen Universität Chemnitz, 2013. https://monarch.qucosa.de/id/qucosa%3A20097.
Full textAbstract:
Der thermische Widerstand ist eine wichtige Kenngröße von Silicium-Germanium-Hetero-Bipolartransistoren (SiGe-HBTs). Bisher kam es bei der quantitativen Bestimmung der thermischen Widerstände von SiGe-HBTs zu deutlichen Abweichungen zwischen Simulation und Messung. Der Unterschied zwischen Simulation und Messung betrug bei den untersuchten HBTs mehr als 30 Prozent. Diese Arbeit widmet sich der Aufklärung und Beseitigung der möglichen Ursachen hierfür. Zu diesem Zweck werden als erstes die Messmethoden analysiert. Es zeigt sich, dass die bisher verwendete Extraktionsmethode sensitiv auf den Early-Effekt (Basisweitenmodulation) reagiert. Im Rahmen der Untersuchungen wurde ein neues Extraktionsverfahren entwickelt. Die neue Extraktionsmethode ist unempfindlich gegenüber dem Early-Effekt. Mit Bauelementesimulationen wird erstmalig die Wirkung des Seebeck-Effektes (Thermospannungen) auf die elektrisch extrahierten thermischen Widerstände demonstriert. Der Seebeck-Effekt bewirkt, dass die elektrisch extrahierten thermischen Widerstände der untersuchten HBTs nahezu 10 Prozent kleiner als die erwarteten Werte sind. Dieser Effekt wurde bisher nicht beachtet und wird hier erstmals nachgewiesen. Weiterhin wird die Abhängigkeit des thermischen Widerstandes vom Arbeitspunkt untersucht. Dabei hat sich gezeigt, dass bis zu einer Basis-Emitter-Spannung von 0,91 Volt die geometrische Form des Wärme abgebenden Gebietes unabhängig vom Arbeitspunkt ist. Anhand von Messungen wird gezeigt, dass die Dotierung die spezifische Wärmeleitfähigkeit von Silicium reduziert. Die Abnahme wird für Dotierungen größer als 1*1019 cm‑3 deutlich sichtbar. Ist die Dotierung größer als 1*1020 cm‑3, beträgt die Abnahme der spezifischen Wärmeleitfähigkeit mehr als 75 Prozent. Mithilfe einer Simulatorkalibrierung wird die spezifische Wärmeleitfähigkeit als Funktion der Dotierung bestimmt. Die erhaltene Funktion kann künftig beim thermischen Entwurf von HBTs verwendet werden. Somit können zukünftig genauere Vorhersagen zum thermischen Widerstand der HBTs gemacht werden. Dies ermöglicht zuverlässigere Aussagen darüber, wie Änderungen des Transistordesigns zur Minimierung des thermischen Widerstandes beitragen.The thermal resistance is an important parameter of silicon-germanium heterojunction bipolar transistors (SiGe HBTs). Until now, the quantitative determination of the thermal resistance showed significant differences between measurements and simulations. The difference between simulation and measurement of the investigated HBTs was more than 30 percent. This thesis devotes the clarification and elimination of potential sources for it. For this purpose, the measurement methods are analyzed at first. It is shown, that the currently used extraction method is sensitive to the Early effect (basewidth modulation). A now extraction method was developed, which is not sensitive to the Early effect. For the first time, the influence of the Seebeck effect (thermoelectric voltages) on the electrically extracted thermal resistance is shown by device simulations. The Seebeck effect leads to a 10 percent lower extracted thermal resistances compared to the expected values of the investigated HBTs. This effect was not taken into account up to now and is demonstrated here for the first time. Furthermore, the dependence of the thermal resistance on the operating point was investigated. The results show that the shape of the heat source is independent of the operating point if the base emitter voltage is smaller than 0.91 volt. The thermal conductivity of silicon is decreased by increasing doping concentrations. This is shown by measurements. The reduction of the thermal conductivity is well observable for doping concentrations higher than 1*1019 cm‑3. For doping concentration higher than 1*1020 cm‑3 the reduction amounts to more than 75 percent. The thermal conductivity was determined as a function of the doping concentration with the aid of a simulator calibration. This function can be used in the future thermal design of HBTs. It facilitates the optimization of the HBTs with respect to a minimal thermal resistance.
35
Christensen, Adam Paul. "Multiscale modeling of thermal transport in gallium nitride microelectronics." Diss., Atlanta, Ga. : Georgia Institute of Technology, 2009. http://hdl.handle.net/1853/31681.
Full textAbstract:
Thesis (Ph.D)--Mechanical Engineering, Georgia Institute of Technology, 2010.Committee Chair: Samuel Graham; Committee Member: Donald Dorsey; Committee Member: Douglas Yoder; Committee Member: Michael Leamy; Committee Member: Sankar Nair; Committee Member: Zhuomin Zhang. Part of the SMARTech Electronic Thesis and Dissertation Collection.
36
Pang, Jinbo. "Thermal deposition approaches for graphene growth over various substrates." Doctoral thesis, Saechsische Landesbibliothek- Staats- und Universitaetsbibliothek Dresden, 2017. http://nbn-resolving.de/urn:nbn:de:bsz:14-qucosa-220794.
Full textAbstract:
In the course of the PhD thesis large area homogeneous strictly monolayer graphene films were successfully synthesized with chemical vapor deposition over both Cu and Si (with surface oxide) substrates. These synthetic graphene films were characterized with thorough microscopic and spectrometric tools and also in terms of electrical device performance. Graphene growth with a simple chemo thermal route was also explored for understanding the growth mechanisms. The formation of homogeneous graphene film over Cu requires a clean substrate. For this reason, a study has been conducted to determine the extent to which various pre-treatments may be used to clean the substrate. Four type of pre-treatments on Cu substrates are investigated, including wiping with organic solvents, etching with ferric chloride solution, annealing in air for oxidation, and air annealing with post hydrogen reduction. Of all the pretreatments, air oxidation with post hydrogen annealing is found to be most efficient at cleaning surface contaminants and thus allowing for the formation of large area homogeneous strictly monolayer graphene film over Cu substrate. Chemical vapor deposition is the most generally used method for graphene mass production and integration. There is also interest in growing graphene directly from organic molecular adsorbents on a substrate. Few studies exist. These procedures require multiple step reactions, and the graphene quality is limited due to small grain sizes. Therefore, a significantly simple route has been demonstrated. This involves organic solvent molecules adsorbed on a Cu surface, which is then annealed in a hydrogen atmosphere in order to ensure direct formation of graphene on a clean Cu substrate. The influence of temperature, pressure and gas flow rate on the one-step chemo thermal synthesis route has been investigated systematically. The temperature-dependent study provides an insight into the growth kinetics, and supplies thermodynamic information such as the activation energy, Ea, for graphene synthesis from acetone, isopropanol and ethanol. Also, these studies highlight the role of hydrogen radicals for graphene formation. In addition, an improved understanding of the role of hydrogen is also provided in terms of graphene formation from adsorbed organic solvents (e.g., in comparison to conventional thermal chemical vapor deposition). Graphene synthesis with chemical vapor deposition directly over Si wafer with surface oxide (Si/SiOx ) has proven challenging in terms of large area and uniform layer number. The direct growth of graphene over Si/SiO x substrate becomes attractive because it is free of an undesirable transfer procedure, necessity for synthesis over metal substrate, which causes breakage, contamination and time consumption. To obtain homogeneous graphene growth, a local equilibrium chemical environment has been established with a facile confinement CVD approach, inwhich two Si wafers with their oxide faces in contact to form uniform monolayer graphene. A thorough examination of the material reveals it comprises facetted grains despite initially nucleating as round islands. Upon clustering these grains facet to minimize their energy, which leads to faceting in polygonal forms because the system tends to ideally form hexagons (the lowest energy form). This is much like the hexagonal cells in a beehive honeycomb which require the minimum wax. This process also results in a near minimal total grain boundary length per unit area. This fact, along with the high quality of the resultant graphene is reflected in its electrical performance which is highly comparable with graphene formed over other substrates, including Cu. In addition the graphene growth is self-terminating, which enables the wide parameter window for easy control. This chemical vapor deposition approach is easily scalable and will make graphene formation directly on Si wafers competitive against that from metal substrates which suffer from transfer. Moreover, this growth path shall be applicable for direct synthesis of other two dimensional materials and their Van der Waals hetero-structuresIm Zuge dieser Doktorarbeit wurden großflächige und homogene Graphen-Monolagen mittels chemischer Gasphasenabscheidung auf Kupfer- (Cu) und Silizium-(Si) Substraten erfolgreich synthetisiert. Solche monolagigen Graphenschichten wurden mithilfe mikroskopischer und spektrometrischer Methoden gründlich charakterisiert. Außerdem wurde der Wachstumsmechanismus von Graphen anhand eines chemo-thermischen Verfahrens untersucht. Die Bildung von homogenen Graphenschichten auf Cu erfordert eine sehr saubere Substratoberfläche, weshalb verschiedene Substratvorbehandlungen und dessen Einfluss auf die Substratoberfläche angestellt wurden. Vier Vorbehandlungsarten von Cu-Substraten wurden untersucht: Abwischen mit organischen Lösungsmitteln, Atzen mit Eisen-(III)-Chloridlösung, Wärmebehandlung an Luft zur Erzeugung von Cu-Oxiden und Wärmebehandlung an Luft mit anschließender Wasserstoffreduktion. Von diesen Vorbehandlungen ist die zuletzt genannte Methode für die anschließende Abscheidung einer großflächigen Graphen-Mono-lage am effektivsten. Die chemische Gasphasenabscheidung ist die am meisten verwendete Methode zur Massenproduktion von Graphen. Es besteht aber auch Interesse an alternativen Methoden, die Graphen direkt aus organischen, auf einem Substrat adsorbierten Molekülen, synthetisieren konnen. Jedoch gibt es derzeit nur wenige Studien zu derartigen alternativen Methoden. Solche Prozessrouten erfordern mehrstufige Reaktionen, welche wiederrum die Qualität der erzeugten Graphenschicht limitieren, da nur kleine Korngrößen erreicht werden konnen. Daher wurde in dieser Arbeit ein deutlich einfacherer Weg entwickelt. Es handelt sich dabei um ein Verfahren, bei dem auf einer Cu-Substratoberfläche adsorbierte, organische Lösungsmittelmoleküle in einer Wasserstoffatmosphäre geglüht werden, um eine direkte Bildung von Graphen auf einem sauberen Cu-Substrat zu gewahrleisten.Der Einfluss von Temperatur, Druck und Gasfluss auf diesen einstufigen chemothermischen Syntheseweg wurde systematisch untersucht. Die temperaturabhängigen Untersuchungen liefern einen Einblick in die Wachstumskinetik und thermodynamische Größen, wie zum Beispiel die Aktivierungsenergie Ea, für die Synthese von Graphen aus Aceton, Isopropanol oder Ethanol. Diese Studien untersuchen außerdem die Rolle von Wasserstoffradikalen auf die Graphensynthese. Weiterhin wurde ein verbessertes Verständnis der Rolle von Wasserstoff auf die Graphen-synthese aus adsorbierten, organischen Lösungsmitteln erlangt (beispielsweise im Vergleich zur konventionellen thermischen Gasphasenabscheidung). Die direkte Graphensynthese mittels chemischer Gasphasenabscheidung auf Si-Substraten mit einer Oxidschicht (Si/SiOx ) ist extrem anspruchsvoll in Bezug auf die großflächige und einheitliche Abscheidung (Lagenanzahl) von Graphen-Monolagen. Das direkte Wachstum von Graphen auf Si/SiOx -Substrat ist interessant, da es frei von unerwünschten Übertragungsverfahren ist und kein Metall-substrat erfordert, welche die erzeugten Graphenschichten brechen lassen können. Um ein homogenes Graphenwachstum zu erzielen wurde durch den Kontakt zweier Si-Wafer, mit ihren Oxidflachen zueinander zeigend, eine lokale Umgebung im chemischen Gleichgewicht erzeugt. Diese Konfiguration der Si-Wafer ist nötig, um eine einheitliche Graphen-Monolage bilden zu können. Eine gründliche Untersuchung des abgeschiedenen Materials zeigt, dass trotz der anfänglichen Keimbildung von runden Inseln facettierte Körner erzeugt werden. Aufgrund der Bestrebung der Graphenkörner ihre (Oberflächen-) Energie zu minimieren, wird eine Facettierung der Körner in polygonaler Form erzeugt, was darin begründet liegt, dass das System idealerweise eine Anordnung von hexagonal geformten Körnern erzeugen würde (niedrigster Energiezustand). Der Prozess ist vergleichbar mit der sechseckigen Zellstruktur einer Bienenstockwabe, welche ein Minimum an Wachs erfordert. Dieser Prozess führt auch zu einer nahezu minimalen Gesamtkorn-grenzlänge pro Flächeneinheit. Diese Tatsache zusammen mit der hohen Qualität der resultierenden Graphenschicht spiegelt sich auch in dessen elektrischer Leistungsfähigkeit wider, die in hohem Maße mit der auf anderen Substraten gebildeten Graphenschichten (inklusive Cu-Substrate) vergleichbar ist. Darüber hinaus ist das Graphenwachstum selbstabschliessend, wodurch ein großes Parameterfenster für eine einfache und kontrollierte Synthese eröffnet wird. Dieser Ansatz zur chemischen Gasphasenabscheidung von Graphen auf Si- Substraten ist leicht skalierbar und gegenüber der Abscheidung auf Metallsubstraten konkurrenzfähig, da keine Substratübertragung notig ist. Darüber hinaus ist dieser Prozess auch für die direkte Synthese anderer zweidimensionalen Materialien und deren Van-der-Waals-Heterostrukturen anwendbar
37
James, William Thomas. "Electro-thermal-mechanical modeling of GaN HFETs and MOSHFETs." Thesis, Georgia Institute of Technology, 2011. http://hdl.handle.net/1853/41212.
Full textAbstract:
High power Gallium Nitride (GaN) based field effect transistors are used in many high power applications from RADARs to communications. These devices dissipate a large amount of power and sustain high electric fields during operation. High power dissipation occurs in the form of heat generation through Joule heating which also results in localized hot spot formation that induces thermal stresses. In addition, because GaN is strongly piezoelectric, high electric fields result in large inverse piezoelectric stresses. Combined with residual stresses due to growth conditions, these effects are believed to lead to device degradation and reliability issues.
This work focuses on studying these effects in detail through modeling of Heterostructure Field Effect Transistors (HFETs) and metal oxide semiconductor hetero-structure field effect transistor (MOSHFETs) under various operational conditions. The goal is to develop a thorough understanding of device operation in order to better predict device failure and eventually aid in device design through modeling.
The first portion of this work covers the development of a continuum scale model which couples temperature and thermal stress to find peak temperatures and stresses in the device. The second portion of this work focuses on development of a micro-scale model which captures phonon-interactions at the device scale and can resolve local perturbations in phonon population due to electron-phonon interactions combined with ballistic transport. This portion also includes development of phonon relaxation times for GaN. The model provides a framework to understand the ballistic diffusive phonon transport near the hotspot in GaN transistors which leads to thermally related degradation in these devices.
38
Sasikumar, Anup. "Quantitative spectroscopy of reliability limiting traps in operational gallium nitride based transistors using thermal and optical methods." The Ohio State University, 2014. http://rave.ohiolink.edu/etdc/view?acc_num=osu1415298691.
Full text
39
Brocero, Guillaume. "Comparaison de méthodes de caractérisation thermique de transistors de puissance hyperfréquence de la filière nitrure de gallium." Thesis, Normandie, 2018. http://www.theses.fr/2018NORMC222/document.
Full textAbstract:
Les composants HEMTs (High Electron Mobility Transistors) à base d’AlGaN/GaN sont à ce jour les candidats les plus prometteurs pour des applications hyperfréquences de puissance, dû essentiellement à leur forte densité de porteurs et des mobilités électroniques élevées. Cependant, la température générée en condition réelle est un paramètre capital à mesurer, afin d’estimer précisément la fiabilité des composants et leur durée de vie. Pour ces raisons, nous avons comparé les méthodes de caractérisation thermique par thermoréflectance et par spectroscopie Raman car elles sont non destructives et avec une résolution spatiale submicronique. Ces techniques ont déjà prouvé leur faisabilité pour la caractérisation thermique des transistors, en modes de fonctionnement continu et pulsé. Nous comparons dans cette étude leurs adaptabilité et performance dans le cadre de la réalisation d’un banc d’essai thermique dédié. Ces méthodes sont reconnues pour ne caractériser que certaines catégories de matériaux : les métaux pour la thermoréflectance et les semiconducteurs pour la spectroscopie Raman, ce qui nous a conduit à l’éventualité de les combiner. Nous avons confronté des résultats obtenus par thermoréflectance à partir des équipements de deux fabricants commercialisant cette méthode, nous permettant ainsi de mettre en évidence des résultats originaux sur des aspects et inconvénients qui ne sont pas relayés dans la littérature. Avec la spectroscopie Raman, nous avons identifié les paramètres de métrologie qui permettent de réaliser un protocole de mesure thermique le plus répétable possible, et nous présentons également une technique innovante pour sonder les matériaux en surface, à l'aide du même équipement, et notamment les métauxAt the moment, AlGaN/GaN HEMTs (High Electron Mobility Transistors) are the most promising for high-power hyperfrequency applications, essentially due to their large carrier density and a high electronic mobility. However, the temperature generating during operational conditions is a crucial parameter to measure, in order to estimate the reliability and durability of components. For these reasons, we compared thermoreflectance and Raman spectroscopy, that are non-destructive and possessing a submicronic spatial resolution. These techniques have already proven their feasibility as thermal characterization methods in both continuous wave and pulsed operational modes. We compare here their adaptability and performance to the conception of a thermal test bench. These methods are known for characterizing specific types of material: metals for thermoreflectance and semiconductors for Raman spectroscopy, leading us to the eventuality to combine them. We compared several results measured by thermoreflectance method with equipment from two different manufacturers that commercialize this technology, so we could highlight some aspects and drawbacks that are note relayed in the literature. With Raman spectroscopy, we identified metrology parameters allowing to realize a thermal measurement setup as reproducible as possible, and we also present an innovative method to probe surface material, especially metals
40
Stevens, Lorin E. "Thermo-Piezo-Electro-Mechanical Simulation of AlGaN (Aluminum Gallium Nitride) / GaN (Gallium Nitride) High Electron Mobility Transistor." DigitalCommons@USU, 2013. http://digitalcommons.usu.edu/etd/1506.
Full textAbstract:
Due to the current public demand of faster, more powerful, and more reliable electronic devices, research is prolific these days in the area of high electron mobility transistor (HEMT) devices. This is because of their usefulness in RF (radio frequency) and microwave power amplifier applications including microwave vacuum tubes, cellular and personal communications services, and widespread broadband access. Although electrical transistor research has been ongoing since its inception in 1947, the transistor itself continues to evolve and improve much in part because of the many driven researchers and scientists throughout the world who are pushing the limits of what modern electronic devices can do. The purpose of the research outlined in this paper was to better understand the mechanical stresses and strains that are present in a hybrid AlGaN (Aluminum Gallium Nitride) / GaN (Gallium Nitride) HEMT, while under electrically-active conditions. One of the main issues currently being researched in these devices is their reliability, or their consistent ability to function properly, when subjected to high-power conditions. The researchers of this mechanical study have performed a static (i.e. frequency-independent) reliability analysis using powerful multiphysics computer modeling/simulation to get a better idea of what can cause failure in these devices. Because HEMT transistors are so small (micro/nano-sized), obtaining experimental measurements of stresses and strains during the active operation of these devices is extremely challenging. Physical mechanisms that cause stress/strain in these structures include thermo-structural phenomena due to mismatch in both coefficient of thermal expansion (CTE) and mechanical stiffness between different materials, as well as stress/strain caused by "piezoelectric" effects (i.e. mechanical deformation caused by an electric field, and conversely voltage induced by mechanical stress) in the AlGaN and GaN device portions (both piezoelectric materials). This piezoelectric effect can be triggered by voltage applied to the device's gate contact and the existence of an HEMT-unique "two-dimensional electron gas" (2DEG) at the GaN-AlGaN interface. COMSOL Multiphysics computer software has been utilized to create a finite element (i.e. piece-by-piece) simulation to visualize both temperature and stress/strain distributions that can occur in the device, by coupling together (i.e. solving simultaneously) the thermal, electrical, structural, and piezoelectric effects inherent in the device. The 2DEG has been modeled not with the typically-used self-consistent quantum physics analytical equations, rather as a combined localized heat source* (thermal) and surface charge density* (electrical) boundary condition. Critical values of stress/strain and their respective locations in the device have been identified. Failure locations have been estimated based on the critical values of stress and strain, and compared with reports in literature. The knowledge of the overall stress/strain distribution has assisted in determining the likely device failure mechanisms and possible mitigation approaches. The contribution and interaction of individual stress mechanisms including piezoelectric effects and thermal expansion caused by device self-heating (i.e. fast-moving electrons causing heat) have been quantified. * Values taken from results of experimental studies in literature
41
馬志堅 and Zhi-jian Ma. "Hot-carrier-induced instabilities in n-mosfet's with thermally nitrided oxide as gate dielectric." Thesis, The University of Hong Kong (Pokfulam, Hong Kong), 1992. http://hub.hku.hk/bib/B31232735.
Full text
42
Ma, Zhi-jian. "Hot-carrier-induced instabilities in n-mosfet's with thermally nitrided oxide as gate dielectric /." [Hong Kong : University of Hong Kong], 1992. http://sunzi.lib.hku.hk/hkuto/record.jsp?B13209723.
Full text
43
Dai, Wenhua. "Large signal electro-thermal LDMOSFET modeling and the thermal memory effects in RF power amplifiers." Connect to this title online, 2004. http://rave.ohiolink.edu/etdc/view?acc%5Fnum=osu1078935135.
Full textAbstract:
Thesis (Ph. D.)--Ohio State University, 2004.Title from first page of PDF file. Document formatted into pages; contains xix, 156 p.; also includes graphics (some col.). Includes bibliographical references (p. 152-156).
44
Lin, Chung-Han. "The Effects of Thermal, Strain, and Neutron Irradiation on Defect Formation in AlGaN/GaN High Electron Mobility Transistors and GaN Schottky Diodes." The Ohio State University, 2013. http://rave.ohiolink.edu/etdc/view?acc_num=osu1371466261.
Full text
45
Liu, Zhihong. "A study of thermally nitrided silicon dioxide thin films for metal-oxide-silicon VLSI techology /." [Hong Kong : University of Hong Kong], 1990. http://sunzi.lib.hku.hk/hkuto/record.jsp?B12718488.
Full text
46
Jones, Jason Patrick. "Electro-thermo-mechanical characterization of stress development in AlGaN/GaN HEMTs under RF operating conditions." Thesis, Georgia Institute of Technology, 2015. http://hdl.handle.net/1853/53528.
Full textAbstract:
Gallium nitride (GaN) based high electron mobility transistors (HEMTs) offer numerous benefits for both direct current (DC) and radio frequency (RF) power technology due to their combination of large band gap, high electrical breakdown field, high peak and saturation carrier velocity, and good stability at high temperatures. In particular, AlGaN/GaN heterostructures are of great interest because of the unique conduction channel that develops as a result of the spontaneous and piezoelectric polarization that occurs in these layers. This channel is a vertically confined plane of free carriers that is often called a 2 dimensional electron gas (or 2DEG). Although these devices have shown an improvement in performance over previous heterostructures, reliability issues are a concern because of the high temperatures and electric fields that develop during operation. Therefore, characterizing electrical and thermal profiles within AlGaN/GaN HEMTs is critical for understanding the various factors that contribute to device failures. Little research has been performed to model and characterize these devices under RF bias conditions, and is therefore of great interest. Under pulsed conditions, a single cycle consists of an “on-state” period where power is supplied to the device and self-heating occurs, followed by an “off-state” period where no power is supplied to the device and the device cools. The percentage of a single cycle in which the device is powered is called the duty cycle.
In this work, we present a coupled electro-thermo-mechanical finite-element model for describing the development of temperature, stress, and strain profiles within AlGaN/GaN HEMTs under DC and AC power conditions for various duty cycles. It is found that bias conditions including source-to-drain voltage, source-to-gate voltage, and pulsing frequency directly contribute to the electro-thermo-mechanical response of the device, which is known to effect device performance and reliability. The model is validated by comparing numerical simulations to experimental electrical curves (Ids-Vds) and experimental strain measurements performed using scanning joule expansion microscopy (SJEM). In addition, we show how the operating conditions (bias applied and AC duty cycle) impact the thermal profiles of the device and outline how the stress in the device changes through a pulsed cycle due to the changing thermal and electrical profiles. Qualitatively, the numerical model has good agreement across a broad range of bias conditions, further validating the model as a tool to better understand device performance and reliability.
47
Andrews, Joel. "Design of SiGe HBT power amplifiers for microwave radar applications." Diss., Atlanta, Ga. : Georgia Institute of Technology, 2009. http://hdl.handle.net/1853/28116.
Full textAbstract:
Thesis (M. S.)--Electrical and Computer Engineering, Georgia Institute of Technology, 2009.Committee Member: John Cressler; Committee Member: John Papapolymerou; Committee Member: Joy Laskar; Committee Member: Thomas Morley; Committee Member: William Hunt.
48
Irugulapati, Harista. "Fused Arenes-Based Molecular and Polymeric Materials for Organic Field Effect Transistors." TopSCHOLAR®, 2013. http://digitalcommons.wku.edu/theses/1255.
Full textAbstract:
In the past decade, tremendous progress has been made in organic field effecttransistors. Fused oligothiophenes and anthracene molecules are fascinatingmacromolecules having unique optoelectronic properties. These compounds are successfully employed as active components in optoelectronic devices including field effect transistors. Our goal is to design and synthesize conjugated molecular materials, which are highly functionalized through structural modifications in order to enhance their electronic, photonic, and morphological properties. The main desire is to synthesize novel organic fused-arenes having efficient charge carrier mobilities, as well as to optimize optical properties for organic field effect transistors (OFETs). Novel series of fused arene molecules of 9,10-di(thiophen-3-yl)anthracene (1), trans-2,5-(dianthracene-9- vinyl)thiophene (2), trans-5,5’-(dianthracene-9-yl)vinyl)- 2,2’-bithiophene (3), 5,5’-di(2 thiophene)-2,2’-bithiophene (4) , 9,10-(divinyl)anthracene core with 1- phenylcarboxypyrene (6) and polymers of poly(anthracene-co-bithiophene) (5) and poly(anthracene) (7) have been synthesized as promising materials for organic field effect transistors (OFETs). These compounds were confirmed and characterized by 1H-NMR, FT-IR, and elemental analysis. Their optical, thermal, and electronic properties were investigated using UV-Vis and photoluminescence spectroscopy, and thermogravimetric analysis respectively. Future studies will focus on evaluating OFETs performance of these material.
49
Kim, Daewoo. "Thermal characterization of dielectrically isolated bipolar junction transistor." 2008. http://hdl.handle.net/10106/1839.
Full text
50
HUNG, CHIH-CHIA, and 洪志嘉. "Thermal Model of GaN Radio-Frequency Power Transistor." Thesis, 2018. http://ndltd.ncl.edu.tw/handle/s8kmbf.
Full textAbstract:
碩士國立中正大學
電機工程研究所
106
This thesis discusses the transistor parameter extraction process which includes the extractions of parasitic resistance, parasitic inductance, the bias-dependences of current source parameters and capacitances. In order to include the packaged effects, the equivalent capacitances of bonding pads and the corresponding inductances of bonding wires are taken into considerations. A thermal simulation software is used to analyze the temperature variation caused by the operation of the transistor with different size of heatsink. The estimated thermal resistance between transistor and heat sink is 2.5 oC/W. In the target frequency band from 0.5 GHz to 6 GHz, the small-signal S-parameter verification over chip model shows that the magnitude error value is about 10% and the phase error is about 2 degrees. Whereas the gain error of large-signal load-pull analysis is 1 dB and the difference of calculated power-added-efficiency is within 5%. For the packaged device, the S-parameter magnitude difference between Cree model and CCU results is 1dB which is larger than the results for chip. For the large signal load-pull analysis, the gain difference is less than 1 dB and that of efficiency is less than 10%. Finally, the model effectiveness is verified by a Doherty power amplifier of the gain error between the simulation and measurement is about 2dB, and the PAE error is about 20%, which is better than the results by Cree model.