Academic literature on the topic 'Tests sur circuit'
Create a spot-on reference in APA, MLA, Chicago, Harvard, and other styles
Consult the lists of relevant articles, books, theses, conference reports, and other scholarly sources on the topic 'Tests sur circuit.'
Next to every source in the list of references, there is an 'Add to bibliography' button. Press on it, and we will generate automatically the bibliographic reference to the chosen work in the citation style you need: APA, MLA, Harvard, Chicago, Vancouver, etc.
You can also download the full text of the academic publication as pdf and read online its abstract whenever available in the metadata.
Journal articles on the topic "Tests sur circuit":
1
Denoyelle, Françoise, Isabelle Rouillon, Fiona Alvin, Marine Parodi, Vincent Couloigner, Natalie Loundon, and Noël Garabédian. "Le dépistage néonatal de la surdité." médecine/sciences 37, no. 5 (May 2021): 519–27. http://dx.doi.org/10.1051/medsci/2021064.
Abstract:
Le dépistage néonatal de la surdité doit être systématiquement proposé aux familles en maternité depuis l’arrêté du 23 avril 2012. La justification de ce dépistage repose sur une prévalence élevée de la surdité (autour de 1/1 000), l’existence de tests de dépistage fiables que sont les oto-émissions acoustiques et les potentiels évoqués auditifs automatisés, l’existence d’un retard important au diagnostic en l’absence de dépistage, et le bénéfice prouvé d’une prise en charge précoce. Le dépistage néonatal de la surdité permet également un bilan étiologique précoce. L’organisation actuelle de ce dépistage repose sur les Agences régionales de santé, qui s’appuient, selon les régions, sur les réseaux de périnatalité ou les centres régionaux de dépistage néonatal. La formation du personnel de maternité concerne le circuit du dépistage néonatal, l’utilisation des appareils et l’information aux familles. Le discours doit être standardisé : il s’agit de réaliser des tests d’audition, qui peuvent ne pas être concluants et sont alors répétés le lendemain ; si besoin, on revérifiera l’audition après la sortie de la maternité. En aucun cas, un diagnostic de surdité ne doit être évoqué en maternité. En cas de test anormal, une étape de re-test est prévue dans le premier mois après la naissance, avant d’adresser l’enfant dans un centre de diagnostic et de prise en charge de la surdité, où l’annonce diagnostique et la prise en charge sont multidisciplinaires. L’organisation régionale du dépistage néonatal de la surdité a conduit à une hétérogénéité des organisations et à l’absence de données nationales annuelles. Une enquête de 2015 (Santé publique France) a montré que plus de 94 % des nouveaux nés sont dépistés, avec un taux de surdité de 0,9 pour 1 000.
2
Lima, Luiz André da Silva, and Valéria Loureiro da Silva. "[Artigo retratado] Estudo da viabilidade técnica de implantação de aerogerador de pequeno porte de energia elétrica renovável no Estado de Alagoas." Revista Brasileira de Gestão Ambiental e Sustentabilidade 3, no. 6 (2016): 307–16. http://dx.doi.org/10.21438/rbgas.030605.
Abstract:
O presente trabalho descreve a análise dos parâmetros das características eficiência de faixa de regime de trabalho de um aerogerador de pequeno porte do modelo ISTA-BREEZE 500, de fabricação turca, eólico, que inicialmente gera entre 400 a 500 W e tensão de saída 24 v, peso 2,5 kg, na cor branca, velocidade de partida de 2,5 m/s. A partir destas informações foi desenvolvido um estudo de viabilidade técnica de um aerogerador de pequeno porte de energia elétrica. Os resultados obtidos foram realizados em uma bancada, na qual tiveram dados satisfatórios nos três testes apresentados. Foram realizados os teste de tensões de saída do aerogerador em circuito aberto, medição em curto-circuito e verificação de curva de potência. O laboratório do Centro de Formação Profissional Gustavo Paiva (CFP-GP), SENAI, Maceió-AL, Brasil, foi o local de teste. A bancada mostrou ser apropriada para estes tipos de testes, podendo ser utilizada para analisar a viabilidade técnica de implantação de aerogerador de pequeno porte de energia elétrica renovável.
3
Lin, Chien-Chun, and Chun-Yu Lin. "ESD Research of SCR Devices under Harsh Environments." Materials 16, no. 18 (September 13, 2023): 6182. http://dx.doi.org/10.3390/ma16186182.
Abstract:
In prior technology, system-level electrostatic discharge (ESD) tests under environment change conditions mainly focused on testing the effect of a high-temperature environment. i.e., the effect on internal circuits of heat generated outside. However, few studies have explored the effect of ambient relative humidity changes on integrated circuits (ICs). Therefore, this study will analyze the performance of various ESD protection components under high ambient temperature and high ambient relative humidity. The ESD protection devices are tested for the ESD robustness of the silicon-controlled rectifiers (SCR) under a harsh environment and the measurement results are discussed and verified in the CMOS process.
4
Yuan, Chao, Xiaosen Ding, Henxiang Cheng, Lei Zhu, and Yilei Li. "Research on Denoising of GIS Ultra-High Frequency Partial Discharge Signal Based on VMD Combined with S-G Filter." Journal of Physics: Conference Series 2661, no. 1 (December 1, 2023): 012006. http://dx.doi.org/10.1088/1742-6596/2661/1/012006.
Abstract:
Abstract Given the problem that it is easy to receive thermal noise interference from the electronic circuit and equipment circuit of the detection system in the current feature frequency detection of Gas Insulated Switchgear (GIS) equipment, this paper proposes an ultra-high frequency (UHF) signal noise reduction method based on variational mode decomposition (VMD) combined with Savitzky-Golay (S-G) filter and tests it through simulation. By using VMD combine with the S-G filter method, the signal-to-noise ratio (SNR) of signals can be effectively improved and the interference of white noise to signals can be reduced.
5
Muttaqin, Adharul, Zainul Abidin, Raden Arief Setyawan, and Itsna Az Zahra. "Development of advanced automated test equipment for digital system by using FPGA." Indonesian Journal of Electrical Engineering and Computer Science 15, no. 2 (August 1, 2019): 661. http://dx.doi.org/10.11591/ijeecs.v15.i2.pp661-670.
Abstract:
One of the fundamental devices in electronics, Integrated Circuit (IC), is usually applied in more complex devices. Before the IC is used, it has to pass some tests to guarantee that its function is in accordance with the specifications. Automated Test Equipment (ATE) is used to test many electronics devices, including ICs. Nowadays, with the rapid advance in electronics technology, the industry will need more advanced ATE to fulfill customers demand. One of the applicative solutions is improvement and integration of a standalone module in commercial ATE owned by the company. ASL 1000 Test System is one of the ATE that is still widely used in industry. ASL 1000 has one limitation in one of its module, Digital Driver and Detector (DDD). The limitation is how much vector pattern that can be saved in the memory. Based on the observation in DDD instrument, a standalone module that has similar specifications as DDD can be designed using Field Programmable Gate Array (FPGA) as its base component. In the standalone module plan, supporting circuits are used, these are interface circuit between FPGA and PC using RS-232 and ASIC as ATE drivers or comparators to connect FPGA and device under test (DUT). The result of the study shows that the designed module can receive and send 8-bit data at 19.200 baud rate. It can write and read 16-bit data from and to SDR SDRAM within 90 ns and 80 ns for one cycle. It can control DAC type AD5308 in standalone operation and DAC type AD5676 in daisy chain operation to generate specific voltage in specific channel. In behavioral simulation, main controller module has already worked in accordance with the desired specifications.
6
Gołębiowski, Marek, and Carsten Göbel. "Evaluation of the usability of the Canay’s equivalent circuit diagrams for the calculation of subsynchronous resonances." COMPEL - The international journal for computation and mathematics in electrical and electronic engineering 38, no. 4 (July 1, 2019): 1347–56. http://dx.doi.org/10.1108/compel-10-2018-0419.
Abstract:
Purpose In the shaft and end windings of large turbogenerators, unacceptably high mechanical stresses can occur as a result of subsynchronous resonances (SSRs) in the system network-generator-shaft. These stresses can cause severe damages. Subsynchronous resonances are characterized by the occurrence of currents and electromagnetic torques in the air gap of the generator with frequencies that are significantly below the synchronous frequency. When simulating the balancing processes in multi-machine networks, the generators are represented by Canay’s equivalent circuit diagrams. The parameters used here are determined from geometric dimensions of the generator, taking into account material properties, and verified by means of surge short-circuit tests in which the 50 and 100 Hz components are dominant. This paper aims to examine whether the parameters of the equivalent circuit diagram determined in this way reproduce correctly the dynamic behavior of a synchronous machine, even if the SSR occur. Design/methodology/approach The simulation program NETOMAC is used to simulate the SSRs for different parameters. The results of these simulations are then compared with those obtained by the finite difference (FD) method calculations. Findings The comparison of the waveforms calculated with NETOMAC and FELMEC for an SSR shows that the original equivalent circuit diagram parameters provide satisfactory results. An extension of Canay’s equivalent circuit diagram is not necessary. Optimization of the discussed parameters leads to a significant improvement in comparison to the calculation with the parameters from the generator data sheet. Originality/value The unresolved doubt has been proven, that the Parka generator model with the manufacturer’s parameters can also be used for subsynchronous studies of electromechanical resonances of systems. However, it was advisable to improve the simulation results by optimizing the generator parameters used in the calculations. By optimizing the parameters for the SSRs, the calculation of the occurring torques has been significantly improved.
7
Pałczyński, Cezary, and Paweł Olejnik. "An Experimental Electronic Board ADF339 for Analog and FPGA-Based Digital Filtration of Measurement Signals." Electronics 13, no. 4 (February 19, 2024): 805. http://dx.doi.org/10.3390/electronics13040805.
Abstract:
This work introduces and examines a new programmable electronic system, Board ADF339, designed for filtering analog measurement signals of low frequencies. The system operates in a mixed mode in collaboration with a digital controller implemented on the myRIO-1900 FPGA module. It enables the digital selection of the type and frequency settings of the UAF42 integrated circuit. In the technical implementation section, electronic filter and phase shifter circuit diagrams are presented, along with the digital counterpart of the analog filter. Tests of this system were conducted on signals generated using a function generator, which was followed by the filtration of signals occurring in real laboratory setups. A series of real responses from three different laboratory systems and a measurement system utilizing LabVIEW FPGA virtual instruments are demonstrated. After computing SNR indicators for noisy waveforms, the application scope and usability of the board are highlighted.
8
Almeida, Nayara Maria Santos de, Iago Magella Fernandes Costa Rossi e. Silva, Brunela Pereira da Silva, Fernando Cotting, Idalina Vieira Aoki, Tacia Costa Veloso, and Vera Rosa Capelossi. "Use of the hydrodistillation residue of the essential oil of pink pepper (Schinus terebinthifolius Raddi) in the corrosion protection of carbon steel in HCl medium." Research, Society and Development 11, no. 13 (October 11, 2022): e433111335797. http://dx.doi.org/10.33448/rsd-v11i13.35797.
Abstract:
Nessa pesquisa, foram avaliadas diferentes concentrações do pó do resíduo sólido da hidrodestilação da folha de pimenta rosa (PRHPPL), gerado na produção de seu óleo essencial, como inibidor para aço carbono em HCl 0,5 mol L-1. Esta avaliação foi realizada por meio de espectroscopia de impedância eletroquímica (EIS), polarização potenciodinâmica, técnica de varredura de eletrodo vibratório (SVET) e testes de perda de massa. Todos os testes mostraram que a maior concentração do inibidor (1,77 g L-1) apresentou melhor eficiência; do icorr, essa eficiência foi de 98%, do modelo de circuito equivalente Rct valor foi de 98% e pelo teste gravimétrico foi de 86%. Diferentes isotermas foram testadas a fim de entender melhor o processo de adsorção das moléculas inibidoras na superfície do metal e o melhor ajuste foi encontrado para a isoterma de Langmuir. A morfologia da superfície do aço também foi analisada por microscopia eletrônica de varredura (MEV). Este estudo revela que este resíduo obtido da produção de óleos essenciais pode ser utilizado como inibidor de corrosão em substituição aos inibidores sintéticos.
9
Zagatto, Alessandro Moura, Willian Eiji Miyagi, Raphael Luiz Sakugawa, and Marcelo Papoti. "Utilização da distância total percorrida no teste específico de hoff como preditor da velocidade de limiar anaeróbio no futebol." Revista Brasileira de Medicina do Esporte 19, no. 4 (August 2013): 267–70. http://dx.doi.org/10.1590/s1517-86922013000400008.
Abstract:
OBJETIVO: Verificar a utilização da distância total percorrida no teste de Hoff como preditor da intensidade de limiar anaeróbio em jovens futebolistas. MÉTODOS: Para isso, 10 jovens jogadores de futebol (idade de 17 ± 1 ano e massa corporal de 64,3 ± 2,1 kg) participaram do estudo. Os sujeitos foram submetidos aos testes de 12 minutos, lactato mínimo para estimar a velocidade de limiar anaeróbio (vLAn) e ao teste de Hoff específico para o de futebol. O objetivo no teste de Hoff foi percorrer a máxima distância possível em 10 minutos de exercício conduzindo a bola de futebol em um circuito composto por dribles, saltos e corridas em direções diversas. RESULTADOS: A distância total percorrida no teste de 12 minutos foi 2.673,2 ± 64,7 m, a vLAn 11,6 ± 0,3 km.h-1 e a distância percorrida no Hoff 1.458,7 ± 49,6 m. A distância total percorrida no teste de Hoff não foi significativamente correlacionada com a vLAn (r = -0,20; P < 0,05) e com a distância percorrida no teste de 12 minutos (r = -0,15; P < 0,05). No entanto, a vLAn e a velocidade correspondente a 90% da velocidade média no teste de 12 minutos (12,0 ± 0,3 km.h-1) não foram diferentes significativamente e foram significativamente correlacionadas (r = 0,65; P < 0,05). CONCLUSÃO: Assim, pode-se concluir que a distância total percorrida no teste de Hoff não pode ser utilizada para predição da velocidade de limiar anaeróbia em futebolistas.
10
FracalossI, Luiz Guilherme Vianna, Taunay de Oliveira Bragança, Murillo Cobe Vargas, and Oureste Elias Batista. "TRIP SOLIDÁRIO NO IEEE 34-NODE TEST FEEDER: UM ESTUDO DE CASO." Brazilian Journal of Development 7, no. 5 (June 23, 2021): 44179–86. http://dx.doi.org/10.34117/bjdv7n5-033.
Abstract:
A integração em massa de geração distribuída (GD) nos alimentadores de distribuição de energia elétrica pode ser reponsável por modificar o fluxo de potência, os níveis de tensão e corrente de curto circuito, e, consequentemente, afetar negativamente a atuação dos dispositivos de proteção como relés, religadores e chave fusível. Um dos problemas específicos causados devido a integração de geração distribuída diante faltas na rede é o trip solidário. Este fenômeno se caracteriza pela atuação indedivida da proteção de ramais laterais com presença de GD diante uma falta em um ponto do alimentador. Um dos métodos eficientes para estudar a ocorrência do trip solidário é atravez da modelagem e simulação computacional utilziando software de engenharia e os alimentadores de testes disponibilziados pelo Institute of Electrical and Electronic Engineers (IEEE). Desse modo, esta pesquisa visa estudar a ocorrência do trip solidário no alimentador IEEE 34 Node Test Feeder, através da modelagem e de simulações utilizando o software MATLAB® e sua biblioteca SimPowerSystems™.
Dissertations / Theses on the topic "Tests sur circuit":
1
Leclerc, Normand. "Conception d'une plateforme de tests de circuits d'intégration directe sur tranche." Mémoire, École de technologie supérieure, 2003. http://espace.etsmtl.ca/779/1/LECLERC_Normand.pdf.
Abstract:
L'intégration directe sur tranche est une technique de fabrication de puces électroniques pour laquelle une seule puce couvre la grande majorité de la surface d'une tranche. Cette technique présente un très grand potentiel d'intégration mais comporte des risques technologiques importants. Malgré ces risques, la compagnie Hyperchip croit qu'il serait possible d'améliorer son produit en utilisant une telle technologie.
Dans le cadre d'une coopération universitaire, Hyperchip a conçu un certain nombre de puces qui contiennent des structures de tests ainsi que des stratégies pour contourner les différents problèmes potentiels. Ces puces n'ont, jusqu'à présent, jamais été vérifiées. Dans le but de valider les idées implantées dans ces démonstrateurs, une carte de test est nécessaire. Cette carte doit être assez flexible pour permettre la vérification de tous les démonstrateurs présents et futurs.
Il existe plusieurs cartes sur le marché mais aucune d'entre elles ne satisfait l'exigence du nombre de ports demandés par la spécification préliminaire. La conception d'une carte dédiée est donc requise. Ce projet porte sur la conception de cette carte de test dédiée: Erinyes.
Les spécifications de deux démonstrateurs seront utilisées pour guider la conception: le démo 4 et le démo 5. Le démo 4 présente un mécanisme de tolérance aux défectuosités de fabrication des puces d'intégration directe sur tranche. Le démo 5 quant à lui, explore les problèmes liés à la diaphonie et à la température.
Étant donné le contexte particulier entourant ce projet, son étendue et ses contributions ont été limitées à la conception logique du matériel, à la programmation des circuits intégrés de type FPGA et à la planification des modifications nécessaires au système d'exploitation [mu]CLinux.
2
Feliachi, Abderrahmane. "Test basé sur la sémantique pour Circus." Phd thesis, Université Paris Sud - Paris XI, 2012. http://tel.archives-ouvertes.fr/tel-00821836.
Abstract:
Le travail présenté dans cette thèse est une contribution aux méthodes formelles de spécification et de vérification. Les spécifications formelles sont utilisées pour décrire un logiciel, ou plus généralement un système, d'une manière mathématique sans ambiguïté. Des techniques de vérification formelle sont définies sur la base de ces spécifications afin d'assurer l'exactitude d'un système donné. Cependant, les méthodes formelles ne sont souvent pas pratiques et facile à utiliser dans des systèmes réels. L'une des raisons est que de nombreux formalismes de spécification ne sont pas assez riches pour couvrir à la fois les exigences orientées données et orientées comportement. Certains langages de spécification ont été proposés pour couvrir ce genre d'exigences. Le langage Circus se distingue parmi ces langues par une syntaxe et une sémantique riche et complètement intégrées.L'objectif de cette thèse est de fournir un cadre formel pour la spécification et la vérification de systèmes complexes. Les spécifications sont écrites en Circus et la vérification est effectuée soit par des tests ou par des preuves de théorèmes. Des environnements similaires de spécification et de vérification ont déjà été proposés dans la littérature. Une spécificité de notre approche est de combiner des preuves de théorème avec la génération de test. En outre, la plupart des méthodes de génération de tests sont basés sur une caractérisation syntaxique des langages étudiés. Notre environnement est différent car il est basé sur la sémantique dénotationnelle et opérationnelle de Circus. L'assistant de preuves Isabelle/HOL constitue la plateforme formelle au-dessus de laquelle nous avons construit notre environnement de spécification et de vérification.La première contribution principale de notre travail est l'environnement formel de spécification et de preuve Isabelle/Circus, basé sur la sémantique dénotationnelle de Circus. Sur la base d'Isabelle/HOL nous avons fourni une intégration vérifiée d'UTP, la base de la sémantique de Circus. Cette intégration est utilisée pour formaliser la sémantique dénotationnelle du langage Circus. L'environnement Isabelle/Circus associe à cette sémantique des outils de parsing qui aident à écrire des spécifications Circus. Le support de preuve d'Isabelle/HOL peut être utilisé directement pour raisonner sur ces spécifications grâce à la représentation superficielle de la sémantique (shallow embedding). Nous présentons une application de l'environnement à des preuves de raffinement sur des processus Circus (impliquant à la fois des données et des aspects comportementaux).La deuxième contribution est l'environnement de test CirTA construit au-dessus d'Isabelle/Circus. Cet environnement fournit deux tactiques de génération de tests symboliques qui permettent la vérification de deux notions de raffinement: l'inclusion des traces et la réduction de blocages. L'environnement est basé sur une formalisation symbolique de la sémantique opérationnelle de Circus avec Isabelle/Circus. Plusieurs définitions symboliques et tactiques de génération de test sont définies dans le cadre de CirTA. L'infrastructure formelle permet de représenter explicitement les théories de test ainsi que les hypothèses de sélection de test. Des techniques de preuve et de calculs symboliques sont la base des tactiques de génération de test. L'environnement de génération de test a été utilisé dans une étude de cas pour tester un système existant de contrôle de message. Une spécification du système est écrite en Circus, et est utilisé pour générer des tests pour les deux relations de conformité définies pour Circus. Les tests sont ensuite compilés sous forme de méthodes de test JUnit qui sont ensuite exécutées sur une implémentation Java du système étudié.
3
Cembalo, Agostino. "Stratégie innovante d'optimisation de la traînée aérodynamique en temps réel pour l'amélioration de l'efficacité énergétique des voitures." Electronic Thesis or Diss., Chasseneuil-du-Poitou, Ecole nationale supérieure de mécanique et d'aérotechnique, 2024. http://www.theses.fr/2024ESMA0007.
Abstract:
La réduction des émissions de CO2 et de l’empreinte environnementale représente un défi majeur pour l’industrie automobile au XXIe siècle, avec environ 72% des émissions de gaz à effet de serre dans le secteur des transports européens attribuées au transport routier. Pour répondre à cette problématique, les constructeurs automobiles mettent de plus en plus l’accent sur la réduction de l'empreinte environnementale de leurs véhicules ainsi que sur la minimisation de la consommation d'énergie. Dans cette optique, l'aérodynamique des voitures joue un rôle crucial. Cette étude explore donc les défis et opportunités associés au contrôle en temps réel du sillage des véhicules en utilisant une commande prédictive avec une estimation récursive du modèle basée sur la méthode des sous-espaces (RSPC). Nous caractérisons tout d'abord le sillage d’une voiture en pleine échelle, à la fois en soufflerie et sur route. Les résultats soulignent l'importance des phénomènes à basse fréquence et des mouvements quasi-statiques du sillage. Ensuite, nous mettons en œuvre une méthodologie de contrôle visant à réguler les positions angulaires de volets rigides situés au culot des modèles étudiés afin de maintenir un état de pression imposé au culot. Parmi les résultats significatifs, nous notons que la loi de commande parvient à atteindre les objectifs définis dans des conditions variées, y compris face à des variations d'angle de dérapage et des perturbations de l'écoulement de soubassement grâce à l'utilisation d'une grille mobile placée en amont du véhicule. Les bénéfices observés en termes de traînée aérodynamique sont remarquables et dépendent du modèle étudié, tout en maintenant une consommation énergétique relativement faible. En effet, la consommation énergétique du système varie entre 0.35% et 0.6% de la puissance aérodynamique dissipée. En conclusion, cette étude ouvre de nouvelles perspectives pour le contrôle aérodynamique des véhicules, offrant des opportunités significatives de réduction de la consommation d'énergie et, par conséquent, des émissions de gaz à effet de serre. Elle essaye ainsi de contribuer à atténuer les effets du changement climatiqueThe reduction of CO2 emissions and environmental footprint represents a major challenge for the automotive industry in the 21st century, with approximately 72% of greenhouse gas emissions in the European transportation sector attributed to road transport. To address this issue, automotive manufacturers are increasingly focusing on reducing the environmental footprint of their vehicles and minimizing energy consumption. In this context, car aerodynamics plays a crucial role. This study therefore explores the challenges and opportunities associated with real-time control of vehicle’s wakes using a Predictive Control with Recursive model estimation based on a Subspace method (RSPC). We first characterize the wake of a full-scale vehicle, both in wind tunnel and on-road. The results highlight the importance of low-frequency phenomenons and quasi-static wake movements. Subsequently, we implement a control methodology aimed at regulating the angular positions of rigid flaps located at the base of the studied models to maintain a prescribed base pressure state. Among the significant results, we note that the control law succeeds in achieving defined objectives under varied conditions, including variations in yaw angle and disturbances in the underflow through the use of a movable grid placed upstream of the vehicle. The observed benefits in terms of aerodynamic drag are remarkable and model-dependent, while maintaining relatively low energy consumption. The latter varies between 0.35% and 0.6% of the dissipated aerodynamic power. In conclusion,this study opens new perspectives for vehicle aerodynamic control, offering significant opportunities for energy consumption reduction and, consequently, greenhouse gas emissions. It thus aim to mitigating the effects of climate change
4
Karam, Margot. "Génération de test de circuits intégrés fondée sur des modèles fonctionnels." Phd thesis, Grenoble INPG, 1991. http://tel.archives-ouvertes.fr/tel-00339935.
Abstract:
Cette thèse concerne l'utilisation de modèles fonctionnels dans le test de circuits intégrés complexes. Dans la première partie, des vecteurs de test sont générés pour les automates d'états finis a partir de leurs spécifications de synthèse. Un premier ensemble de vecteurs de test est calcule en parcourant tous les arcs du graphe de contrôle. Les valeurs d'entrées non spécifiées sur les transitions sont fixées afin d'accroitre la couverture. Il est montre que ce test a une excellente couverture par rapport a sa longueur. Les fautes résiduelles sont détectées par une methode de distinction sur les modèles machine juste machine fausse. La deuxième partie est consacrée au test hiérarchisé de circuits complexes. Les vecteurs de test locaux aux blocs sont justifies vers les entrées primaires et propages en avant vers les sorties primaires en utilisant des variables symboliques et des modèles fonctionnels pour les blocs traverses. Des techniques originale de propagation retardée permettent de restreindre le nombre d'échecs des propagations. Un prototype en prolog a été expérimenté
5
Karam, Margot Saucier Gabrièle Mossière Jacques Landrault Christian Courtois Bernard Costes Alain. "Génération de test de circuits intégrés fondée sur des modèles fonctionnels." S.l. : Université Grenoble 1, 2008. http://tel.archives-ouvertes.fr/tel-00339935.
6
Deobarro, Mikaël. "Etude de l'immunité des circuits intégrés face aux agressions électromagnétiques : proposition d'une méthode de prédiction des couplages des perturbations en mode conduit." Thesis, Toulouse, INSA, 2011. http://www.theses.fr/2011ISAT0002/document.
Abstract:
Avec les progrès technologiques réalisés au cours de ces dernières décennies, la complexité et les vitesses de fonctionnement des circuits intégrés ont beaucoup été augmentées. Bien que ces évolutions aient permis de diminuer les dimensions et les tensions d’alimentations des circuits, la compatibilité électromagnétique (CEM) des composants a fortement été dégradée. Identifiée comme étant un verrou technologique, la CEM est aujourd’hui l’une des principales causes de « re-design » des circuits car les problématiques liées aux mécanismes de génération et de couplage du bruit ne sont pas suffisamment étudiées lors de leur conception.Ce manuscrit présente donc une méthodologie visant à étudier la propagation du bruit à travers les circuits intégrés par mesures et par simulations. Afin d’améliorer nos connaissances sur la propagation d’interférences électromagnétiques (IEM) et les mécanismes de couplage à travers les circuits, nous avons conçu un véhicule de test développé dans la technologie SMOS8MV® 0,25 µm de Freescale Semiconductor. Dans ce circuit, plusieurs fonctions élémentaires telles qu’un bus d’E/S et des blocs numériques ont été implémentées. Des capteurs de tensions asynchrones ont également été intégrés sur différentes alimentations de la puce pour analyser la propagation des perturbations injectées sur les broches du composant (injection DPI) et sur les conducteurs permettant d’alimenter ce dernier (injection BCI). En outre, nous proposons différents outils pour faciliter la modélisation et les simulations d’immunité des circuits intégrés (extraction des modèles de PCB, approches de modélisation des systèmes d’injection, méthode innovante permettant de prédire et de corréler les niveaux de tension/ de puissance injectés lors de mesures d’immunité conduite, flot de modélisation). Chaque outil et méthode de modélisation proposés sont évalués sur différents cas test. Enfin, pour évaluer notre démarche de modélisation, nous l’appliquons sur un bloc numérique de notre véhicule de test et comparons les résultats de simulations aux différentes mesures internes et externes réalisées sur le circuitWith technological advances in recent decades, the complexity and operating speeds of integrated circuits have greatly increased. While these developments have reduced dimensions and supply voltages of circuits, electromagnetic compatibility (EMC) of components has been highly degraded. Identified as a technological lock, EMC is now one of the main causes of circuits re-designs because issues related to generating and coupling noise mechanisms are not sufficiently studied during their design. This manuscript introduces a methodology to study propagation of electromagnetic disturbances through integrated circuits by measurements and simulations. To improve our knowledge about propagation of electromagnetic interferences (EMI) and coupling mechanisms through integrated circuits, we designed a test vehicle developed in the SMOS8MV® 0.25µm technology from Freescale Semiconductor. In this circuit, several basic functions such as I/O bus and digital blocks have been implemented. Asynchronous on-chip voltage sensors have also been integrated on different supplies of the chip to analyze propagation of disturbances injected on supply pins and wires of the component (DPI and BCI injection). In addition, we propose various tools to facilitate modeling and simulations of Integrated Circuit’s immunity (PCB model extraction, injection systems modeling approaches, innovative method to predict and correlate levels of voltage / power injected during conducted immunity measurements, modeling flow). Each tool and modeling method proposed is evaluated on different test cases. To assess our modeling approach, we finally apply it on a digital block of our test vehicle and compare simulation results to various internal and external measurements performed on the circuit
7
Velazco, Raoul. "Test et diagnostic de circuits intégrés programmables : [thèse soutenue sur un ensemble de travaux]." Grenoble INPG, 1990. http://www.theses.fr/1990INPG0143.
Abstract:
Les circuits intégrés programmables, tels que microprocesseurs, microcontrôleurs et coprocesseurs, sont parmi les composants les plus complexes et se trouvent au coeur de la plupart d'applications de l'électronique digitale. Quelle que soit la nature de l'application (commerciale, industrielle, scientifique, militaire) à laquelle est destiné un composant, des contraintes de sûreté de fonctionnement et/ou économiques en exigent une très grande qualité. Des tests minutieux doivent donc être réalisés, pour garantir l'absence d'anomalies qui pourraient être introduites aux différentes étapes de la vie d'un tel composant (conception, production, utilisation). Parmi ces tests, les tests dits logiques (vérification de la fonction logique réalisée par le circuit) posent des problèmes critiques. L'objet du travail présenté ici a été d'apporter une solution globale au problème de test logique de circuits intégrés programmables sous la forme d'une méthode et d'un ensemble d'outils spécifiques : le générateur de programmes de test GAPT, les testeurs fonctionnels FUTE 8, TEMAC et FUTE 16. L'expérimentation sur divers circuits que ce soit en collaboration avec des concepteurs (validation de conception), des fabricants (aide à la localisation de défauts) ou des utilisateurs (test, diagnostic, qualification de circuits pour des environnements sévères) a permis de valider l'approche et les outils
8
Jacomino, Mireille. "Sur la théorie du test des circuits digitaux : mesures de la confiance." Grenoble INPG, 1989. http://tel.archives-ouvertes.fr/tel-00332734.
Abstract:
Dans ce mémoire 6 mesures sont formellement définies. Elles sont applicables à toute méthode de test. Des relations entre ces mesures sont démontrées et elles sont comparées par rapport à deux critères. La qualité de la mesure et sa difficulté d'estimation. Il apparait que l'une de ces mesures est la plus significative et qu'une autre mesure est la plus facile à calculer. Une nouvelle approche, intermédiaire entre ces deux mesures est alors introduite. Elle permet d'estimer de façon très précise la mesure la plus significative à l'aide de la plus facile a calculer que l'on applique a des sous-ensembles de fautes. Le cas ou la sortie du circuit sous test est compactée (analyse de signature) et la performance propre de l'observation du circuit sont également traités. La mesure de la confiance dans le test du microprocesseur à test (MTI) réalisé au Cnet/Cns en technologie CMOS, illustre les différents résultats obtenus. Quelques aspects nouveaux concernant le test des fautes de transistor colle ouvert dans un circuit CMOS sont également présentés
9
Jacomino, Mireille David René Courtois Bernard. "Sur la théorie du test des circuits digitaux mesures de la confiance /." S.l. : Université Grenoble 1, 2008. http://tel.archives-ouvertes.fr/tel-00332734.
10
Occello, Olivier. "Solutions non-intrusives, génériques et quasi-statiques pour le test et le calibrage de circuits intégrés en bande millimétrique." Electronic Thesis or Diss., Université Grenoble Alpes, 2024. http://www.theses.fr/2024GRALT005.
Abstract:
Depuis le début des années 2010, nous assistons à une augmentation des applications en bande millimétrique des systèmes sur puce (« System On Chip » - SoC). La croissance des fréquences de travail demande des innovations à différents niveaux, allant du développement de technologies plus performantes au test plus efficace, en passant par des enjeux de conception intégrée pour deux de ces besoins émergents sont regroupés autour de deux applications principales : les télécommunications et les véhicules autonomes. Dans cette thèse, nous présentons une méthode de test de circuits intégrés en bande millimétrique basée sur l’apprentissage automatique dont la complexité est drastiquement réduite. Cette méthode utilise des capteurs de variations de process qui sont de par leur conception non-intrusifs, génériques et quasi-statiques. Ces capteurs ont pour avantage de donner des informations sur les variations dues au process, des caractéristiques physiques des circuits, et non sur les performances de parties de ces circuits, ce qui rend la démarche plus générique. Les capteurs de variations de process de caractéristiques simples sont alors mesurables en quasi-statique, réduisant la complexité du test par rapport à un test fonctionnel. Enfin, ces capteurs sont généralement déjà présents sur le wafer, ils sont déjà intégrés et mesurés par le fondeur pour son monitorage de la technologie, ce qui réduit la complexité du test, et réduit les coûts silicium, de mesure des capteurs de variations de process et de conception.La méthode de test a été démontrée à l’aide de deux démonstrateurs intégrés sur la technologie STM BiCMOS 55 nm. Diverses pistes de conception de LNA, notamment sur les composants passifs, ont été explorées. La méthode proposée a été appliquée pour la prédictions des paramètres S et de la figure de bruit NF de deux LNAs à 25 et 27 GHz. Une étude de reproductibilité des mesurées a été réalisée, et a pu conforter nos conclusions. Nous avons donc pu prédire des paramètres S (Gain et Return Loss) et la figure de bruit (NF) d’un LNA en bande millimétrique, uniquement à partir de signatures de capteurs PT, mesurées automatiquement par le fondeur, à des fréquences de l’ordre du kilohertz. Une méthode de calibrage dérivée de la méthode de test a été également décrite. Pour sa démonstration, un LNA accordable a été conçu, utilisant une diode PIN comme capacité variable. Seule la première étape de la démonstration a pu être menée à bien, principalement en raison de l’ensemble de données à disposition de taille réduiteSince the early 2010s, we've been witnessing an increase in millimeter-band applications of System On Chip (SoC). The growth in working frequencies calls for innovations at various levels, ranging from the development of higher-performance technologies to more efficient testing, as well as integrated design issues for two of these emerging needs are grouped around two main applications: telecommunications and autonomous vehicles. In this thesis, we present a method for testing millimeter-band integrated circuits based on machine learning, with drastically reduced complexity. The method uses process variation sensors, which by design are non-intrusive, generic and quasi-static. The advantage of these sensors is that they provide information on process-related variations in the physical characteristics of circuits, rather than on the performance of parts of these circuits, making the approach more generic. Sensors for process variations of simple characteristics can then be measured quasi-statically, reducing the complexity of the test compared with a functional test. Finally, these sensors are generally already present on the wafer, and are already integrated and measured by the foundry for its technology monitoring, which reduces the complexity of the test, and reduces the silicon costs of measuring process variation sensors.The test method was demonstrated using two demonstrators integrated on 55 nm BiCMOS STM technology. Various avenues for LNA design were explored, particularly for passive components. The proposed method has been applied to predict the S-parameters and NF-noise figure of two LNAs at 25 and 27 GHz. A reproducibility study of the measurements was carried out, confirming our conclusions. We were thus able to predict the S parameters (Gain and Return Loss) and the noise figure (NF) of a millimeter-band LNA, based solely on PT sensor signatures, measured automatically by the foundry, at frequencies in the kilohertz range. A calibration method derived from the test method was also described. For its demonstration, a tunable LNA was designed, using a PIN diode as variable capacitor. Only the first stage of the demonstration was successfully completed, mainly due to the small data set available
Books on the topic "Tests sur circuit":
1
Usher, Phillip John. Exterranean. Fordham University Press, 2019. http://dx.doi.org/10.5422/fordham/9780823284221.001.0001.
Abstract:
Exterranean is a book about the extraction of stuff from the Earth, a process in which matter goes from being sub to exterranean. By opening up a rich archive of specifically nonmodern texts and images, this work offers a bracing riposte to several critical trends in ecological thought. Eschewing the self-congratulatory claims of posthumanism, instead engineering conceptual clashes between the materially situated homo of nonmodern humanism and the abstract and aggregated anthropos of the Anthropocene, arguing against the omnipresence of Earthrise-like globes in attempts to think at planetary scales, and shifting emphasis from emission to extraction, this book pleads for an alertness to the material and immaterial connections between the Earth from which we extract, the human and nonhuman agents of extraction, and the extracted matter with which we live daily. Divided into three sections (“Terra Global Circus,” “Welcome to Mineland,” and “Hiding in Exterranean Matter”), each of which approaches this entanglement from a different perspective, this book gives shape to a sense of the exterranean via readings of authors from France, Germany, Poland, and elsewhere as well as via discussion of mines, objects, engravings, and architecture. In dialogue with Michel Serres, the recent thought of Bruno Latour, and the interdisciplinary turn to the Environmental Humanities more generally, both historicist and speculative in approach, Exterranean lays the groundwork for a comparative ecocriticism that reaches across and untranslates theoretical affordances between periods and languages.
Book chapters on the topic "Tests sur circuit":
1
Ouadi, Abderrahmane, Abdelkader Zitouni, and Ahmed Maache. "Advanced Real-Time Tester for a Smart Power Grid." In Advances in Computer and Electrical Engineering, 309–21. IGI Global, 2021. http://dx.doi.org/10.4018/978-1-7998-4027-5.ch013.
Abstract:
The testing approach is facing many difficulties regarding the actual implementations in the modern smart power grids. One of these challenges is the testing of hardware devices such as protective relays, PMUs, and smart meters before its final deployment to the power grid. One way to overcome this is the real-time simulation of power grid. The hardware-under-test (HuT) is plugged to a real-time simulator via signal conditioning circuit (SCC). SCC is an interface circuit involving power amplifier and measurement sub-circuit between the real-time power grid simulator and the HuT. In this chapter, some advanced developed techniques and approaches will be presented.
2
Atanasov, Nikolay, Gabriela Atanasova, and Blagovest Atanasov. "Wearable Textile Antennas with High Body-Antenna Isolation: Design, Fabrication, and Characterization Aspects." In Modern Printed-Circuit Antennas. IntechOpen, 2020. http://dx.doi.org/10.5772/intechopen.91143.
Abstract:
This chapter provides a brief overview of the types of wearable antennas with high body-antenna isolation. The main parameters and characteristics of wearable antennas and their design requirements are discussed. Next, procedures (passive and active) to test the performance of wearable antennas are presented. The electromagnetic properties of the commercially available textiles used as antenna substrates are investigated and summarized here, followed by a more detailed examination of their effects on the performance of wearable antennas with high body-antenna isolation. A trade-off between substrate electromagnetic properties and resonant frequency, bandwidth, radiation efficiency, and maximum gain is presented. Finally, a case study is presented with detailed analyses and investigations of the low-profile all-textile wearable antennas with high body-antenna isolation and low SAR. Their interaction with a semisolid homogeneous human body phantom is discussed. The simulations and experimental results from different (in free-space and on-body) scenarios are presented.
3
OLIVEIRA, L., M. ARAUJO, H. ABREU, A. MATSUO, and W. C. S. S. SIMOES. "AUTOMAÇÃO E MONITORAMENTO DE ANOMALIAS EM LINHAS DE PRODUÇÃO POR IOT." In Ciência da Computação: avanços e tendências em pesquisa, 34–53. Editora Científica Digital, 2023. http://dx.doi.org/10.37885/231215358.
Abstract:
O conceito da indústria 4.0 está cada dia mais presente na vida das pessoas e nos trabalhadores da indústria, incluindo o setor logístico que incorpora os preceitos da logística 4.0. O objetivo deste trabalho é realizar um estudo aplicado ao desenvolvimento de uma esteira para uma maquete de um centro de distribuição. A maquete foi projetada para ser utilizada como uma ferramenta didática e de difusão do conhecimento no Centro Tecnológico da UFSC em Joinville e escolas da rede de ensino público de Joinville. Inicialmente criou-se o modelo da esteira utilizando o software Solidworks, estudou-se a tecnologia RFID, criou-se o protótipo em madeira. Em sequência desenvolveu-se o circuito eletrônico dos motores, a lógica de programação utilizada no arduino e realizado testes de funcionamento. Por fim, é realizada uma análise mostrando todo seu processo de montagem e funcionamento, incluindo assim, seus resultados.
4
Chakraborty, Amrita, Mohammad Al-Mamun, and Marius Orlowski. "Inertness and Other Properties of Thin Ruthenium Electrodes in ReRAM Applications." In Ruthenium - Materials Properties, Device Characterizations, and Advanced Applications [Working Title]. IntechOpen, 2023. http://dx.doi.org/10.5772/intechopen.110531.
Abstract:
Building nonvolatile memory such as resistive random access memory (ReRAM) directly into a CMOS backend (BEOL) would reduce latency in connectivity-constrained devices and reduce chip’s footprint by stacking non-volatile memory (NVM) on top of the logic circuits. This co-integration is facilitated by a broad commonality between ReRAM and BEOL as both rely on the same basic metal–insulator–metal (MIM) structure. One good candidate for a ReRAM cell is the Cu/TaOx/Pt device. As platinum (Pt) is not an economic choice, a BEOL-compatible replacement is desirable. A good candidate to replace Pt electrode is ruthenium (Ru), currently being used as a liner/diffusion barrier in sub-15 nm technology nodes and soon to supplant tungsten as via, and copper (Cu) as interconnect materials. We report on extensive characterization of a Cu/TaOx/Ru device and compare its performance and reliability with extant ReRAM devices. Against the background of well-characterized non-Ru ReRAM devices, Cu/TaOx/Ru cell constitutes a micro-laboratory for testing a wide range of Ru properties with the Cu nanofilament as a probe. Since the temperature of the cell can be controlled internally from 27°C to ∼1100°C, thin Ru layers can be subjected to much more comprehensive tests than it is possible in the interconnect MIM structures and reveal and confirm interesting material properties, including the impact of embedment.
5
Kim, Shanelle E. "‘Intermission!’: Reading Race in the Objects of Key & Peele ’s ‘Othello Tis My Shite’." In Variable Objects, 167–91. Edinburgh University Press, 2021. http://dx.doi.org/10.3366/edinburgh/9781474481397.003.0009.
Abstract:
The Key & Peele comedy sketch “Othello Tis My Shite” (2013) imagines two black men in early modern England reacting to a performance of Shakespeare’s drama. It depicts two black men responding to Shakespeare’s Othello outside the Globe Theatre during intermission in a format similar to their popular “Valets” sketches. The sketch presents complicated circuits of visual and verbal reference, alluding to Langston Hughes’ “Shakespeare in Harlem” and Shaft as well as As You Like It, Laurence Olivier’s Hamlet, and portraits of Sir Walter Raleigh. In “Alien Shakespeares 2.0,” This chapter uses “Othello ‘Tis My Shite” as a case study to test the limits of integrating OOO with critical race studies by treating each reference—verbal and visual—as an object according to Christy Desmet’s definition. It interrogates whether reading networks of reference with or without Shakespeare as an object in the sketch facilitates resistance to what Stuart Hall refers to as the binary code making race. It also questions if doing so requires refashioning the “alien” in “alien phenomenology,” which seeks to decenter the white male human, perhaps at the expense of reinforcing the marginalization of (O)thers. By evoking (O)ther voices with the Bard, “Othello Tis My Shite” interrogates whether artistic objects that cite Shakespeare can exist alongside—and even prior to—the Bard rather than derive from him.
Conference papers on the topic "Tests sur circuit":
1
Pinho, Gabriel Ammes, and Renato P. Ribas. "Método de Síntese Lógica Aproximada Dois-Níveis Baseado na Inserção e Remoção de Cubos." In Concurso de Teses e Dissertações. Sociedade Brasileira de Computação - SBC, 2022. http://dx.doi.org/10.5753/ctd.2022.222820.
Abstract:
Computação aproximada é um paradigma que reduz a complexidade de um sistema ao custo de reduzir a sua precisão. Circuitos digitais aproximados podem ser tratados em diferentes níveis de projeto, desde a sua definição algorítmica e arquitetural até a definição final no nível de transistores. A Síntese lógica aproximada (ALS) é uma das etapas de projeto que busca construir um circuito lógico que não seja logicamente equivalente a definição original mas consegue otimizações em desempenho, área e consumo. Este trabalho propõe um novo método de ALS dois-níveis baseado nas técnicas de inserção e remoção de cubos. Resultados experimentas mostram reduções significantes no número de literais e no tempo de execução comparados ao estado-da-arte. As soluções obtidas apresentam uma redução no número de literais de até 38%, 56% e 93% com frequência de erro de 1%, 3% e 5%.
2
Kane, Terence, Michael P. Tenney, John Bruley, and Steven Boettcher. "Defect Localization Technique for Logic Circuits in Sub 90nm SOI Microprocessors." In ISTFA 2006. ASM International, 2006. http://dx.doi.org/10.31399/asm.cp.istfa2006p0419.
Abstract:
Abstract The emergence of multiple core, high speed microprocessors in sub 90nm node technologies present challenges for defect localization, especially in SRAM logic circuits involving Array Built In Self Test (ABIST). Voltage sensitive, temperature sensitive and frequency sensitive soft defects in these ABIST logic circuits can spell the difference between pass and failure, especially for Silicon on Insulator (SOI) designs. High density SRAM arrays with ever shrinking critical dimensions in multiple core, high speed microprocessor designs dictate an increased number of ABIST logic circuits of complex hierarchical design. Scan chain diagnostics to pinpoint the failing scan latch logic circuit following ABIST testing frequently results in ever greater uncertainty; increased number of suspect circuits related to the failure. A case study analysis successfully applied to pinpointing a voltage sensitive logic circuit defect in a 90nm SOI design is described here, followed by root cause TEM analysis.
3
Correia, Reinaldo B., Alexandre G. Lages, Luci Pirmez, Lisandro Z. Granville, Elias P. Duarte Jr., Rossana M. C. Andrade, and José N. Souza. "Uma Estratégia para Rerroteamento Pró-Ativo em Redes Ópticas Utilizando uma Infra-Estrutura de Gerência P2P." In Workshop de Testes e Tolerância a Falhas. Sociedade Brasileira de Computação - SBC, 2006. http://dx.doi.org/10.5753/wtf.2006.23362.
Abstract:
Uma das ações que pode ser desencadeada diante de quebra de requisitos de QoS em redes ópticas baseadas em GMPLS é o rerroteamento de fluxos. Este trabalho apresenta a aplicação de uma estratégia de rerroteamento pró-ativo em redes ópticas baseado no uso de agentes atuando em circuitos virtuais redundantes, que pode ser pleno ou parcial dependendo do circuito virtual falho ser completamente ou parcialmente substituído por outro. Este esquema se insere em uma arquitetura de gerência de redes baseada em peers (GigaManP2P) que é responsável pela monitoração e disparo do processo. Uma avaliação levando aspectos estáticos e dinâmicos de redes reais comprova a efetividade da proposta.
4
Kang, Qinghua, and Altan M. Ferendeci. "Characterization of Vertical Interconnects in 3-D System in a Package." In ASME 2003 International Electronic Packaging Technical Conference and Exhibition. ASMEDC, 2003. http://dx.doi.org/10.1115/ipack2003-35247.
Abstract:
A novel RF MEMS integration technology was developed to achieve the three-dimensional integration of microwave and millimeter-wave components and sub-circuits with improved performance using multilayer vertical interconnects. This technology, which allows planar circuits to be monolithically stacked vertically in three dimensions (3D), provides one of the major initial steps in the realization of a “system in a package.” To process high-aspect-ratio via interconnects in 3D MMIC multilayer circuitry, combination of unique microelectronic and traditional MEMS microfabrication technologies were used. Based on these techniques, a set of test structures were successfully fabricated to facilitate the vertical interconnect characterization. Experimental results revealed that at microwave frequencies, e.g. X band (8–12 GHz), the vertical interconnect discontinuities contributed significantly to the insertion loss and the phase change. With the available advanced conductor loss models, lumped-element equivalent circuit models were derived from the via module measurements. Using quarter wavelength T-junction resonator structures, polyimide was also characterized for its microwave properties over a wide frequency range. Multilayer vertically interconnected transmission line circuits were monolithically processed and used to verify the derived electrical models.
5
Turnquist, Matthew J., Erkka Laulainen, Jani Makipaa, Hannu Tenhunen, and Lauri Koskinen. "Adaptive Sub-Threshold Test Circuit." In 2009 NASA/ESA Conference on Adaptive Hardware and Systems (AHS). IEEE, 2009. http://dx.doi.org/10.1109/ahs.2009.20.
6
Xue, Bing-Ze, Paul C. P. Chao, Bor-Shyh Lin, Chun-Yin Tsai, Tsung-Lin Chen, Hsin-Hao Liao, Hann-Huei Tsai, and Ying-Zong Juang. "A New Gas Bio-Sensor in the Structure of a Micro-Machined Clamped-Clamped Inertial Beam and its Readout Circuit." In ASME 2012 International Design Engineering Technical Conferences and Computers and Information in Engineering Conference. American Society of Mechanical Engineers, 2012. http://dx.doi.org/10.1115/detc2012-70719.
Abstract:
This study presents a novel gas bio-sensor in the form of a micro-machined resonator and its readout circuit. The resonator has the structure of a clamped-clamped beam with thermal actuation and piezo-resistive sensing that supports a plate capable of being attached with test gas molecules to detect gas concentration. The purpose of this study is to design and fabricate the micro-scaled inertial beam with its readout circuit in a system-on-chip package. The circuit includes a driver, a front-end converter, a feed-trough reduction unit, a square-wave converter and a phase detector. In the process of signal reading, the sensor is first driven by a DDS module and power amplifier, and then sense the vibrations by piezo-resistivity. The piezo-resistivity is detected by a Wheatstone bridge circuits. The carried signal of modulation is processed by a Wheatstone bridge circuits. An instrumentation amplifier adjusts the gain to the appropriate amplitude. The circuit with reduction on feed-through noise increases the SNR. Square wave conversion circuit and PFD process the signal and the driver reference signal to detect phase difference. The data of phase difference is counted into a microcontroller dsPIC4011 and then the data being transmitted to the computer by RS232 to a USB adapter. Finally, the whole circuit is implemented by using TSMC 0.35 2P4M process and one-step postprocessing.
7
Hashizume, Takeda, Yotsuyanagi, Tamesada, Miura, and Kinoshita. "A BIST circuit for I/sub DDQ/ tests." In Proceedings of the 7th International Conference on Properties and Applications of Dielectric Materials (Cat No 03CH37417) ATS-03. IEEE, 2003. http://dx.doi.org/10.1109/ats.2003.1250843.
8
Zangeneh, Mahmoud, and Ajay Joshi. "Sub-threshold logic circuit design using feedback equalization." In Design Automation and Test in Europe. New Jersey: IEEE Conference Publications, 2014. http://dx.doi.org/10.7873/date.2014.121.
9
Zangeneh, Mahmoud, and Ajay Joshi. "Sub-threshold logic circuit design using feedback equalization." In Design Automation and Test in Europe. New Jersey: IEEE Conference Publications, 2014. http://dx.doi.org/10.7873/date2014.121.
10
Goruganthu, Rama R., Shawn McBride, Mike Santana, and Mehrdad Mahanpour. "Microprobing on Sub-Micron Features on ICs Using an AFM Based Technique." In ISTFA 2002. ASM International, 2002. http://dx.doi.org/10.31399/asm.cp.istfa2002p0461.
Abstract:
Abstract Traditional microprobing on conventional wirebonded packages is difficult on sub-micron feature sizes. The problem becomes even more complex with flip-chip packaged devices as access to circuitry is limited because of the substrate silicon. We describe here an Atomic Force Microscope (AFM) based tool for microprobing that we term “nanoprobing” because of the feature sizes that can be probed with this tool. Three applications have been described here where voltage levels or waveforms are measured. These include probing on: A single metal-layer test chip that is wire-bonded to a 40-pin DIP package, a 3-layer CMOS circuit that is wire bonded to a 48 pin DIP package, and a 5-metal layer CMOS circuit that is flip chip packaged to a 321 pin PGA package.