Academic literature on the topic 'Testable conception'

Abstract“Parsimony” is a vague and divisive concept in political science. I identify three distinct but often conflated conceptions of parsimony. The aesthetic conception emphasizes a theory's elegance and clarity; the ontological conception, drawing upon the hard sciences, posits that the world is governed by simple fundamental laws. Neither applies in international relations theory or to social science more broadly. Instead, only the epistemological conception—abstracting from reality to highlight recurring patterns and build testable propositions—justifies parsimony. This view is not a naive simplification of the world but a self-conscious capitulation to its complexity. Though both critics and supporters of parsimony often do not distinguish among these three “visions,” doing so has important implications for how we think about evaluating theories.

While researches along the lines of Austrian, Buchanan, and Coase’s teachings are thriving recently, they are not united. We show that conceptions of entrepreneurship and transaction costs are generally ambiguous regarding important exchange relationships because they are limited to the consideration of one-sided individual choices only. It is argued in the paper that the completion of an exchange necessarily involves at least two individuals acting in the role of the entrepreneur. In addition, transaction costs are subjective and cannot be treated as production or transportation costs. The paper distinguishes the concept of production cost from that of transaction cost, which is necessarily associated with alternative exchange or organizational opportunities, and therefore expands Buchanan’s subjectivist conception of individual cost to that of interactive transaction cost. A new definition of transaction cost and its implications to a testable theory of the determination of institutions are presented in the paper. Thus, in contrast to the general impression that entrepreneurship cannot be taught and studied, we show how it can be possible under our synthesis of entrepreneurship, transaction costs, and subjectivist economics. An example is also given to demonstrate how entrepreneurship can be taught and learned under our proposed framework.

§1. Mathematics and the physical world. Genuine scientific knowledge cannot be certain, nor can it be justified a priori. Instead, it must be conjectured, and then tested by experiment, and this requires it to be expressed in a language appropriate for making precise, empirically testable predictions. That language is mathematics.This in turn constitutes a statement about what the physical world must be like if science, thus conceived, is to be possible. As Galileo put it, “the universe is written in the language of mathematics”. Galileo's introduction of mathematically formulated, testable theories into physics marked the transition from the Aristotelian conception of physics, resting on supposedly necessary a priori principles, to its modern status as a theoretical, conjectural and empirical science. Instead of seeking an infallible universal mathematical design, Galilean science usesmathematics to express quantitative descriptions of an objective physical reality. Thus mathematics became the language in which we express our knowledge of the physical world — a language that is not only extraordinarily powerful and precise, but also effective in practice. Eugene Wigner referred to “the unreasonable effectiveness of mathematics in the physical sciences”. But is this effectiveness really unreasonable or miraculous?Numbers, sets, groups and algebras have an autonomous reality quite independent of what the laws of physics decree, and the properties of these mathematical structures can be just as objective as Plato believed they were (and as Roger Penrose now advocates).

So-called ‘general theory’, or ‘systems theory’, is now nearly friendless among political scientists. The charm it once held as an ordering framework for empirical research has given way to that of the economic models of the rational choice school. While the successor paradigm was self-consciously reacting against the ‘over-socialized’ conception of man underlying systems theory and political sociology in general, much of its broader appeal was founded on similar claims: the promise of a testable, empirical theory, and an aspiration to complete generality. Perhaps these two goals will turn out to be irreconcilable; there is some plausibility in the view that, in practical affairs anyway, the idea of a general empirical theory is a contradiction in terms. In this article, however, I wish to examine a problem for systems theory which is not due to this tension, one which has gone unnoticed, and which has survived the decline and fall of the research programme.

Dunbar (M. J. Dunbar. 1980. Can. J. Zool. 58: 123–128) argues that both the principle of parsimony and testability of scientific hypotheses are unnecessary and even on occasion undesirable features of scientific investigation. These conclusions are based on examination of selected events in the history of science, major innovations, or discoveries which Dunbar argues might never have happened had the investigators responsible for them been constrained by considerations of parsimony and testability. It is argued here that (1) Dunbar has confused the initial conception of an idea or a hypothesis with the problem of choosing between available competing hypotheses: the latter is a problem proper to the logical analysis of scientific procedure, and presupposes hypotheses to begin with, whereas the former is a problem for the psychology of science; and (2) Dunbar has misunderstood the meaning of the term "testability," and has confused it with the meaning of the phrase "testable at time tn."

Complex life cycles have evolved independently numerous times in marine animals as well as in disparate algae. Such life histories typically involve a dispersive immature stage followed by settlement and metamorphosis to an adult stage on the sea floor. One commonality among animals exhibiting transitions of this type is that their larvae pass through a ‘precompetent’ period in which they do not respond to localized settlement cues, before entering a ‘competent’ period, during which cues can induce settlement. Despite the widespread existence of these two phases, relatively little is known about how larvae transition between them. Moreover, recent studies have blurred the distinction between the phases by demonstrating that fluid turbulence can spark precocious activation of competence. Here, we further investigate this phenomenon by exploring how larval interactions with turbulence change across ontogeny, focusing on offspring of the sand dollar Dendraster excentricus (Eschscholtz). Our data indicate that larvae exhibit increased responsiveness to turbulence as they get older. We also demonstrate a likely cost to precocious competence: the resulting juveniles are smaller. Based upon these findings, we outline a new, testable conception of competence that has the potential to reshape our understanding of larval dispersal and connectivity among marine populations.

A form of context-appropriate verificationism is proposed that distinguishes between scientific theories as evolving systems of ideas and operationally-specified, testable formal-empirical models. Theories undergo three stages (modes): a formative, exploratory, heuristic phase of theory conception, a developmental phase of theory-pruning and refinement, and a mature, rigorous phase of testing specific, explicit models. The first phase depends on Feyerabendian open possibility, the second on theoretical plausibility and internal coherence, and the third on testability (falsifiability, predictive efficacy). Multiple perspectives produce variety necessary for theory formation, whereas explicit agreement on evaluative criteria is essential for testing. Hertzian observer-mechanics of empirical-deductive scientific models are outlined that use semiotic operations of measurement/evaluation, computation, and physical action/construction. If models can be fully operationalized, then they can be intersubjectively verified (tested) irrespective of metaphysical, theoretical, value-, or culture-based disagreements. Verificationism can be expanded beyond simple predictive efficacy to incorporate testing for pragmatic, functional efficacy in engineering, medicine, and design contexts. Such a more open, pragmatist, operationalist, epistemically-constructivist perspective is suggested in which verification is contingent on the type of assertion (e.g., heuristic, analytic, empirical, pragmatic), its intended purpose, degree and reliability of model-based evidence, and existence of alternate, competing predictive models. Suggestions for epistemological hygiene amidst the world-wide pandemic of misinformation and propaganda are offered.

According to the traditional requirement, formulated by William Whewell in his account of the “consilience of inductions” in 1840, a scientific hypothesis should have unifying power in the sense that it explains and predicts several mutually independent phenomena. Variants of this notion of consilience or unification include deductive, inductive, and approximate systematization. Inference from surprising phenomena to their theoretical explanations was called abduction by Charles Peirce. As a unifying theory is independently testable by new kinds of phenomena, it should also receive confirmation from its empirical success. The study of the prospects of probabilistic Bayesianism to motivate this kind of criterion for abductive confirmation is shown to lead to two quite distinct conceptions of unification.

ABSTRACTThis paper rises as research problem of the relationship between epistemology and education of technology. We present three objectives: a) construction of a proposed epistemology of technology, b) identification of the conceptions of technology has a group of engineering students, through a survey, and c) the approach of a model for teaching-learning technology. The findings determine: a) an epistemological model for technology from the paradigm of complexity, b) that conceptions of mainly students take science as true knowledge, theoretical and empirical testable, with an application or production of devices called technology, so that the technology lacks knowledge and methods, and c) the didactic model that responds to the complex epistemology of technology is the focus of relations between Science-Technology-Society-EnvironmenT.RESUMENEl presente artículo plantea como problema de investigación la relación que existe entre epistemología y didácti-ca de la tecnología. Se presentan tres objetivos: a) la construcción de una propuesta de epistemología de la tecnología, b) la identificación de las concepciones que sobre tecnología tiene un grupo de estudiantes de ingenierías, a través de una encues-ta, y c) el planteamiento de un modelo para la enseñanza-aprendizaje de la tecnología. Las conclusiones determinan: a) la necesidad de un modelo epistemológico para la tecnología desde la complejidad, b) que las concepciones de los estudiantes principalmente asumen a la ciencia como un saber verdadero, teórico y contrastable empíricamente, con una aplicación o producción de artefactos llamados tecnología, por lo que la tecnología carece de saber y de métodos, y c) que el modelo didáctico que responde a la epistemología compleja de la tecnología es el enfoque de relaciones entre Ciencia-Tecnología-Sociedad-Ambiente.

Because of its high prevalence and implications for quality of life and possibly even disease progression, depression has been intensively studied in multiple sclerosis (MS) over the past 25 years. Despite the publication of numerous excellent empirical research papers on this topic during that time, the publication of theoretical work that attempts to explain depression in a comprehensive way is scarce. In this study, we present a theoretical model that attempts to integrate existing work on depression in MS and provide testable hypotheses for future work. The model suggests that risk for depression begins with the onset of MS. MS results in disease-related changes such as increased lesion burden/brain atrophy and immunological anomalies that are associated with depression in MS, but explain only a relatively limited proportion of the variance. Common sequelae of MS including fatigue, physical disability, cognitive dysfunction, and pain, have all been shown to have an inconsistent or relatively weak relationship to depression in the literature. In the model, we propose that four variables—social support, coping, conceptions of the self and illness, and stress—may moderate the relationship between the above common MS sequelae with depression and help to explain inconsistencies in the literature. (JINS, 2008, 14, 691–724.)

Les technologies actuelles permettent la mise sur le marche de circuits complexes comprenant plusieurs millions de transistors. Des outils generent directement l'architecture d'un circuit a partir d'une description comportementale de celui-ci. La description initiale du circuit est, quant a elle, base sur un langage proche des langages de programmation informatique. Apres plusieurs etapes d'optimisations et de simplifications, une description plus proche de la realite physique est generee : la description de bas niveau. Le composant doit enfin suivre un processus de fabrication avant de pouvoir etre mis sur le marche. Il est ensuite important de trier les circuits correctes des circuits comportant des defauts : c'est l'etape de test. Par contre, la fonction realisee par les circuits actuels est si complexe qu'il faudrait plusieurs millier d'annees pour la tester de facon exhaustive. On utilise donc un modele de faute afin de generer un jeu de test a partir d'une description du circuit. La testabilite d'un circuit peut etre definie comme etant la facilite a generer un jeu de test qui couvre efficacement le modele de faute considere. A l'heure actuelle, la generation des tests et l'amelioration de la testabilite d'un circuit se font sur des descriptions de bas niveau de ce dernier. Dans ce memoire, nous proposons une nouvelle methode, basee sur la technique de scan, qui permette d'ameliorer la testabilite d'un circuit a partir de sa description comportementale. Utiliser un tel niveau de description permet d'obtenir une methode qui soit plus generique et qui prenne en compte les aspects de testabilite plus tot dans le processus de conception. Cette methode est completee par une technique de scan partiel applicable elle aussi a partir d'une description comportementale. La methode presentee a ete appliquee a des circuits de communication utilises dans les reseaux haut debit ainsi qu'a des circuits de reference pour l'evaluation des outils de test. Sa mise en uvre sur de tels circuits donne de bons resultats par rapport aux techniques actuelles qui traitent la testabilite a partir de descriptions de bas niveau.

Cette thèse concerne l'étude de la testabilité des conceptions flot de données des systèmes réactifs développés à l'aide de deux environ développement SCADE et SIMULINK. La testabilité, utilisée pour estimer de manière prédictive la facilité à tester un système, est évaluée par deux mesures : la contrôlabilité et l'observabilité. Nous utilisons la technologie SATAN basée sur la théorie de l'information pour modéliser le transfert d'information dans le système. Les mesures de testabilité sont calculées à partir de la perte d'information dans le schéma d'opérateurs, où chacun des opérateurs contribuent à cette perte d'information. La perte d'information d'un opérateur est calculée soit exhaustivement sur la base de la "table de vérité" de la fonction de l'opérateur, soit de manière statistique via les résultats de simulation de l'opérateur. Notre approche a été intégrée dans un outil permettant une analyse automatique de testabilité
This work concerns the testability analysis of data-flow designs of reactive systems developed by using two development environments SCADE and SIMULINK. The testability, which is used to estimate the facility to test a system, is a combination of two measures : controllability an observability. We use the SATAN technology, which is based on the information theory, to model the transfer of information in the system. The testability measures are computed from the loss of information in the system, where each operator contributes to this loss. The loss of information of an operator can be evaluatedeither exhaustively by basing on the "truth table" of the function of the operator, or statistically by basing on the simulation results of the operator. Our approach is integrated in a tool allowing an automatic analysis of testability of graphical data-flow designs of reactive systems

Le test de logiciel apparaît aujourd'hui comme le moyen principal pour la validation du fonctionnement d'un programme. Les travaux présentés au cours de cette thèse s'articulent autour de trois contributions qui se concentrent sur certaines spécificités de la programmation et de la conception orientée objet pour l'étude de solutions particulières pour le test d'un composant. La qualité des cas de test étant un facteur important pour une validation efficace, le premier point concerne l'étude d'algorithmes évolutionnistes pour la génération automatique de cas de test pour un composant. Nous nous intéressons ensuite à l'impact de la conception par contrat sur deux aspects du test d'un assemblage de composants : la détection et la localisation d'erreur. Enfin, certaines configurations sont identifiées sur un diagramme de classes, comme difficiles à tester, et des solutions sont proposées pour résoudre ces problèmes dés la conception et éviter ainsi d'implanter un programme peu testable.

Le travail de cette thèse est à l'interface des dom aines de la recherche opérationnelle et de la micro -électronique. Il traite de l'utilisation des techniques d'optimisation combinatoire pour la DFT (Design For Test) des Circuits Intégrés (CI). Avec la croissance rapide et la complexité des CI actuels, la qualité ainsi que le coût du test sont devenus des paramètres importants dans l'industrie des semi-conducteurs. Afin de s'assurer du bon fonctionnement du CI, l'étape de test est plus que jamais une étape essentielle et délicate dans le processus de fabrication d'un CI. Pour répondre aux exigences du marché, le test doit être rapide et efficace dans la révélation d'éventuels défauts. Pour cela, il devient incontournable d'appréhender la phase de test dès les étapes de conception du CI. Dans ce contexte, la conception testable plus connue sous l'appellation DFT vise à améliorer la testabilité des CI. Plusieurs problèmes d'optimisation et d'aide à la décision découlent de la micro-électronique. La plupart de ces travaux traitent des problèmes d'optimisation combinatoire pour le placement et routage des circuits. Nos travaux de recherche sont à un niveau de conception plus amont, la DFT en présynthèse au niveau transfert de registres ou RTL (Register Transfer Level). Cette thèse se découpe en trois parties. Dans la première partie nous introduisons les notions de bases de recherche opérationnelle, de conception et de test des CI. La démarche suivie ainsi que les outils de résolution utilisés dans le reste du document sont présentés dans cette partie. Dans la deuxième partie, nous nous intéressons au problème de l'optimisation de l'insertion des chaîne s de scan. A l'heure actuelle, le "scan interne" est une des techniques d'amélioration de testabilité ou de DFT les plus largement adoptées pour les circuits intégrés numériques. Il s'agit de chaîner les éléments mémoires ou bascules du circuit de sorte à former des chaînes de scan qui seront considérées pendant la phase de test comme points de contrôle et d'observation de la logique interne du circuit. L'objectif de notre travail est de développer des algorithmes permettant de générer pour un CI donné et dès le niveau RTL des chaînes de scan optimales en termes de surface, de temps de test et de consommation en puissance, tout en respectant des critères de performance purement fonctionnels. Ce problème a été modélisé comme la recherche de plus courtes chaînes dans un graphe pondéré. Les méthodes de résolution utilisées sont basées sur la recherche de chaînes hamiltoniennes de longueur minimale. Ces travaux ont été réalisés en collaboration avec la start-up DeFacTo Technologies. La troisième partie s'intéresse au problème de partage de blocs BIST (Built In Self Test) pour le test des mémoires. Le problème peut être formulé de la façon suivante : étant données des mémoires de différents types et tailles, ainsi que des règles de partage des colliers en série et en parallèle, il s'agit d'identifier des solutions au problème en associant à chaque mémoire un collier. La solution obtenue doit minimiser à la fois la surface, la consommation en puissance et le temps de test du CI. Pour résoudre ce problème, nous avons conçu un prototype nommé Memory BIST Optimizer (MBO). Il est constitué de deux phases de résolution et d'une phase de validation. La première phase consiste à créer des groupes de compatibilité de mémoires en tenant compte des règles de partage et d'abstraction des technologies utilisées. La deuxième phase utilise les algorithmes génétiques pour l'optimisation multi-objectifs afin d'obtenir un ensemble de solutions non dominées. Enfin, la validation permet de vérifier que la solution fournie est valide. De plus, elle affiche l'ensemble des solutions à travers une interface graphique ou textuelle. Cela permet à l'utilisateur de choisir la solution qui lui correspond le mieux. Actuellement, l'outil MBO est intégré dans un flot d'outils à ST-microelectronics pour une utilisation par ses clients
This thesis is a research contribution interfacing operations research and microelectronics. It considers the use of combinatorial optimization techniques for DFT (Design For Test) of Integrated Circuits (IC). With the growing complexity of current IC both quality and cost during manufacturing testing have become important parameters in the semiconductor industry. To ensure proper functioning of the IC, the testing step is more than ever a crucial and difficult step in the overall IC manufacturing process. To answer market requirements, chip testing should be fast and effective in uncovering defects. For this, it becomes essential to apprehend the test phase from the design steps of IC. In this context, DFT techniques and methodologies aim at improving the testability of IC. In previous research works, several problems of optimization and decision making were derived from the micro- electronics domain. Most of previous research contributions dealt with problems of combinatorial optimization for placement and routing during IC design. In this thesis, a higher design level is considered where the DFT problem is analyzed at the Register Transfer Level (RTL) before the logic synthesis process starts. This thesis is structured into three parts. In the first part, preliminaries and basic concepts of operations research, IC design and manufacturing are introduced. Next, both our approach and the solution tools which are used in the rest of this work are presented. In the second part, the problem of optimizing the insertion of scan chains is considered. Currently, " internal scan" is a widely adopted DFT technique for sequential digital designs where the design flip-flops are connected into a daisy chain manner with a full controllability and observability from primary inputs and outputs. In this part of the research work, different algorithms are developed to provide an automated and optimal solution during the generation of an RTL scan architecture where several parameters are considered: area, test time and power consumption in full compliance with functional performance. This problem has been modelled as the search for short chains in a weighted graph. The solution methods used are based on finding minimal length Hamiltonian chains. This work was accomplished in collaboration with DeFacTo Technologies, an EDA start-up close to Grenoble. The third part deals with the problem of sharing BIST (Built In Self Test) blocks for testing memories. The problem can be formulated as follows: given the memories with various types and sizes, and sharing rules for series and parallel wrappers, we have to identify solutions to the problem by associating a wrapper with each memory. The solution should minimize the surface, the power consumption and test time of IC. To solve this problem, we designed a prototype called Memory BIST Optimizer (MBO). It consists of two steps of resolution and a validation phase. The first step creates groups of compatibility in accordance with the rules of abstraction and sharing that depend on technologies. The second phase uses genetic algorithms for multi-objective optimization in order to obtain a set of non dominated solutions. Finally, the validation verifies that the solution provided is valid. In addition, it displays all solutions through a graphical or textual interface. This allows the user to choose the solution that fits best. The tool MBO is currently integrated into an industrial flow within ST-microelectronics

Proposition d'une methode d'aide a la conception de systemes testables, qui vise a guider le concepteur pour l'inclusion de fonctionnalites de test dans son systeme, quelle que soit l'etape de developpement de ce systeme. L'objectif de cette methode est double. Elle permet d'abord d'optimiser au maximum le temps de developpement du test en etudiant le plus tot possible la testabilite du systeme et en favorisant le rapprochement entre les concepteurs et les specialistes du test. Le deuxieme objectif est de developper une architecture du test capable d'assurer une maintenance ulterieure efficace et fiable. Mise en uvre dans l'outil sta que nous avons developpe, cette methode adopte une approche ascendante, traitant tour a tour la testabilite des circuits, des cartes (ou mcms), et enfin du systeme global. A chaque niveau, des strategies de test sont proposees et des decisions sont prises de facon interactive entre l'outil et l'utilisateur. Une strategie d'evaluation de la testabilite des cartes, de mcms et eventuellement de systemes integres est aussi proposee et integree dans la methode. Des passerelles vers des outils de generation de structures de test, d'analyse de testabilite au niveau circuit, de synthese en vue du test ou de synthese tout court, assurent l'aspect modulaire de la methode.

Ce microprocesseur reconfigurable en fin de fabrication, afin de tolérer les défauts de fabrication, est destine à être le CUR d'un microcontrôleur pour les applications de l'automatisme à haute sureté de fonctionnement

L'évolution des outils de conception assistée par ordinateur de circuits numériques fortement intégrés permet d'envisager la réalisation rapide de circuits intégrés de haute complexité logique. Toutefois, plus ces circuits deviennent complexes, plus leur test devient difficile; il est donc fondamental de prendre en compte les techniques de testabilité au plus tôt lors de la définition du circuit. Dans le projet MaRS (machine à reduction symbolique), trois circuits spécifiques fortement intégrés ont été développés; l'auteur propose des modifications de chacune des architectures, des techniques de conception adaptées rendant le test possible et des vecteurs de tests pour chacun de ces circuits. Ces circuits sont montés sur une carte en circuit imprime multi-couche: il propose alors une technique permettant de réaliser le test des différentes interconnexions de la carte. Ces circuits ont été réalisés, les vecteurs de tests définis sont passés sur un testeur de l'intégration complète de la machine a permis de valider le bon fonctionnement de chacun d'eux.

Le travail de cette thèse est à l'interface des dom aines de la recherche opérationnelle et de la micro -électronique. Il traite de l'utilisation des techniques d'optimisation combinatoire pour la DFT (Design For Test) des Circuits Intégrés (CI). Avec la croissance rapide et la complexité des CI actuels, la qualité ainsi que le coût du test sont devenus des paramètres importants dans l'industrie des semi-con ducteurs. Afin de s'assurer du bon fonctionnement du CI, l'étape de test est plus que jamais une étape essentielle et délicate dans le processus de fabrication d'un CI. Pour répondre aux exigences du marché, le test doit être rapide et efficace dans la révélation d'éventuels défauts. Pour cela, il devient incontournable d'appréhender la phase de test dès les étapes de conception du CI. Dans ce contexte, la conception testable plus connue sous l'appellation DFT vise à améliorer la testabilité des CI. Plusieurs problèmes d'optimisation et d'aide à la décision découlent de la micro-électronique. La plupart de ces travaux traitent des problèmes d'optimisation combinatoire pour le placement et routage des circuits. Nos travaux de recherche sont à un niveau de conception plus amont, la DFT en présynthèse au niveau transfert de registres ou RTL (Register Transfer Level). Cette thèse se découpe en trois parties. Dans la première partie nous introduisons les notions de bases de recherche opérationnelle, de conception et de test des CI. La démarche suivie ainsi que les outils de résolution utilisés dans le reste du document sont présentés dans cette partie. Dans la deuxième partie, nous nous intéressons au problème de l'optimisation de l'insertion des chaîne s de scan. A l'heure actuelle, le "scan interne" est une des techniques d'amélioration de testabilité ou de DFT les plus largement adoptées pour les circuits intégrés numériques. Il s'agit de chaîner les éléments mémoires ou bascules du circuit de sorte à former des chaînes de scan qui seront considérées pendant la phase de test comme points de contrôle et d'observation de la logique interne du circuit. L'objectif de notre travail est de développer des algorithmes permettant de générer pour un CI donné et dès le niveau RTL des chaînes de scan optimales en termes de surface, de temps de test et de consommation en puissance, tout en respectant des critères de performance purement fonctionnels. Ce problème a été modélisé comme la recherche de plus courtes chaînes dans un graphe pondéré. Les méthodes de résolution utilisées sont basées sur la recherche de chaînes hamiltoniennes de longueur minimale. Ces travaux ont été réalisés en collaboration avec la start-up DeFacTo Technologies. La troisième partie s'intéresse au problème de partage de blocs BIST (Built In Self Test) pour le test des mémoires. Le problème peut être formulé de la façon suivante : étant données des mémoires de différents types et tailles, ainsi que des règles de partage des colliers en série et en parallèle, il s'agit d'identifier des solutions au problème en associant à chaque mémoire un collier. La solution obtenue doit minimiser à la fois la surface, la consommation en puissance et le temps de test du CI. Pour résoudre ce problème, nous avons conçu un prototype nommé Memory BIST Optimizer (MBO). Il est constitué de deux phases de résolution et d'une phase de validation. La première phase consiste à créer des groupes de compatibilité de mémoires en tenant compte des règles de partage et d'abstraction des technologies utilisées. La deuxième phase utilise les algorithmes génétiques pour l'optimisation multi-objectifs afin d'obtenir un ensemble de solutions non dominées. Enfin, la validation permet de vérifier que la solution fourn ie est valide. De plus, elle affiche l'ensemble des solutions à travers une interface graphique ou textuelle. Cela permet à l'utilisateur de choisir la solution qui lui correspond le mieux. Actuellement, l'outil MBO est intégré dans un flot d'outils a ST-microelectronics pour une utilisation par ses clients.

On the one hand, the idea of a capitalist peace is a set of loosely integrated, but testable propositions. On the other hand it is part of a wider, libertarian philosophy of life. The spirit of this wider conception is best expressed by a quote from a pioneer of quantitative international politics, in 1981 Rummel wrote, “If you want peace, then minimize the power of government.” Although there has been a proliferation of variables assessing capitalism and economic interdependence—from economic freedom via contract intensity to the avoidance of state ownership or protectionism—the most frequently analyzed proposition about the capitalist peace says that trade makes military conflict and war less likely. By and large, the evidence supports this proposition in dyadic designs as well as in monadic designs. This cross-design validity of the proposition is important, because it distinguishes the peace by trade proposition from the democratic peace proposition. Most researchers agree that war is extremely unlikely in dyads where both nations are democracies. But only a minority contends that democracies are less frequently involved in military conflict than other states. The dyadic and the monadic findings are compatible because military conflict looks even more likely between an autocracy and a democracy than between two autocracies. Whereas the democratic peace is limited in application, the pacifying impact of trade or economic interdependence is more general. Moreover, the democratic peace may be embedded in a wider economic or capitalist peace. There is strong evidence that democracy rests on a foundation of capitalism or economic freedom and the prosperity that has been gained only by capitalism or some degree of economic freedom. Moreover, economic freedom and prosperity contribute to the avoidance of civil war. Better still: Economic freedom does not only promote economic growth and prosperity among those nations where people enjoy economic freedom, but the economic freedom of rich countries provides poor countries with the advantages of backwardness and catch-up opportunities.Capitalist peace theory evolves. It has been suggested that the pacifying impact of trade rests on the expectation that trade, or access to resources and markets, will continue. This suggestion requires a new look at economic sanctions, too. By interfering with trade, sanctions must undermine the expectation of future benefits of trade and globally interconnected markets. Given the rareness of evidence in favor of the effectiveness of economic sanctions in eliminating undesirable policies of other nations, a capitalist peace perspective implies the recommendation to use sanctions much less frequently than politicians do. They are likely to eliminate a pacifying factor when it is most urgently needed.The wider or visionary perspective on the capitalist peace is useful not only in connecting it with the issue of sanctions, but also in demonstrating the inherent limitations of capitalism as a tool to achieve peace. From a static perspective, capitalism, economic freedom, or trade may exert some pacifying impact, as argued above. But capitalism is a dynamic economic order. It is about “creative destruction”. Capitalism is not egalitarian. Nations grow at different speeds. They rise and decline. Capitalism and unequal economic growth upset pecking orders and contribute to power transitions that are related to risks of war, especially great power war. Whether the contribution of capitalism to power transitions—or its pacifying impact prevails—cannot be judged with much confidence.

The ‘Conclusion’ summarises the main ideas of Philosophy of Psychedelics and makes some suggestions for future research. The first part of the chapter provides a chapter-by-chapter summary of the arguments of the book, and lists the various testable predictions that follow from these arguments. The second part suggests some other directions for future research, pointing to outstanding questions about psychedelics in various fields of inquiry, including philosophy of science, philosophy of psychiatry, ethics, epistemology, and the philosophy of transformative experience. The third part reflects on the significance of the book’s two central theses: that the Comforting Delusion Objection to psychedelic therapy fails, and that an ‘Entheogenic Conception’ of psychedelics as agents of epistemic benefit and spiritual experience is both consistent with naturalism and plausible in light of our best current evidence.

Critical realism attempted to ground dialectics in realism.Roy Bhaskar insisted on presenting the epistemological validity of mechanisms which, as he maintains, encompass both perception and the laws that guide science towards predictability. Bhaskar’s conception of dialectics is already apparent in his A Realist Theory of Science, and it governs all his work until his Dialectic, which is probably one of his final contributions to the issue of science and epistemology. In the present chapter I argue that his idea of predictability in science through mechanisms is of a pre-critical character and that he fails to acknowledge that norms generate rationality.Although Bhaskar claims to place dialectics within reality, he fails to grasp that his claim is not enough for an ‘other’ epistemology over which he also claims jurisdiction. He grounds an epistemological ontology that renders dialectics testable but not accountable, which leads him to form more an epistemological methodology and less an ontology of science, as he initially wished. My critique focuses on the issue that while his dialectics might generate a methodological testability, it neither signifies a commitment for science to theorize and act rationally, nor renders it accountable to the consequences of science within social conditions.