Dissertations / Theses: 'Systèmes embarqués (informatique) – Protection'

1

Teglia, Yannick. "Ingénierie et robustesse des systèmes embarqués sécuritaires." Paris 6, 2011. http://www.theses.fr/2011PA066183.

Full text

Abstract:

Les composants de sécurité de type carte à puce (smartcard) ou les systèmes sur puce (System On Chip) à fonction sécuritaire sont soumis depuis plus d'une dizaine d'années à une nouvelle classe d'attaques appelées attaques par canaux cachés (Side Channel Attack). Ces attaques visent à obtenir des informations du composant en utilisant par exemple sa consommation en courant ou son rayonnement électromagnétique. Par extension ces attaques permettent aussi de perturber le fonctionnement du composant par injection de fautes au moyen de faisceaux lasers ; le but étant de récupérer des secrets ou d'obtenir des privilèges. Dans cette thèse, nous présenterons un état de l'art de ces menaces ainsi que diverses contributions à des contre-mesures contre les. Ceci sera illustré au moyen de publications et brevets, mettant en œuvre divers paradigmes pour lutter contre les fraudes. Nous montrerons notamment que les protections peuvent se situer au niveau arithmétique, algorithmique ou électronique et que des combinaisons sont possibles et souhaitables Nous aborderons aussi le sujet des générateurs de nombres aléatoires, nécessaires à la création de contre mesures, sous la perspective de tests statistiques qui permettent d’en évaluer la qualité. Nous dresserons enfin des perspectives de recherche quant au devenir des attaques tout autant que des contre-mesures dans des systèmes hétérogènes où la sécurité est un compromis entre le coût, la performance et la résistance du système.

APA, Harvard, Vancouver, ISO, and other styles

2

Schweppe, Hendrik. "Sécurité et protection de la vie privée dans les systèmes embarqués automobiles." Thesis, Paris, ENST, 2012. http://www.theses.fr/2012ENST0062/document.

Full text

Abstract:

L'équipement électronique de bord est maintenant devenue partie intégrante de l'architecture réseau des véhicules. Elle s’appuie sur l'interconnexion de microcontroleurs appelés ECUs par des bus divers. On commence maintenant à connecter ces ECUs au monde extérieur, comme le montrent les systèmes de navigation, de divertissement, ou de communication mobile embarqués, et les fonctionnalités Car2X. Des analyses récentes ont montré de graves vulnérabilités des ECUs et protocoles employés qui permettent à un attaquant de prendre le contrôle du véhicule. Comme les systèmes critiques du véhicule ne peuvent plus être complètement isolés, nous proposons une nouvelle approche pour sécuriser l'informatique embarquée combinant des mécanismes à différents niveaux de la pile protocolaire comme des environnements d'exécution. Nous décrivons nos protocoles sécurisés qui s'appuient sur une cryptographie efficace et intégrée au paradigme de communication dominant dans l'automobile et sur des modules de sécurité matériels fournissant un stockage sécurisé et un noyau de confiance. Nous décrivons aussi comment surveiller les flux d'information distribués dans le véhicule pour assurer une exécution conforme à la politique de sécurité des communications. L'instrumentation binaire du code, nécessaire pour l’industrialisation, est utilisée pour réaliser cette surveillance durant l’exécution (par data tainting) et entre ECUs (dans l’intergiciel). Nous évaluons la faisabilité de nos mécanismes pour sécuriser la communication sur le bus CAN aujourd'hui omniprésent dans les véhicules. Une preuve de concept montre aussi la faisabilité d'intégrer des mécanismes de sécurité dans des véhicules réels
Electronic equipment has become an integral part of a vehicle's network architecture, which consists of multiple buses and microcontrollers called Electronic Control Units (ECUs). These ECUs recently also connect to the outside world. Navigation and entertainment system, consumer devices, and Car2X functions are examples for this. Recent security analyses have shown severe vulnerabilities of exposed ECUs and protocols, which may make it possible for attackers to gain control over a vehicle. Given that car safety-critical systems can no longer be fully isolated from such third party devices and infotainment services, we propose a new approach to securing vehicular on-board systems that combines mechanisms at different layers of the communication stack and of the execution platforms. We describe our secure communication protocols, which are designed to provide strong cryptographic assurances together with an efficient implementation fitting the prevalent vehicular communication paradigms. They rely on hardware security modules providing secure storage and acting as root of trust. A distributed data flow tracking based approach is employed for checking code execution against a security policy describing authorized communication patterns. Binary instrumentation is used to track data flows throughout execution (taint engine) and also between control units (middleware), thus making it applicable to industrial applications. We evaluate the feasibility of our mechanisms to secure communication on the CAN bus, which is ubiquitously implemented in cars today. A proof of concept demonstrator also shows the feasibility of integrating security features into real vehicles

APA, Harvard, Vancouver, ISO, and other styles

3

Elbaz, Reouven. "Mécanismes matériels pour des transferts processeur mémoire sécurisés dans les systèmes embarqués." Montpellier 2, 2006. http://www.theses.fr/2006MON20119.

Full text

APA, Harvard, Vancouver, ISO, and other styles

4

Akkar, Mehdi-laurent. "Attaques et méthodes de protections de systèmes cryptographiques embarqués." Versailles-St Quentin en Yvelines, 2004. http://www.theses.fr/2004VERS0014.

Full text

Abstract:

When I started to work on side-channels attacks, these power-analysis and fault-injection attacks were just appearing. Therefore my research work has followed the evolution of all this domain including both attack and countermeasure. This PhD thesis presents both academic work (consumption models, theoretical protections, general scenarios of attacks) and practical work (real implementation, attacks on real cards, model checking) on usual algorithms such as DES, AES and RSA. Most of the results of this thesis have been published in some conferences (Asiacrypt, CHES, FSE, PKC) and patended
En 1998, les attaques par consommation de courant et par injection de fautes commençaient à peine à apparaître. C'est ainsi que j'ai eu la chance de suivre,et de participer parfois, aux innovations qui ont conduit tant à mettre en oeuvre de nouvelles attaques, qu'à élaborer de nouvelles contre-mesures. Ce mémoire de thèse présente mon travail tant d'un point de vue assez théorique (modèle de consommation de la carte, protections théoriques, principes généraux de scénarios d'attaques) que pratique (vérification de la théorie, implémentations sécurisées, attaques réelles) sur les algorithmes usuels tels que le DES, l'AES ou le RSA. La plupart de ces résultats ont été publiés dans plusieurs conférences (Asiacrypt, CHES, FSE, PKC) et brevetés

APA, Harvard, Vancouver, ISO, and other styles

5

Abutaha, Mohammed. "Real-Time and Portable Chaos-based Crypto-Compression Systems for Efficient Embedded Architectures." Thesis, Nantes, 2017. http://www.theses.fr/2017NANT4010/document.

Full text

Abstract:

La protection des images et vidéos est une problématique cruciale. Dans ce travail nous avons d’abord, conçu et réalisé d’une façon efficace et sécurisée un générateur de nombre pseudo-chaotique (PCNG) mis en œuvre en séquentielle et en parallèle par P-threads. Basé sur ces PCNGs, deux applications centrales ont été conçues, mises en œuvre et analysées. La première traite la réalisation d’un générateur de nombre aléatoire et les résultats obtenus sont très prometteurs. La deuxième concerne la réalisation d’un système de chiffrement/déchiffrement par flux. L’analyse cryptographique des systèmes chaotiques réalisés montrent leur robustesse contre des attaques connues. Ce résultat est dû à la structure récursive proposée qui intègre une forte non-linéarité, une technique de perturbation et un multiplexage chaotique. La performance obtenue en complexité de calcul indique leurs utilisations dans des applications temps réel. Ensuite, basé sur le système chaotique précédent, nous avons conçu et mis en œuvre efficacement un système de crypto-compression pour des applications temps réel et portable pour architectures embarquées. Une solution de chiffrement par flux sélectif des contenus vidéo HEVC est réalisée. Puis, un chiffrement d’une région d’intérêt est effectué au niveau CABAC pour les paramètres les plus sensibles incluant des vecteurs de mouvement et des coefficients transformés. Le format le chiffrage conforme de Modes de Prédiction Intra a été aussi vérifié. L’évaluation subjective et des tests de complexité d’altération de taux objectifs ont montré que la solution proposée sécurise le contenu vidéo avec un débit binaire et une complexité de codage légèrement augmentés
Image and video protection have gained a lot of momentum over the last decades. In this work, first we designed and realized in an efficient and secure way a pseudo-chaotic number generator (PCNG) implemented in sequential and parallel (with P-threads) versions. Based on these PCNGs, two central applications were designed, implemented and analyzed. The former application deals with the realization of a random number generator (RNG) based PCNG, and the obtained results are very promising. The latter application concerns the realization of a chaos-based stream cipher. The cryptographic analysis and the statistical study of the realized chaotic systems show their robustness against known attacks. This result is due to the proposed recursive architecture which has a strong non-linearity a technique of disturbance, and a chaotic multiplexing. The computation performance indicate their use in real time applications. Second, based on the previous chaotic system, we designed and implemented in effective manner a real time joint crypto-compression system for embedded architecture. An end-to-end selective encryption solution that protects privacy in the HEVC video content is realized. Then, a ROI encryption is performed at the CABAC bin string level for the most sensitive HEVC parameters including motion vectors and transform coefficients. The format compliant encryption of Intra Prediction Modes has been also investigated. It increases a little bit the bit rate. Subjective evaluation and objective rate-distortion-complexity tests showed that the proposed solution performs a protection of privacy in the HEVC video content with a small overhead in bit rate and coding complexity

APA, Harvard, Vancouver, ISO, and other styles

6

Crenne, Jérémie. "Sécurité Haut-débit pour les Systèmes Embarqués à base de FPGAs." Phd thesis, Université de Bretagne Sud, 2011. http://tel.archives-ouvertes.fr/tel-00655959.

Full text

Abstract:

" [...] Puis, l'on ferra des récepteurs de télévision bijoux, comme il y a des postes de TSF bijoux. Des postes de poches, grands comme une lampe électrique. Plus besoin d'acheter un journal, l'on se branchera sur l'émission d'information, ou sur l'éditorial politique, ou sur la chronique de mode, ou sur le compte rendu sportif. Voir même sur un problème de mots croisés. Et la rue présentera un singulier spectacle. " R. Barjavel, " La télévision, oeil de demain ", 1947. C'est ainsi que l'auteur de romans de science fiction et d'anticipation René Barjavel, avait prédit dés la fin des années 40 l'avènement de ce que nous connaissons sous le nom de smartphones. Drôle de scène, en effet, que de voir des individus déambuler dans les rues, les yeux rivés sur l'objet au creux de leur main. Pour le meilleur et pour le pire, l'avènement de la mise en réseau à l'échelle mondiale a rendu les systèmes embarqués omniprésents dans notre quotidien. Désormais dans le nuage, le nombre d'information personnel en transit et les vitesses de transfert toujours plus importants, imposent une sécurité adéquate. Cependant, le coût en général associé est économiquement dissuasif. Proposer des solutions de sécurité ad-hoc pour ces systèmes restreints en ressources, est le propos de nos travaux. S'appuyant sur des techniques à la fois anciennes et récentes, nous montrons que le couple embarqué/sécurité peut s'accorder, et éviter ainsi, une inévitable procédure de divorce.

APA, Harvard, Vancouver, ISO, and other styles

7

Augusto, Ludovic. "Conception d'un sous-système de prédiction de collisions temps réel embarqué au sein d'un nouveau système de protection des occupants d'un véhicule." Châtenay-Malabry, Ecole centrale de Paris, 2002. http://www.theses.fr/2001ECAP0746.

Full text

Abstract:

L’amélioration de la protection des occupants d’un véhicule ne cesse de croître depuis une dizaine d’année (airbags, planches de bord non agressives, prétensionneurs,…). Aujourd’hui, cette dynamique mène à la conception de système de prédiction de collision. Ces systèmes se doivent d’interpréter l’infrastructure au sens large (objets fixes et mobiles) afin de pouvoir délivrer en temps réel des paramètres cinématique et dynamique sur les obstacles dangereux en vue d’optimiser les stratégies de protection des occupants. Notre problématique consiste à concevoir un tel système de prédiction de collision. A l’issue d’un état de l’art transversal à plusieurs domaines (robotique, simulation, modélisation,…), nous avons pu identifier deux algorithmes de référence qui seront comparés à nos propres développements en termes de vitesse d’exécution et de performance globale. Dans le but de réaliser ces développements informatiques dans de bonne conditions, la création d’une plate-forme de simulation de scénarios de conduite fut décidée afin de satisfaire à un triple objectif : tester et développer les algorithmes de manière virtuelle (et en avance de phase sur la réalisation matérielle du système : ingénierie simultanée), optimiser leurs paramètres de fonctionnement en construisant des indicateurs de satisfaction de fonctionnement et effectuer un benchmarking complet des programmes créés vis-à-vis de ceux Notre logiciel de prédiction de collision réalise une association originale entre des heuristiques (pour la détection d’obstacle) et des outils de traitement du signal (pour les calculs de trajectoire). Des tests en temps réels menés sur piste nous ont permis de démontrer l’efficience et la suffisante rapidité de nos algorithmes.

APA, Harvard, Vancouver, ISO, and other styles

8

Ouaarab, Salaheddine. "Protection du contenu des mémoires externes dans les systèmes embarqués, aspect matériel." Thesis, Paris, ENST, 2016. http://www.theses.fr/2016ENST0046/document.

Full text

Abstract:

Ces dernières années, les systèmes informatiques (Cloud Computing, systèmes embarqués, etc.) sont devenus omniprésents. La plupart de ces systèmes utilisent des espaces de stockage (flash,RAM, etc.) non fiables ou non dignes de confiance pour stocker du code ou des données. La confidentialité et l’intégrité de ces données peuvent être menacées par des attaques matérielles (espionnage de bus de communication entre le composant de calcul et le composant de stockage) ou logicielles. Ces attaques peuvent ainsi révéler des informations sensibles à l’adversaire ou perturber le bon fonctionnement du système. Dans cette thèse, nous nous sommes focalisés, dans le contexte des systèmes embarqués, sur les attaques menaçant la confidentialité et l’intégrité des données qui transitent sur le bus de communication avec la mémoire ou qui sont stockées dans celle-ci.Plusieurs primitives de protection de confidentialité et d’intégrité ont déjà été proposées dans la littérature, et notamment les arbres de Merkle, une structure de données protégeant efficacement l’intégrité des données notamment contre les attaques par rejeu. Malheureusement,ces arbres ont un impact important sur les performances et sur l’empreinte mémoire du système.Dans cette thèse, nous proposons une solution basée sur des variantes d’arbres de Merkle (arbres creux) et un mécanisme de gestion adapté du cache afin de réduire grandement l’impact de la vérification d’intégrité d’un espace de stockage non fiable. Les performances de cette solution ont été évaluées théoriquement et à l’aide de simulations. De plus, une preuve est donnée de l’équivalence, du point de vue de la sécurité, avec les arbres de Merkle classiques.Enfin, cette solution a été implémentée dans le projet SecBus, une architecture matérielle et logicielle ayant pour objectif de garantir la confidentialité et l’intégrité du contenu des mémoires externes d’un système à base de microprocesseurs. Un prototype de cette architecture a été réalisé et les résultats de l’évaluation de ce dernier sont donnés
During the past few years, computer systems (Cloud Computing, embedded systems...) have become ubiquitous. Most of these systems use unreliable or untrusted storage (flash, RAM...)to store code or data. The confidentiality and integrity of these data can be threaten by hardware (spying on the communication bus between the processing component and the storage component) or software attacks. These attacks can disclose sensitive information to the adversary or disturb the behavior of the system. In this thesis, in the context of embedded systems, we focused on the attacks that threaten the confidentiality and integrity of data that are transmittedover the memory bus or that are stored inside the memory. Several primitives used to protect the confidentiality and integrity of data have been proposed in the literature, including Merkle trees, a data structure that can protect the integrity of data including against replay attacks. However, these trees have a large impact on the performances and the memory footprint of the system. In this thesis, we propose a solution based on variants of Merkle trees (hollow trees) and a modified cache management mechanism to greatly reduce the impact of the verification of the integrity. The performances of this solution have been evaluated both theoretically and in practice using simulations. In addition, a proof a security equivalence with regular Merkle treesis given. Finally, this solution has been implemented in the SecBus architecture which aims at protecting the integrity and confidentiality of the content of external memories in an embedded system. A prototype of this architecture has been developed and the results of its evaluation are given

APA, Harvard, Vancouver, ISO, and other styles

9

Guo, Yanli. "Confidentialité et intégrité de bases de données embarquées." Versailles-St Quentin en Yvelines, 2011. http://www.theses.fr/2011VERS0038.

Full text

Abstract:

L’approche PDS (serveurs personnel données) prône une gestion totalement décentralisée des données personnelles. Elle s’appuie sur un nouveau composant matériel qui combine un microcontrôleur protégé contre toute attaque avec une mémoire de masse de type flash NAND. Il permet de stocker les données personnelles, les rendre disponibles et contrôler les droits d’accès. L’intégration d’un moteur de base de données permet le déploiement d’applications manipulant ces données. Cette thèse aborde deux problèmes concernant la confidentialité et l'intégrité des données personnelles: (i) la base de données est en dehors du périmètre de sécurité et peut être la cible d’attaques; (ii) des serveurs de support assurent la durabilité, la disponibilité des données, ou d'autres traitements globaux. Des protocoles appropriés doivent assurer qu’ils ne peuvent attaquer les données manipulées. Les solutions proposées s'appuyent sur des techniques cryptographiques et limitent les surcoûts générés
As a decentralized way for managing personal data, the Personal Data Server approach (PDS) resorts to Secure Portable Token, combining the tamper resistance of a smart card microcontroller with the mass storage capacity of NAND Flash. The data is stored, accessed and its access rights controlled using such devices. To support powerful PDS application requirements, a full-fledged DBMS engine is embedded in the SPT. This thesis addresses two problems with the confidentiality and integrity of personal data: (i) the database stored on the NAND Flash remains outside the security perimeter of the microcontroller, thus potentially suffering from attacks; (ii) the PDS approach relies on supporting servers to provide durability, availability, and global processing functionalities. Appropriate protocols must ensure that these servers cannot breach the confidentiality of the manipulated data. The proposed solutions rely on cryptography techniques, without incurring large overhead

APA, Harvard, Vancouver, ISO, and other styles

10

Cotret, Pascal. "Protection des architectures hétérogènes multiprocesseurs dans les systèmes embarqués : Une approche décentralisée basée sur des pare-feux matériels." Phd thesis, Université de Bretagne Sud, 2012. http://tel.archives-ouvertes.fr/tel-00789541.

Full text

Abstract:

Les systèmes embarqués sont présents dans de nombreux domaines et font même partie de notre quotidien à travers les smartphones ou l'électronique embarquée dans les voitures par exemple. Ces systèmes manipulent des données sensibles (codes de carte bleue, informations techniques sur le système hôte. . . ) qui doivent être protégées contre les attaques extérieures d'autant plus que ces données sont transmises sur un canal de communication sur lequel l'attaquant peut se greffer pour extraire des données ou injecter du code malveillant. Le fait que ces systèmes contiennent de plus en plus de composants dans une seule et même puce augmente le nombre de failles qui peuvent être exploitées pour provoquer des attaques. Les travaux menés dans cemanuscrit s'attachent à proposer une méthode de sécurisation des communications et des mémoires dans une architecture multiprocesseur embarquée dans un composant reconfigurable FPGA par l'implantation de mécanismes matériels qui proposent des fonctions de surveillance et de cryptographie afin de protéger le système contre un modèle de menaces prédéfini tout en minimisant l'impact en latence pour éviter de perturber le trafic des données dans le système. Afin de répondre au mieux aux tentatives d'attaques, le protocole demise à jour est également défini. Après une analyse des résultats obtenus par différentes implémentations, deux extensions sont proposées : un flot de sécurité complet dédié à la mise en route et la maintenance d'un système multiprocesseur sur FPGA ainsi qu'une amélioration des techniques de détection afin de prendre en compte des paramètres logiciels dans les applications multi-tâches.

APA, Harvard, Vancouver, ISO, and other styles

11

Bresch, Cyril. "Approches, Stratégies, et Implémentations de Protections Mémoire dans les Systèmes Embarqués Critiques et Contraints." Thesis, Université Grenoble Alpes, 2020. http://www.theses.fr/2020GRALT043.

Full text

Abstract:

Cette thèse traite de la problématique des corruptions de mémoire dans les dispositifs médicaux vitaux. Au cours des dernières années, plusieurs vulnérabilités telles que les exploits de mémoire ont été identifiées dans divers dispositifs connectés de l’Internet des objets médicaux (IoMT). Dans le pire des cas, ces vulnérabilités permettent à un attaquant de forcer à distance une application à exécuter des actions malveillantes. Si de nombreuses contre-mesures contre les exploits logiciels ont été proposées jusqu’à présent, seules quelques-unes d’entre elles semblent convenir aux dispositifs médicaux. En effet, ces dispositifs sont contraints de par leur taille, leurs performances en temps réel et les exigences de sûreté de fonctionnement, ce qui rend l’intégration de la sécurité difficile. Pour répondre à ce problème, la thèse propose deux approches. Toutes deux abordent la question de la sécurité de la mémoire depuis la conception du logiciel jusqu’à son exécution sur le matériel. Une première approche suppose que les défenses peuvent être mises en oeuvre à la fois dans le matériel et dans le logiciel. Cette approche aboutit à TrustFlow, une structure composée d’un compilateur capable de générer un code sécurisé pour un processeur modifié. Ce processeur peut prévenir, détecter, enregistrer et auto-guérir les applications critiques victimes d’une attaque mémoire. La seconde approche considère que le matériel est immuable. Selon cette contrainte, les défenses ne reposent que sur le logiciel. Cette seconde approche aboutit à BackGuard, un compilateur modifié qui renforce efficacement les applications embarquées tout en assurant l’intégrité du flot d’exécution
This thesis deals with the memory safety issue in life-critical medical devices. Over the last few years, several vulnerabilities such as memory exploits have been identified in various Internet of Medical Things (IoMT) devices. In the worst case, such vulnerabilities allow an attacker to remotely force an application to execute malicious actions. While many countermeasures against software exploits have beenproposed so far, only a few of them seem to be suitable for medical devices. Indeed,these devices are constrained by their size, real-time performances, and safety requirements making the integration of security challenging. To address this issue,the thesis proposes two approaches. Both address the memory safety issue fromthe software design-time to its run-time on the hardware. A first approach assumesthat memory defenses can be implemented both in hardware and software. Thisapproach results in TrustFlow, a framework composed of a compiler able to generatesecure code for an extended processor that can prevent, detect, log, andself-heal critical applications from memory attacks. The second approach considersthat hardware is immutable. Following this constraint, defenses only rely uponsoftware. This second approach results in BackGuard a modified compiler that efficiently hardens embedded applications while ensuring control-flow integrity

APA, Harvard, Vancouver, ISO, and other styles

12

Bertrand, Dominique. "Contribution à la robustesse des systèmes temps réel embarqués - Approches de dimensionnement du mécanisme de protection temporelle d'AUTOSAR OS." Phd thesis, Université de Nantes, 2011. http://tel.archives-ouvertes.fr/tel-00598305.

Full text

Abstract:

Depuis quelques années, le domaine de l'automobile connaît de grands changements afin d'améliorer la sécurité, le confort ou réduire la consommation. Aujourd'hui, de multiples composants automobiles informatisés sont développés et intégrés. Cependant, ces composants doivent garantir une certaine sûreté de fonctionnement et des composants peu critiques défaillants ne doivent pas engendrer de défaillances, par propagation, sur des composants critiques. Une isolation des composants est donc nécessaire. Notre travail porte sur la robustesse temporelle des systèmes temps réel embarqués. Le domaine automobile est relativement standardisé et un des standards émergents, le standard AUTOSAR OS, spécifie l'organisation des systèmes informatiques embarqués afin de faciliter le développement de systèmes multiconcepteurs, de permettre la réutilisation de composants sur étagères et d'accroître la flexibilité de tout le processus de développement. Nous nous intéressons plus particulièrement au mécanisme de protection temporelle proposé par ce standard qui permet d'isoler temporellement chaque fonction de l'application en détectant une erreur avant qu'une défaillance plus importante ne se produise. Nous proposons dans ce mémoire des techniques de configuration de ce mécanisme par rapport à certains modèles d'application et aux garanties demandées par le concepteur. Une étude de cas réalisée sur une plateforme matérielle d'exécution et sur le système d'exploitation temps réel Trampoline complète l'étude.

APA, Harvard, Vancouver, ISO, and other styles

13

Sensaoui, Abderrahmane. "Etude et implémentation de mécanismes de protection d'exécution d'applications embarquées." Thesis, Université Grenoble Alpes, 2020. http://www.theses.fr/2020GRALM002.

Full text

Abstract:

En considérant la vitesse avec laquelle la technologie des systèmes embarqués progresse, il n’est pas étonnant que le nombre des attaques des systèmes soit en nette augmentation. De nombreuses applications sont développées rapidement et sont écrites avec un langage bas niveau pour suivre le rythme avec lequel progresse l’industrie des systèmes embarqués. Souvent, ces applications contiennent beaucoup de bugs. Certains bugs peuvent être exploités pour pénétrer un système et exécuter un code malveillant. Aujourd’hui, la revue de code peut s’avérer très coûteuse vu la taille des codes développés. En outre, une revue détaillée de code ne garantit pas un système infaillible.Cette thèse présente une architecture permettant l'exécution de plusieurs applications sécurisées et non sécurisées sur une même plate-forme « légère ». Notre architecture doit garantir que même s’il y a une application compromise, les attaquants ne peuvent pas compromettre la totalité du système et/ou récupérer les données des autres applications. Elle doit garantir une forte séparation entre tous les périphériques et les applications présents sur la plate-forme. Finalement, elle doit aussi être capable de vérifier l’état de n’importe quel bout de code. Pour pouvoir garantir ces points, nous utiliserons des techniques d’isolation et d’attestation.Dans un premier temps, nous avons étudié plusieurs architectures d’isolation et d’attestation décrites dans la littérature et utilisés par l’industrie. L’étude a montré qu’il existe une grande variété d’architectures intéressantes offrant différents niveaux de protection et visant différents systèmes. Les systèmes avec une grande capacité de calcul proposent un bon niveau de protection. Par contre, les systèmes « légers », qui ont des ressources très limitées et doivent répondre aux contraintes temporelles, échouent dans au moins un des critères suivants : l’isolation, les performances, le coût, ou bien la flexibilité.À l’issue de cette étude, nous avons conçu Toubkal. Une solution hybride (Co-design logiciel et matériel) pour offrir une architecture d’isolation et d’attestation modulaire qui permet d’établir une isolation sur plusieurs niveaux, de détecter la présence d’un logiciel malveillant ou une donnée malveillante avec des performances acceptables et un coût réduit.Toubkal est principalement composé de trois modules ; deux matériels et un logiciel. Le premier module, appelé Master Memory Protection, permet de créer un premier niveau d’isolation pour contrôler les accès mémoire des périphériques. Le deuxième module, appelé Execution Aware Protection, permet de renforcer la protection d’un logiciel critique, y compris le système d’exploitation. Ces deux niveaux d’isolation permettent de réduire la surface d’attaque.L’isolation toute seule ne suffit pas pour garantir que les applications fonctionnent comme il le faut. En fait, l’attaquant peut toujours modifier le comportement d’une application faillible. Pour cela, Toubkal propose un root immuable qui permet d’attester l’intégrité des autres applications.Pour valider le design de Toubkal, nous avons défini des propriétés de sécurité que nous avons prouvé avec la vérification formelle. Nous avons aussi évalué la taille de Toubkal. Les résultats montrent que le coût de Toubkal est acceptable pour un système dit « léger ».Finalement, nous avons conclu cette thèse avec une discussion des limitations de Toubkal et les perspectives pour améliorer le design et offrir plus de protection, comme par exemple le chiffrement du code à coût caché
Looking at the speed by which embedded systems technologies are advancing, there is no surprise the attacks' number is rising. Many applications are written quickly in a low-level language to keep up with industry pace, and they contain a variety of bugs. Bugs can be used to break into a device and to run malicious code. Reviewing code becomes more and more complex and costly due to its size. Another factor complicating code review is the use of on-the-shelf libraries. Even a detailed code review does not guarantee a bug-free application.This thesis presents an architecture to run securely untrusted applications on the same platform. We assume that the applications contain exploitable bugs, even the operating system can be exploited. We also assume that attackers can take control of In/Out hardware components (e.g., Direct Memory Access (DMA)). The device is trusted when the architecture guarantees that attackers cannot compromise the whole device and access sensitive code and data. Even when an application is compromised, our architecture guarantees a strong separation of multiple components: hardware and software. It ensures the authenticity and integrity of embedded applications and can verify their state before any sensitive operation. The architecture guarantees, for local and remote parties, that the device is running properly, and protect against software attacks.First, we study multiple attack vector and isolation and attestation architectures. We present multiple software attack vectors, and we define the security features and properties that these architectures need to ensure. We provide a detailed description of fifteen existing architectures in both academia and industry, and we compare their features. Then, we provide an in-depth study of five lightweight architectures where we give a comparison of performance, size, and how they behave against software-based attacks. From these studies, we draw our security objectives for lightweight devices: multi-layer isolation, attestation, upgradability, confidentiality, small size with a negligible run-time overhead and ease-of-use.Then, we design hybrid isolation and attestation architecture for lightweight devices. The so-called Toubkal offers multi-layered isolation; the system is composed of three layers of isolation. The first one is at the hardware level to separate In/Out components from each other. The second one is at the security monitor level; our study shows that there is a strong need to create a real separation between the security monitor and all the rest. Finally, the third layer is at the application level.However, isolation itself is not sufficient. Devices still need to ensure that the running application behaves as it was intended. For this reason, Toubkal provides attestation to be able to check the state of a device at any-time. It guarantees that a software component or data were not compromised.Finally, we prove the correctness of the security properties that Toubkal provides. We modeled Toubkal as a finite state machine and used computer-aided formal verification to prove the security properties. Then, we evaluated Toubkal's overhead. The results show that Toubkal overhead is small and fit for lightweight devices

APA, Harvard, Vancouver, ISO, and other styles

14

Sallenave, Olivier. "Contribution à l'efficacité des programmes orientés objet pour processeurs embarqués." Thesis, Montpellier 2, 2012. http://www.theses.fr/2012MON20120.

Full text

Abstract:

Les systèmes embarqués sont largement utilisés de nos jours. Pour des raisons d'efficacité, les plus contraints en termes de ressources sont toujours programmés en C et en assembleur. L'adoption de langages de plus haut niveau tels que C# ou Java offrirait plus d'abstraction au programmeur, ce qui réduirait les temps de développement et par conséquent le coût de ces systèmes. Certains d'entre eux ont déjà migré vers de tels langages, comme les téléphones mobiles ou les tablettes tactiles, mais ils sont équipés d'une grande quantité de mémoire externe et ne reflètent pas la majorité des systèmes embarqués.Cette thèse s'intéresse à l'implémentation de Java et .NET pour l'embarqué, et plus spécifiquement à la compilation efficace du polymorphisme. Ce polymorphisme génère un certain coût à l'exécution, comme des indirections dans le cas des appels de méthodes (polymorphisme d'inclusion), ou de la duplication de code dans le cas de la généricité (polymorphisme paramétrique). De nombreuses techniques d'implémentation ont été proposées, notamment pour Java. Il reste cependant à identifier lesquelles sont applicables pour le type de systèmes que nous ciblons, et à en concevoir de nouvelles pour certains aspects comme la généricité. Nous partons du principe que les techniques globales (hypothèse du monde clos) sont les mieux adaptées. Par l'analyse de types, nous détectons qu'une partie importante des programmes est monomorphe et qu'elle peut donc être compilée sans surcoût. Pour implémenter le polymorphisme restant, nous choisissons la technique la mieux adaptée au matériel cible. Nous proposons également une implémentation de la généricité qui est adaptée aux systèmes embarqués. D'après nos évaluations, l'impact négatif du polymorphisme sur l'efficacité est largement réduit. L'efficacité du code optimisé devrait s'approcher de celle du C, et les techniques que nous employons pourraient être applicables dans le contexte plus général du chargement dynamique
Nowadays, embedded systems are ubiquitous. For efficiency reasons, most constrained systems are still programmed in C and assembly. Adopting higher-level languages such as C# or Java should enhance the level of abstraction offered to programmers and reduce development time and cost for these systems. A small part of them have migrated to such languages, like smartphones and tablet computers, but they have a large amount of external memory available and do not represent the majority of embedded systems.This thesis focuses on the implementation of Java and .NET for embedded systems, and more especially on the efficient compilation of polymorphism. Polymorphism generates an overhead at run-time, such as indirections when methods are invoked (inclusion polymorphism) or code duplication in the case of generics (parametric polymorphism). Many implementation techniques have been proposed, especially for Java. However, it remains to identify which ones are applicable in the context of low-end embedded systems. We consider that whole program optimization (closed-world assumption) is well-suited in this context. Using type analysis, we observe that most part of programs is monomorph, therefore it can be compiled with no overhead with respect to C. In order to implement the remaining polymorphism, we choose the technique which is better suited for the target hardware. We also propose an appropriate implementation of run-time generics. Our results show that the negative impact of polymorphism is mostly reduced. The efficiency of the optimized code should be comparable with C, and the techniques we employ could be applicable in the context of dynamic loading (open-world assumption)

APA, Harvard, Vancouver, ISO, and other styles

15

Francillon, Aurélien. "Attacking and Protecting Constrained Embedded Systems from Control Flow Attacks." Phd thesis, Grenoble INPG, 2009. http://tel.archives-ouvertes.fr/tel-00540371.

Full text

Abstract:

La sécurité des systèmes embarqués très contraints est un domaine qui prend de l'importance car ceux-ci ont tendance à être toujours plus connectés et présents dans de nombreuses applications industrielles aussi bien que dans la vie de tous les jours. Cette thèse étudie les attaques logicielles dans le contexte des systèmes embarqués communicants par exemple de type réseaux de capteurs. Ceux-ci, reposent sur diverses architectures qui possèdent souvent, pour des raisons des coût, des capacités de calcul et de mémoire très réduites. Dans la première partie de cette thèse nous montrons la faisabilité de l'injection de code dans des micro-contrôleurs d'architecture Harvard, ce qui était, jusqu'à présent, souvent considéré comme impossible. Dans la seconde partie nous étudions les protocoles d'attestation de code. Ceux-ci permettent de détecter les équipements compromis dans un réseau de capteurs. Nous présentons plusieurs attaques sur les protocoles d'attestation de code existants. De plus nous proposons une méthode améliorée permettant d'éviter ces attaques. Finalement, dans la dernière partie de cette thèse, nous proposons une modification de l'architecture mémoire d'un micro-contrôleur. Cette modification permet de prévenir les attaques de manipulation du flot de contrôle, tout en restant très simple a implémenter.

APA, Harvard, Vancouver, ISO, and other styles

16

Moro, Nicolas. "Sécurisation de programmes assembleur face aux attaques visant les processeurs embarqués." Thesis, Paris 6, 2014. http://www.theses.fr/2014PA066616/document.

Full text

Abstract:

Cette thèse s'intéresse à la sécurité des programmes embarqués face aux attaques par injection de fautes. La prolifération des composants embarqués et la simplicité de mise en œuvre des attaques rendent impérieuse l'élaboration de contre-mesures.Un modèle de fautes par l'expérimentation basé sur des attaques par impulsion électromagnétique a été élaboré. Les résultats expérimentaux ont montré que les fautes réalisées étaient dues à la corruption des transferts sur les bus entre la mémoire Flash et le pipeline du processeur. Ces fautes permettent de réaliser des remplacements ou des saut d'instructions ainsi que des modifications de données chargées depuis la mémoire Flash. Le remplacement d'une instruction par une autre bien spécifique est très difficile à contrôler ; par contre, le saut d'une instruction ciblée a été observé fréquemment, est plus facilement réalisable, et permet de nombreuses attaques simples. Une contre-mesure empêchant ces attaques par saut d'instruction, en remplaçant chaque instruction par une séquence d'instructions, a été construite et vérifiée formellement à l'aide d'outils de model-checking. Cette contre-mesure ne protège cependant pas les chargements de données depuis la mémoire Flash. Elle peut néanmoins être combinée avec une autre contre-mesure au niveau assembleur qui réalise une détection de fautes. Plusieurs expérimentations de ces contre-mesures ont été réalisées, sur des instructions isolées et sur des codes complexes issus d'une implémentation de FreeRTOS. La contre-mesure proposée se révèle être un très bon complément pour cette contre-mesure de détection et permet d'en corriger certains défauts
This thesis focuses on the security of embedded programs against fault injection attacks. Due to the spreadings of embedded systems in our common life, development of countermeasures is important.First, a fault model based on practical experiments with a pulsed electromagnetic fault injection technique has been built. The experimental results show that the injected faults were due to the corruption of the bus transfers between the Flash memory and the processor’s pipeline. Such faults enable to perform instruction replacements, instruction skips or to corrupt some data transfers from the Flash memory.Although replacing an instruction with another very specific one is very difficult to control, skipping an instruction seems much easier to perform in practice and has been observed very frequently. Furthermore many simple attacks can carried out with an instruction skip. A countermeasure that prevents such instruction skip attacks has been designed and formally verified with model-checking tool. The countermeasure replaces each instruction by a sequence of instructions. However, this countermeasure does not protect the data loads from the Flash memory. To do this, it can be combined with another assembly-level countermeasure that performs a fault detection. A first experimental test of these two countermeasures has been achieved, both on isolated instructions and complex codes from a FreeRTOS implementation. The proposed countermeasure appears to be a good complement for this detection countermeasure and allows to correct some of its flaws

APA, Harvard, Vancouver, ISO, and other styles

17

Adlafi, Morwan. "Étude d’une protection pour le matériel embarqué du fantassin soumis à des projectiles de type fragment." Thesis, Lorient, 2021. http://www.theses.fr/2021LORIS614.

Full text

Abstract:

La protection du matériel électronique embarqué est devenue un enjeu majeur pour assurer la sécurité du combattant. On peut citer divers exemples tels que la protection des piles à hydrogène dans les véhicules ou dans la batterie embarquée d'un soldat. C'est dans ce contexte que s'inscrit la thèse, où une étude est menée sur une protection de type multi-couches, sollicitée par des projectiles de type fragment, de quelques kilogrammes, allant à des vitesses de l'ordre de 10 m/s. Afin d'assurer la mise en service de telles protections, des essais et des simulations doivent être menés sur un large champ de sollicitations. La littérature montre que les structures multi-couches offrent un bon compromis entre capacité à absorber l’énergie d’impact et légèreté. Le complexe étudié pour cette thèse est composé d’une couche métallique, acier ou aluminium, et d’une couche de polymère. La première partie de cette thèse est consacrée à la caractérisation des plaques métalliques étudiées pour cette thèse : acier DP450 et aluminium AA2024-T3. Un nouvel essai de cisaillement séquencé est proposé afin d’identifier le comportement de la tôle en grande déformation. L’essai de traction à déformation plane est adapté pour identifier la déchirure des tôles en dynamique, jusqu’à des vitesses de déformation de l’ordre de 200/s. La deuxième partie est consacrée à l’identification complète d’une nouvelle résine polydicyclopentadiene (PDCPD) appelée Nextene. Dans la dernière partie, différentes structures multicouches sont sollicitées par des impacts à l’aide d’une catapulte qui projette des projectiles de 2.5 kilogrammes à une vitesses de 10 m/s. Leurs comportements respectifs à l’impact sont comparés et simulés numériquement
The protection of onboard electronic equipment has become a major issue in ensuring the safety of the combatant. We can cite various examples such as the protection of hydrogen cells in vehicles or in a soldier's onboard battery. It is in this context that the thesis is being carried out, studying multi-layers type of protection, solicited by fragment-type projectiles, weighing a few kilograms and at speeds of the order of 10 m/s. In order to ensure the commissioning of such protections, tests and simulations must be carried out over a wide range of stress states. The literature shows that multi-layer structures offer a good compromise between the ability to absorb impact energy and lightness. The studied sandwich is composed of a metallic layer, steel or aluminium, and a polymeric layer. The first part of this thesis is devoted to the characterisation of two sheet metals, namely a DP450 steel and AA2024-T3 aluminium alloy. A new sequenced shear test is proposed to identify the behaviour of the plate at large strains. The plane strain tension test is adapted to identify the dynamic failure of the sheets at strain rate up to 200/s. The second part is devoted to the complete identification of a new PDCPD resin called Nextene. An experimental campaign is carried out in order to identify the parameters of the SAMP behaviour law in the LS-Dyna software. In the last part of the study, structures are subjected to impacts in a catapult, using a 2.5 kilogram projectile at a speed of 10 m/s. Various combinations of sandwiches are compared, and the numerical simulation of the tests is proposed

APA, Harvard, Vancouver, ISO, and other styles

18

Rahmouni, Mohamed Khaled. "Définition d’un flot de conception basé sur la simulation conjointe du matériel et du logiciel pour des systèmes destinés à la protection des réseaux électriques." Grenoble INPG, 2010. http://www.theses.fr/2010INPG0105.

Full text

Abstract:

Les méthodes de conception et de validation des parties matérielles/logicielles classiquement utilisées chez Schneider Electric ne permettent plus de maitriser complètement la complexité des architectures modernes. Ce travail vise à optimiser le flot de conception des équipements de protection en exploitant des approches basées sur la simulation conjointe du matériel et du logiciel embarqué. Il s’agit d’étendre l’utilisation des techniques de simulation SystemC largement utilisées dans le domaine des systèmes sur puce (SoC) à l’industrie des équipements de protection et plus largement à celle des systèmes sur cartes. En plus du transfert technologique des approches simulation SystemC ainsi que du prototypage virtuel pour résoudre des problématiques d’exploration d’architectures relais, ce travail suggère l’utilisation des prototypes virtuels à des fins qualité en automatisant les tests de validation produit
The methods classically used at Schneider to design and validate the hardware/software relay parts can no longer fully master the complexity of modern architectures. This work aims to optimize the design flow of the relay using system simulation approaches. It is expanding the use of SystemC hardware/software simulation techniques widely used in the Systems on Chip (SoC) domain to the protection relays industry and, more generally, to the systems on board. In addition to the technological transfer for the SystemC simulation approaches and virtual prototyping for solving architecture exploration problems, this work suggests the use of virtual prototypes for ensuring quality specifications by means of automatizing the device testing phase. Furthermore, it has been possible to characterize the execution of real-time software on SystemC timed TLM platforms

APA, Harvard, Vancouver, ISO, and other styles

19

Ghindici, Dorina. "Information flow analysis for embedded systems : from practical to theoretical aspects." Thesis, Lille 1, 2008. http://www.theses.fr/2008LIL10106/document.

Full text

Abstract:

Nos travaux ont pour but de fournir une solution aux problèmes de confidentialité dans les systèmes multi-applicatifs: assurer la sécurité des applications dédiées aux systèmes portables et autonomes en vérifiant des propriétés de sécurité en termes de flot d'information au moment du chargement des applications, contrairement aux travaux existants qui ne sont ni modulaires ni dynamiques. Afin de fournir un solution complète, nous avons traité les aspects à la fois pratiques et théoriques du problème. Dans un premier temps, nous proposons un modèle et un outil adaptés aux contraintes inhérentes aux systèmes embarqués. Notre approche est modulaire et supporte l'héritage et Ia surcharge. La vérification est donc incrémentale et s'effectue sur le système cible, le seul endroit ou la sécurité peut être garantie. Il s'agit à notre connaissance, du premier vérifieur embarqué pour l'analyse de flot d'information. Afin de prouver l'utilité pratique de notre modèle nous avons mené des expérimentations et nous avons testé l'outil dans des contextes différents. Dans un deuxième temps, nous traitons les aspects théoriques: nous proposons un modèle formel basé sur des graphes de l'abstraction de la mémoire. Un graphe de l'abstraction de la mémoire est un graphe « points-to» prolongé par des noeuds de type primitif et par des liens issus de flots implicites. Notre construction est prouvée correcte par un théorème de non-interférence. De plus, les politiques de sécurité ne nécessitent pas d'être connues pendant l'analyse: le flot d'information est vérifié a posteriori en étiquetant le graphe de l'abstraction de la mémoire avec des niveaux de sécurité
This work aims at providing a solution to confidentiality issues in multiapplicative systems: ensuring security for an applications running on small and autonomous systems by verifying information flow properties at deployment time. Existing work on information flow does not scale to small open systems due to resources limitations and due to lack of modularity, which is essential in a dynamically evolving environment. ln order to provide a complete solution, we address both practical and theoretical aspects. We first propose a model and a tool dedicated to small open systems running Java bytecode, with support for inheritance and override. Our approach is modular, hence the verification is incremental and is performed on the target device, the only place where the security can be guaranteed. To our knowledge, it is the first information flow verifier for embedded systems. To prove its usability, we ran different experiments and we tested the tool in several contexts. Secondly, we tackle the information flow issue from a theoretical point of view. We propose a formal model, based on abstract memory graphs; an abstract memory graph is a points-to graph extended with nodes abstracting input values of primitive type and flows arising trom implicit flow. Our construction is proved correct with respect to non-interference. Contrary to most type-based approached, our abstract memory graph is build independently on any security level knowledge. Information flow is checked by labeling graphs a posteriori

APA, Harvard, Vancouver, ISO, and other styles

20

Nasr, Allah Mounir. "Contrôle de flux d'information par utilisation conjointe d'analyse statique et dynamique accélérée matériellement." Thesis, CentraleSupélec, 2020. http://www.theses.fr/2020CSUP0007.

Full text

Abstract:

Les systèmes embarqués étant de plus en plus présents dans nos vies, il est nécessaire de protéger les données personnelles qui y sont stockées. En effet, les concepteurs d’applications peuvent involontairement introduire des vulnérabilités pouvant être exploitées par un attaquant pour compromettre la confidentialité ou l’intégrité du système. Un des moyens de s’en prémunir est l’utilisation d’outils réactifs permettant de surveiller le comportement du système lors de son fonctionnement. Dans le cadre de cette thèse, nous proposons une approche générique de détection d'anomalies combinant des aspects matériels et logiciels et qui repose sur le suivi de flux d’information dynamique (DIFT). Le DIFT consiste à attacher des étiquettes représentant des niveaux de sécurité à des conteneurs d'information, par exemple des fichiers, et à spécifier une politique de flux d'information permettant de décrire les flux autorisés. Pour cela, nous avons tout d’abord développé un moniteur DIFT, flexible et non invasif pour le processeur, en utilisant les composants de traces ARM CoreSight. Pour prendre en compte les flux d’information qui se produisent dans les différentes couches, du système d’exploitation aux instructions processeur, nous avons élaboré des analyses statiques dans le compilateur. Ces analyses génèrent des annotations qui décrivent la dissémination des données dans le système lors de son exécution et qui sont utilisées par le moniteur DIFT. Nous avons également développé un module de sécurité pour le noyau Linux afin de prendre en compte les flux d’information à destination ou en provenance des fichiers. L’approche proposée permet ainsi de détecter un large spectre d'attaques de natures différentes
As embedded systems are more and more present in our lives, it is necessary to protect the personal data stored in such systems. Application developers can unintentionally introduce vulnerabilities that can be exploited by attackers to compromise the confidentiality or integrity of the system. One of the solutions to prevent this is to use reactive mechanisms to monitor the behavior of the system while it is running. In this thesis, we propose a generic anomaly detection approach combining hardware and software aspects, based on dynamic information flow tracking (DIFT). DIFT consists of attaching labels representing security levels to information containers, for example files, and specifying an information flow policy to describe the authorized flows. To implement such an approach, we first developed a DIFT monitor which is flexible and non-invasive for the processor, using ARM CoreSight trace components. To take into account the information flows that occur in the different layers, from the operating system to the processor instructions, we have developed different static analysis into the compiler. These analyses generate annotations, used by the DIFT monitor, that describe the dissemination of data in the system at run-time. We also developed a Linux security module to handle information flows involving files. The proposed approach can thus be used to detect different kinds of attacks

APA, Harvard, Vancouver, ISO, and other styles

21

Berzati, Alexandre. "Analyse cryptographique des altérations d'algorithmes." Phd thesis, Université de Versailles-Saint Quentin en Yvelines, 2010. http://tel.archives-ouvertes.fr/tel-00614559.

Full text

Abstract:

Avec l'avènement des attaques par canaux auxiliaires, à la fin des années 90, les preuves de sécurité algébriques ne sont plus suffisantes pour garantir la sécurité de crypto-systèmes embarqués. L'une de ces attaques, la Differential Fault Analysis, propose d'exploiter les perturbations malicieuses de composants cryptographiques pour en extraire des données secrètes. L'objet de cette thèse est d'étendre le champ d'application de l'analyse de perturbations en proposant de nouvelles attaques basées sur des modèles de faute innovants mais réalistes. Alors qu'il est rapidement devenu nécessaire de protéger les clés privées contre les perturbations, de récents travaux ont démontré que la perturbation d'éléments publics pouvait aussi engendrer une fuite d'information critique. Dans ce cadre, nous nous intéresserons particulièrement aux implantations classiques de deux crypto-systèmes asymétriques des plus répandus : le RSA et le DSA. Nous étudierons leur comportement vis-à-vis de perturbations intervenant pendant leur exécution, ce qui n'avait jamais été fait auparavant. Dans un second temps, nous avons suivi l'émergence de nouveaux algorithmes de chiffrement à flot. La structure mathématique de ces nouveaux algorithmes étant désormais plus forte, nous avons voulu évaluer la robustesse de leur implantation face aux perturbations. A ce titre, nous nous sommes intéressés à deux des finalistes du projet eSTREAM : Grain-128 et Rabbit. Enfin, cette thèse soulignera la difficulté de protéger les implantations de crypto-systèmes contre les perturbations en prenant l'exemple du RSA-CRT.

APA, Harvard, Vancouver, ISO, and other styles

22

Davidson, Tremblay Patrick. "Protection et intégrité des systèmes embarqués réseautés." Mémoire, Université de Sherbrooke, 2014. http://hdl.handle.net/11143/5896.

Full text

Abstract:

Depuis plusieurs années, l'utilisation et le déploiement de systèmes embarqués est en plein essor. Ces systèmes complexes, autrefois isolés les uns des autres, peuvent aujourd'hui communiquer entre eux afin de répondre à de nouveaux besoins. L'échange de données entre ces dispositifs et la facilité de les administrer à distance présentent deux avancées technologiques importantes. Par contre, d'un point de vue de la sécurité, cela les rend plus susceptibles de subir les attaques de pirates informatiques et de voir l'intégrité de leur micrologiciel compromise. Cette réalité est particulièrement vraie pour les systèmes embarqués réseautés domestiques qui sont en général moins bien protégés que leurs homologues en milieux industriels. L'objectif de ce travail de recherche consiste à identifier et éliminer les failles de sécurité dans les systèmes embarqués réseautés domestiques. La phase d'analyse est primordiale, puisque les vulnérabilités dans ces systèmes ne peuvent être contrôlées et éliminées que si elles sont bien identifiées. Cette analyse permettra ensuite de mieux comprendre le déroulement ainsi que l'ampleur de telles attaques afin de mieux s'en prémunir. Une fois cette phase complétée, une exploration de diverses technologies pouvant mener à la protection et à l'intégrité de ces systèmes sera réalisée. Quelques-unes de ces technologies de protection seront finalement employées lors d'une tentative de sécurisation d'un système embarqué réseauté domestique.

APA, Harvard, Vancouver, ISO, and other styles

23

Solet, Dimitry. "Systèmes embarqués temps réel fiables et adaptables." Thesis, Nantes, 2020. http://www.theses.fr/2020NANT4044.

Full text

Abstract:

Les systèmes embarqués sont en charge de missions de plus en plus critiques qui impliquent qu’ils ne doivent pas avoir de défaillance. Il est donc nécessaire de mettre en œuvre des mécanismes de tolérance aux fautes permettant de détecter les fautes et ainsi pouvoir rétablir le système. Dans ces travaux, on propose de mettre en œuvre un mécanisme de détection des erreurs qui surviennent au niveau du logiciel. Ce mécanisme est basé sur l’implémentation d’un service de vérification en ligne. L’architecture matérielle du système est un système sur puce qui intègre un microcontrôleur et un circuit logique programmable. Le programme est instrumenté afin de transmettre, vers le circuit logique, les informations adéquates sur son exécution. Des moniteurs, synthétisés sur le circuit logique à partir de propriétés à vérifier, donnent un verdict sur l’exécution du programme. Une implémentation de ce mécanisme est réalisée pour la surveillance d’un système d’exploitation temps réel. Enfin une campagne d’injection de fautes est effectuée afin d’évaluer les performances du mécanisme de détection
Embedded systems are in charge of critical missions which imply that they should not have any failure. Thus, it is necessary to implement fault-tolerance mechanisms in order to detect faults and restore the system. In this work, we propose to implement a mechanism to detect errors that occur in the program. This mechanism is based on the implementation of a runtime verification service. The system is a system-on-chip that integrates a microcontroller and a programmable logic circuit. The program is instrumented in order to transmit, to the logic circuit, the adequate information on its execution. Monitors are synthesized on the circuit logic from properties to verify. An implementation of this mechanism is realized to monitor a real-time operating system. Finally, a fault injection campaign is used to evaluate the performance of the detection mechanism

APA, Harvard, Vancouver, ISO, and other styles

24

Bimbard, Franck. "Dimensionnement temporel de systèmes embarqués : application à OSEK." Paris, CNAM, 2007. http://www.theses.fr/2007CNAM0573.

Full text

Abstract:

Cette thèse traite du dimensionnement temps réel de systèmes embarqués. Nous proposons un ensemble d’outils algorithmiques permettant de garantir, avant son déploiement, qu’une application, une fois installée sur une architecture monoprocesseur donnée, sera exécutée en temps réel. Nous nous plaçons dans un contexte temps réel strict avec des échéances de terminaison au plus tard. De plus, nous ne considérons que des applications constituées de tâches à échéance arbitraire, périodiques, préemptives ou non, indépendantes et non concrètes. Le standard OSEK, étudié dans cette thèse, est basé sur un ordonnancement FP/FIFO et prescrit le mécanisme du plafond de priorité pour protéger les ressources. Cette étude commence naturellement par l’identification et la caractérisation des charges dues à notre exécutif OSEK. Puis, nous proposons des conditions de faisabilité, intégrant les charges précédentes, valables pour tout ensemble de tâches ordonnancées FP/FIFO et se partageant, au plus, une ressource. Bien que le standard OSEK n’admette que des priorités fixes, nous montrons comment mettre en oeuvre un ordonnancement EDF pour des tâches n’utilisant, cette fois, aucune ressource. Là encore, de nouvelles conditions de faisabilité, intégrant les charges cumulées du système d’exploitation et de notre implémentation, sont présentées. Enfin, nous expérimentons les conditions de faisabilité précédentes sur une plateforme réelle. Les résultats confirment que les charges dues au système d’exploitation ne peuvent être négligées. Ces expérimentations montrent également que nos conditions de faisabilité s’avèrent opérationnelles pour le dimensionnement temps réel d’applications embarquées
In this thesis, we are interested in real time dimensioning of embedded systems. We propose a set of algorithmic tools which allows developers to verify that their application will respect its real time constraints accordingly to a given monoprocessor architecture. We work in hard real time context with termination deadlines. In addition, we only consider periodic, preemptive or non-preemptive, independent and non-concrete tasks with arbitrary deadlines. The OSEK standard has been initiated in 1993 by several german companies. This standard is based on a FP/FIFO scheduling policy and protects each resource by using priority ceiling protocol. First of all we identify and measure the overheads of an OSEK kernel. We propose feasibility conditions taking previous overheads into account. These feasibility conditions can be used with tasks scheduled accordingly to FP/FIFO policy and using at most one resource. Although OSEK standard only accepts fixed priorities, we show how to implement EDF scheduling policy for tasks using no resource. Once again, we propose feasibility conditions taking into account the overheads due to the kernel and our implementation. Finally, our previous feasibility conditions are experimented on a real platform. These experimentations confirm that kernel overheads can not be neglected. It is also shown that our feasibility conditions are valid for real time dimensioning

APA, Harvard, Vancouver, ISO, and other styles

25

Marquet, Kevin. "Gestion de mémoire à objets pour systèmes embarqués." Lille 1, 2007. https://pepite-depot.univ-lille.fr/LIBRE/Th_Num/2007/50376-2007-Marquet.pdf.

Full text

Abstract:

La mise au point de systèmes embarqués pose plusieurs problèmes liés au matériel sous-jacent. On citera en particulier l'existence de plusieurs types de mémoires sur le même appareiL ou les faibles ressources des petits appareils tels que les capteurs de terrain. Dans ce contexte, les études concernant les algorithmes de ramasse-miettes ne sont plus valides. Un premier résultat de cette thèse est d'avoir comblé ce manque en réalisant une étude poussée de la complexité des algorithmes de ramasse-miettes existants. À partir de cette étude, les paramètres fins qui influent sur l'efficacité de ces algorithmes ont pu etre identifiés. Il a également été possible de montrer qu'il est nécessaire d'adapter, en terme de choix de ramasse-miettes, la gestion mémoire à la fois aux applications et au matériel. Il a été défini et implémenté, au sein d'un vrai système Java, une nouvelle architecture de gestion de la mémoire adaptée aux systèmes visés. Le modèle proposé fait le pont entre les différentes contraintes exprimées. D'une part les contraintes matérielles dûes aux propriétés très différentes des mémoires que l'on peut trouver sur les classes d'appareil considérées. D'autre part, les spécificités des différents mécanismes de ramasse-miettes existants. Le principe de base de cette architecture est de permettre la gestion de chaque espace mémoire (physique ou logique) par un gestionnaire adapté aux propriétés de la mémoire sous-jacente, plutôt que d'implémenter un gestionnaire spécifique à une seule architecture mémoire. Afin d'isoler la gestion du placement des données tout en améliorant la flexibilité, la portabilité et les performances de la gestion mémoire dans le contexte présenté, un langage dédié à la gestion de mémoires à objets a été proposé. Ce langage dédié permet d'écrire des politiques de placement complètes, qui sont ensuite validées et optimisées par le compilateur de ce langage. Ce compilateur produit un code intégré à la machine virtuelle. Une politique de placement comporte à la fois la définition des espaces mémoire et un certain nombre de règles de placement permettant de spécifier le placement des données au niveau système et applicatif. Le problème du besoin de mémoire non-réinscriptible a été adressé par plusieurs optimisations. Premièrement, des moyens de maximiser son utilisation on été proposés. Deuxièmement, le marquage des objets survivants à une collection de données a pu être amélioré.

APA, Harvard, Vancouver, ISO, and other styles

26

Syed, Alwi Syed Hussein. "Vérification compositionnelle pour la conception sûre de systèmes embarqués." Paris 6, 2013. http://www.theses.fr/2013PA066230.

Full text

Abstract:

Afin d’améliorer la vérification de systèmes synchrones synthétisables, une méthode de vérification par model-checking basée sur une procédure de raffinement d’abstraction s’appuyant sur la structure en composants du système est proposée. Ayant opté pour la génération d'abstraction à partir des propriétés vérifiées des composants, différentes méthodes de sélection de propriétés pour l'abstraction initiale et les stratégies de raffinement pour améliorer le modèle abstrait sont présentées et analysées. La stratégie la plus directe est la technique de la Négation du Contre-exemple qui raffine le modèle abstrait en éliminant uniquement le contre-exemple fourni par le model-checker. La technique de la sélection de propriété est une autre stratégie où les propriétés disponibles sont organisées en fonction de leur pertinence par rapport à la propriété globale en exploitant les graphes de dépendances de ses variables. De plus, la phase de raffinement est assistée par un mécanisme de filtrage qui assure l’élimination du contre-exemple. Une technique complète basée sur le FSM a également été proposée pour résoudre les principaux problèmes dans l'abstraction dérivée des propriétés, notamment le manque de propriétés exploitables et la génération d’une bonne abstraction. Les techniques proposées ont été testées sur une plate-forme expérimentale d'un protocole industriel, le bus CAN. Les résultats expérimentaux montrent l'applicabilité des techniques proposées, les gains par rapport aux techniques traditionnelles et l’efficacité relative des trois stratégies proposées varient selon le contexte d’utilisation
In the aim of improving the verification of synthesizable synchronous systems, a model-checking method based on the abstraction-refinement procedure which relies on the compositional structure of the system is proposed. Having opted for the abstraction generation from verified component properties, different methods of property selection for the initial abstraction and the refinement strategies to improve the abstract model are presented and analyzed. The most straight-forward strategy is the Negation of the Counterexample Technique which refines the abstract model by eliminating exclusively the spurious counterexample provided by the model checker. The Property Selection Technique is another abstraction-refinement strategy where the available properties are ordered according to their relevance towards the global property by exploiting the dependency graphs of its variables. Furthermore, the refinement phase is assisted by a filtering mechanism that ensures the current counterexample will be eliminated. A comprehensive FSM-based technique has also been proposed to address the main problems in property based abstraction in compositional verification notably the lack of exploitable properties and the generation of a good abstraction. The techniques proposed have been tested on an experimental platform of an industrial protocol, the Controller Area Network (CAN). The experimental results demonstrate the applicability of the techniques proposed, the gains in comparison to conventional techniques and the relative effectiveness of the three strategies proposed varies according to the application context

APA, Harvard, Vancouver, ISO, and other styles

27

Perito, Daniele. "Exécution sécurisée de code sur systèmes embarqués." Phd thesis, Université de Grenoble, 2011. http://tel.archives-ouvertes.fr/tel-00639053.

Full text

Abstract:

Les systèmes embarqués sont utilisés dans de nombreux systèmes critiques, depuis les automobiles jusqu'aux les systèmes de contrôle industriels. La plupart des recherches sur ces systèmes embarqués se sont concentrés sur l'amélioration de leur fiabilité face à des fautes ou erreurs de fonctionnent non intentionnelles, moins de travaux on été réalisés considérant les attaques intentionnelles. Ces systèmes embarqués sont de plus en plus connectés, souvent à Internet, via des réseaux sans fils, par exemple pour leur administration à distance. Cela augmente les risques d'attaques à distance ou d'injection de code malicieux. Les fautes de fonctionnement de ces équipements peuvent causer des dommages physiques comme par example rendre des appareils médicaux dangereux. Par conséquent, il est primordial de protéger ces systèmes embarqués contre les attaques. Dans cette thèse nous présentons des attaques et défenses contre les systèmes embarqués contraints. Nous présentons plusieurs attaques contre des techniques d'attestation logicielle utilisées dans les systèmes embarqués. Puis nous présentons la conception et l'implémentation d'une technique d'attestation logicielle qui est résistante aux attaque présentées précédemment. Finalement, nous présentons la conception d'une solution permettant de réaliser l'attestation de code ainsi que la création d'une racine de confiance dynamique (dynamic root of trust) pour les systèmes embarqués. Cette solution est prouvée sure et ne dépend pas d'assomptions fortes faites dans le cas de l'attestation logicielle.

APA, Harvard, Vancouver, ISO, and other styles

28

Saint-jean, Nicolas. "Etude et conception de systèmes multiprocesseurs auto-adaptatifs pour les systèmes embarqués." Montpellier 2, 2008. http://www.theses.fr/2008MON20207.

Full text

Abstract:

Cette thèse se place volontairement dans un contexte futuriste où la complexité des systèmes sur puce a augmenté de façon exponentielle, où la technologie ne garantit plus la stabilité de ses paramètres, et où le nombre de transistors implantés oblige à repenser l'amélioration des performances architecturales en termes de multiplication des cœurs de calcul. L'architecture cible de cette thèse est une architecture massivement parallèle (plus de 100 éléments de calcul complexes). La maîtrise de ces architectures est un élément essentiel pour assurer la compétitivité des futurs systèmes embarqués. Cette thèse propose l'architecture HS-Scale composé un ensemble de briques de base permettant d'aller vers des architectures auto adaptatives, c'est à dire capables de réagir et de s'adapter à leur environnement extérieur et à leur état interne sans intervention extérieure

APA, Harvard, Vancouver, ISO, and other styles

29

Devic, Florian. "Securing embedded systems based on FPGA technologies." Thesis, Montpellier 2, 2012. http://www.theses.fr/2012MON20107.

Full text

Abstract:

Les systèmes embarqués peuvent contenir des données sensibles. Elles sont généralement échangées en clair entre le système sur puces et la mémoire, mais aussi en interne. Cela constitue un point faible: un attaquant peut observer cet échange et récupérer des informations ou insérer du code malveillant. L'objectif de la thèse est de fournir une solution dédiée et adaptée à ces problèmes en considérant l'intégralité de la durée de vie du système embarqué (démarrage, mises à jour et exécution) et l'intégralité des données (bitstream du FPGA, noyau du système d'exploitation, code et données critiques). En outre, il est nécessaire d'optimiser les performances des mécanismes matériels de sécurité introduits afin de correspondre aux attentes des systèmes embarqués. Cette thèse se distingue en proposant des solutions innovantes et adaptées au monde des FPGAs
Embedded systems may contain sensitive data. They are usually exchanged in plaintext between the system on chips and the memory, but also internally. This is a weakness: an attacker can spy this exchange and retrieve information or insert malicious code. The aim of the thesis is to provide a dedicated and suitable solution for these problems by considering the entire lifecycle of the embedded system (boot, updates and execution) and all the data (FPGA bitstream, operating system kernel, critical data and code). Furthermore, it is necessary to optimize the performance of hardware security mechanisms introduced to match the expectations of embedded systems. This thesis is distinguished by offering innovative and suitable solutions for the world of FPGAs

APA, Harvard, Vancouver, ISO, and other styles

30

Voiculescu, Sorin. "Fiabilité des systèmes embarqués." Phd thesis, Université d'Angers, 2009. http://tel.archives-ouvertes.fr/tel-00468219.

Full text

Abstract:

Les travaux présentés dans cette thèse abordent la problématique de l'estimation de la fiabilité des systèmes qui est devenue un enjeu majeur pour les entreprises et ce dès les premières phases de développement. En effet, plus tôt les caractéristiques d'un produit ou d'un système sont appréhendées dans son cycle de vie et moins les risques ( financiers ou liés à la sécurité des installations ), dus à la non réalisation des performances attendues sont élevés. Dans un contexte exigeant des systèmes de plus en plus fiables et sûrs, et de durées de garanties croissantes, il est impératif de vérifier le plus rapidement possible que les performances des systèmes soient conformes au cahier des charges. La démarche idéale pour identifier la fiabilité d'un produit ou d'un système avant sa fabrication en série, est de procéder à des séries d'essais sur des prototypes, quand ils existent. Cette démarche nécessite un investissement trop important en temps en nombre de prototypes, car ces derniers étant de plus en plus fiables, l'observation de défaillances est de moins en moins probable .

APA, Harvard, Vancouver, ISO, and other styles

31

Cioranesco, Jean-Michel. "Nouvelles Contre-Mesures pour la Protection de Circuits Intégrés." Thesis, Paris 1, 2014. http://www.theses.fr/2014PA010022/document.

Full text

Abstract:

Les domaines d'application de la cryptographie embarquée sont très divers et se retrouvent au croisement de toutes les applications personnelles, avec un besoin évident de confidentialité des données et également de sécurité d'accès des moyens de paiement. Les attaques matérielles invasives ont fait de tous temps partie de l'environnement industriel. L'objectif de cette thèse est de proposer de nouvelles solutions pour protéger les circuits intégrés contre ces attaques physiques. La première partie décrit les notions d'attaques par canaux cachés, d'attaques invasives et de retro-conception. Plusieurs exemples de ces types d'attaques ont pu être mis en œuvre pendant le travail de recherche de cette thèse, ils sont présentés en détail dans cette partie. La deuxième partie est consacrée à des propositions de différentes contre-mesures pour contrer des attaques par canaux cachés ayant pour vecteur la consommation de courant. La troisième partie est dédiée à la protection contre les attaques invasives en utilisant divers types de boucliers et capteurs. Nous conclurons ce manuscrit de thèse par la proposition d'un bouclier actif cryptographique inviolable ayant pour but premier de contrer Je sondage, mais aussi celui de détecter l'injection de fautes et d'être immunisé contre les analyses par consommation de courant
Embedded security applications are diverse and at the center of all personal embedded applications. They introduced an obvious need for data confidentiality and security in general. Invasive attacks on hardware have always been part of the industrial scene. The aim of this thesis is to propose new solutions in order to protect embedded circuits against some physical attacks described above. ln a first part of the manuscript, we detail the techniques used to achieve side-channel, invasive attacks and reverse engineering. I could implement several of these attacks during my thesis research, they will be detailed extensively. ln the second part we propose different hardware countermeasures against side-channel attacks. The third part is dedicated to protection strategies against invasive attacks using active shielding and we conclude this work by proposing an innovative cryptographic shield which is faulty and dpa resistant

APA, Harvard, Vancouver, ISO, and other styles

32

Piskorski, Stéphane. "Optimisation de codes multimédias pour systèmes embarqués." Paris 11, 2009. http://www.theses.fr/2009PA112215.

Full text

Abstract:

Les algorithmes de traitement d’images requièrent des puissances de calculs de plus en plus grandes pour satisfaire des applications toujours plus gourmandes. Afin d’être capable de traiter efficacement un flux vidéo en temps réel, un système à microprocesseur embarqué doit être optimisé avec le plus grand soin. Cette thèse se propose d’étudier ces optimisations à plusieurs niveaux. Tout d’abord au plus proche du matériel à travers la modification du jeu d’instructions et des unités de calcul d’un processeur, pour que celui-ci travaille de façon efficace pour un ajout minimal de matériel et une consommation électrique maîtrisée. Un cas d’ application est présenté pour des algorithmes de localisation embarqués robustes faisant appel au calcul par intervalles. Ensuite par l’étude de la génération de blocs matériels pour processeurs logiciels sur FPGA, capables d’accélérer non plus seulement une instruction mais toute une fonction de calcul. Enfin à l’échelle d’un traitement complet, un outil de génération de code de filtres bas-niveau – IPLG – est présenté. Celui-ci permet de trouver automatiquement la forme optimale d’un code C de traitement systématique à base de stencils, en explorant les possibilités de fusion de nids de boucle de calcul, et en appliquant les techniques de rotation de variables, de déroulage de boucles et d’optimisation de la localité des données au code créé
Image processing algorithms tend to become more and more computation-power hungry, while video applications ask for greater amounts of data to process. In order to be able to sustain real-time video streams, microprocessor-based embedded systems have to be carefully tuned. This thesis focuses on studying the required optimizations on several scales. Firstly by modifying the instruction set and computation units of a processor, to improve its computation efficiency at a reasonable hardware cost, leading to interesting electrical consumption results. An applicative example is given through the implementation of a robust embedded localization algorithm based on interval analysis. Secondly by studying the best way to generate hardware modules for soft-core processors on FPGA, in order to not simply accelerate a few instructions but a complete computation bloc. Finally, at a complete treatment scale, a low-level image-processing code generation tool – IPLG – is proposed. This tool automatically generates optimally written stencil-based C code, by exploring all possible computation-loop fusions, and by applying variable rotation, loop-unrolling and data-locality improvement techniques

APA, Harvard, Vancouver, ISO, and other styles

33

Ibrahim, Mohamed Ali. "Agents mobiles natifs pour systèmes embarqués." Thèse, Université de Sherbrooke, 2014. http://savoirs.usherbrooke.ca/handle/11143/5336.

Full text

Abstract:

L’objectif de ce projet de recherche est de développer une technologie d’agents mobiles pour systèmes embarqués. Dans un premier temps, une plateforme d’agents mobiles pour systèmes embarqués homogènes est réalisée et, ensuite dans un deuxième temps, une application d’informatique diffuse qui exploite la mobilité du contexte d’exécution est mise en œuvre pour valider cette plateforme. La mobilité d’un agent est définie comme suit: son exécution est interrompue sur le nœud courant, appelé nœud source, ensuite les données représentant l’état de l’agent sont transférées du nœud source vers un nœud destination et enfin, arrivé au nœud destination, son exécution se poursuit là où elle avait été interrompue sur le nœud de départ. Cette opération, appelée migration du contexte d’exécution, est intégrée aux fonctionnalités d’un noyau temps réel, permettant ainsi la mobilité d’agents logiciels au sein d’une grappe de systèmes embarqués homogènes. Les applications visées par le projet relèvent du domaine de l’informatique diffuse et plus particulièrement de son application à l’espace intelligent.

APA, Harvard, Vancouver, ISO, and other styles

34

Lévy, Christophe. "Modèles acoustiques compacts pour les systèmes embarqués." Avignon, 2006. http://www.theses.fr/2006AVIG0143.

Full text

Abstract:

Depuis le lancement des téléphones portables au milieu des années 90,leurs ventes n'ont cessé de progresser. Leur taille, comme celle de l'ensemble des systèmes embarqués (téléphone, GPS, PDA. . . ), a constamment été réduite, quand, dans le même temps, le nombre de services offerts n'a fait qu'augmenter. D'une manière générale, la plupart des systèmes embarqués offre aujourd'hui une interface homme-machine complexe et peu conviviale. L'intégration d'un moteur de reconnaissance de la parole dans ces systèmes offre une voie intéressante pour améliorer leurergonomie. Cette thèse s'inscrit dans le cadre de la Reconnaissance Automatique de la Parole (RAP) intégrée dans les systèmes embarqués. Les ressources disponibles dans ces systèmes sont nettement inférieures à celles des ordinateurs généralement utilisés pour la RAP, tant du point de vue de la puissance de calcul que de la quantité de mémoire. Les travaux que nous présentons s'inscrivent dans cette problématique de la RAP en situation de ressources réduites et plus particulièrement ans le cadre de la réduction de la taille des modèles acoustiques
The amount of services offered by the last generation mobile phones has significantly increased compared to previous generations. Nowadays, phones offer new kinds of facilitiessuch as organizers, phone books, e-mail/fax, and games. At the same time, the size of mobile phones has steadily reduced. Both these observations raise an important question: ?How can we use the full facilities of a mobile phone without a large keyboard??. Voice based human-to-computer interfaces supply a friendly solution to this problem but require an embedded speech recognizer. Over the last decade, the performance of Automatic Speech Recognition (ASR) systems has improved and nowadays facilites the implementation of vocal human-to-computer interfaces. Moreover, even if scientific progress could be noticed, the potential gain (in performance) remains limited by computing resources: a relatively modern computer with a lot of memory is generally required. The main problem to embed ASR in a mobile phone is the low level of resources available in this context which classically consists of a 50/100 MHz processor, a 50/100 MHz DSP, and less than 100KB of memory. This thesis focuses on embedded speech recognition in the context of limited resources

APA, Harvard, Vancouver, ISO, and other styles

35

Charra, Olivier. "Conception de noyaux de systèmes embarqués reconfigurables." Grenoble 1, 2004. http://www.theses.fr/2004GRE10047.

Full text

Abstract:

La perspective de l'émergence d'un environnement global du traitement de l'information dans lequel la plupart des objets physiques qui nous entourent seront équipés de processeurs, dotés de capacités de communication et interconnectés par le biais de réseaux divers, nous oblige à repenser les systèmes informatiques. Aux systèmes traditionnels, lourds, monolithiques, et peu évolutifs, nous devons préférer les systèmes légers, flexibles, et reconfigurables. Cette thèse présente une architecture permettant la conception et le développement de noyaux de systèmes d'exploitation flexibles et reconfigurables à destination du monde de l'embarqué
The vision of the emergence of a global environment for the information management where most of the physical object around us will be equipped with processors, communication capabilities and interconnected through various networks forces us to redesign the computing systems. Instead of heavy, monolithic and non-evolutive systems, we must design light, flexible and reconfigurable systems. This work presents a new architecture allowing the conception and development of flexible and reconfigurable operating system kernels for embedded systems

APA, Harvard, Vancouver, ISO, and other styles

36

Clavier, Christophe. "De la sécurité physique des crypto-systèmes embarqués." Versailles-St Quentin en Yvelines, 2007. http://www.theses.fr/2007VERS0028.

Full text

Abstract:

Dans un monde défiant, l'augmentation du nombre et de la diversité des applications numériques ont rendu nécessaire l'existence d'un objet pratique intégrant les fonctions cryptographiques requises pour les besoins quotidiens de sécurité des transactions, de confidentialité des échanges, d'identification du porteur ou encore d'authentification pour l'accès à un service. Parmi les dispositifs cryptographiques embarqués aptes à proposer ces fonctionnalités, la carte à puce est certainement le plus utilisé de nos jours. Sa portabilité (un porte-feuille peut en contenir une dizaine) et sa capacité à protéger les données et programmes qu'elle contient contre les attaques intrusives, lui confèrent naturellement sa fonction essentielle de ``bunker'' pour le stockage de clés et l'exécution d'algorithmes cryptographiques dans les usages mobiles nécessitant un haut degré de sécurité. Évidemment nécessaire, la conception de schémas cryptographiques mathématiquement robustes, voire prouvés sûrs dans certains modèles, s'est malgré tout révélée insuffisante depuis la publication en 1996 des premières attaques physiques. Exploitant des vulnérabilités liées à la mise en oeuvre concrète des routines de sécurité et à leur implémentation, ces menaces comprennent l'analyse de canaux auxiliaires permettant d'obtenir de l'information sur l'état interne d'un processus, et l'exploitation de fautes provoquées ouvrant la voie à certaines cryptanalyses autrement impossibles. Cette thèse présente une série de travaux de recherche dans le domaine de la sécurité physique des crypto-systèmes embarqués. Deux parties de ce document sont consacrées à la description de certaines attaques et à l'étude de l'efficacité de possibles contre-mesures. Une troisième partie aborde le domaine particulier, et encore très peu exploré, de l'applicabilité des attaques physiques dans le cas où la fonction cryptographique considérée est en grande partie, voire totalement, inconnue de l'adversaire
In a world full of threats, the development of widespread digital applications has led to the need for a practical device containing cryptographic functions that provide the everyday needs for secure transactions, confidentiality of communications, identification of the subject or authentication for access to a particular service. Among the cryptographic embedded devices ensuring these functionalities, smart cards are certainly the most widely used. Their portability (a wallet may easily contain a dozen) and their ability to protect its data and programs against intruders, make it as the ideal ``bunker'' for key storage and the execution of cryptographic functions during mobile usage requiring a high level of security. Whilst the design of mathematically robust (or even proven secure in some models) cryptographic schemes is an obvious requirement, it is apparently insufficient in the light of the first physical attacks that were published in 1996. Taking advantage of weaknesses related to the basic implementation of security routines, these threats include side-channel analysis which obtains information about the internal state of the process, and the exploitation of induced faults allowing certain cryptanalysis to be performed which otherwise would not have been possible. This thesis presents a series of research works covering the physical security of embedded cryptosystems. Two parts of this document are dedicated to the description of some attacks and to a study of the efficiency of conceivable countermeasures. A third part deals with that particular and still mainly unexplored area which considers the applicability of physical attacks when the cryptographic function is, partly or totally, unknown by the adversary

APA, Harvard, Vancouver, ISO, and other styles

37

Borde, Etienne. "Configuration et reconfiguration des systèmes temps réel répartis embarqués critiques et adaptatifs." Paris, Télécom ParisTech, 2009. https://pastel.archives-ouvertes.fr/pastel-00563947.

Full text

Abstract:

Aujourd'hui, de plus en plus de systèmes industriels s'appuient sur des applications logicielles temps-réel réparties embarquées (TR2E). La réalisation de ces applications demande de répondre à un ensemble important de contraintes très hétérogènes, voire contradictoires. Pour satisfaire ces contraintes, il est presque toujours nécessaire de fournir à ces systèmes des capacités d'adaptation. Par ailleurs, certaines de ces applications pilotent des systèmes dont la défection peut avoir des conséquences financiaires - voire humaines - dramatiques. Pour concevoir de telles applications, appelées applications critiques, il faut s'appuyer sur des processus de développement rigoureux capables de repérer et d'éliminer les erreurs de conception potentielles. Malheureusement, il n'existe pas à notre connaissance de processus de développement capable de traiter ce problème dans le cas où l'adaptation du système à son environnement conduit à modifier sa configuration logicielle. Ce travail de thèse présente une nouvelle méthodologie qui répond à cette problématique en s'appuyant sur la notion de mode de fonctionnement : chacun des comportements possibles du système est représenté par le biais d'un mode de fonctionnement auquel est associé une configuration logicielle. La spécification des règles de transition entre ces modes de fonctionnement permet alors de générer l'implantation des mécanismes de changement de mode, ainsi que des reconfigurations logicielles associées. Le code ainsi produit respecte les contraintes de réalisation des systèmes critiques et implante des mécanismes de reconfiguration sûrs et analysables
Nowadays, more and more industrial systems rely on distributed real-time embedded software (DRES) applications. Implementing such applications requires answering to an important set of heterogeneous, or even conflicting, constraints. To satisfy these constraints, it is sometimes necessary to equip DRES with adaptation capabilities. Moreover, real-time applications often control systems of which failures can have dramatic economical -- or worst human -- consequences. In order to design such application, named critical applications, it is necessary to rely on rigorous methodologies, of which certain have already been used in industry. However, growth complexity of critical DRES applications requires proposing always new methodologies in order to answer to all of these stakes. Yet, as far as we know, existing design processes do not tackle the issue of adaptation mechanisms that require to modify deeply the software configuration. This PhD thesis work presents a new methodology that answers this problem by relying on the notion of operational mode: each possible behaviour of the system is represented by an operational mode, and a software configuration is associated to this mode. Modeling transition rules betwen these modes, it becomes possible to generate and analyze the reconfigurations of the software architecture that implement the system adaptations. The generated code respect the implementation requirements of critical systems, and relies on safe and analyzable adaptation mechanisms

APA, Harvard, Vancouver, ISO, and other styles

38

Hamouche, Rédha. "Modélisation des systèmes embarqués à base de composants et d'aspects." Evry-Val d'Essonne, 2004. http://www.theses.fr/2004EVRY0015.

Full text

Abstract:

Cette thèse s'inscrit dans le cadre de la définition d'une approche de modélisation qui permet de faire face à la complexité des systèmes embarqués, réduire leur temps de conception et couvrir différents domaines d'applications (Modèles de Traitement). Cette approche, appelée ModelJ, est basée sur le paradigme de composant et le paradigme d'aspect. Elle explore le potentiel de ces nouveaux paradigmes logiciels, apparus récemment, dans le cadre de la modélisation des systèmes embarqués. L'approche propose d'une part, un métamodèle indépendant de tout langage de modélisation, qui permet de fournir des modèles abstraits , réutilisables et modulaires contribuant à faciliter la modélisation des systèmes embarqués, et d'autre part de proposer un framework qui met en oeuvre le métamodèle et qui fournit un environnement logiciel pour la définition de modèles et la validation de ceux-ci par simulation
This thesis work address embedded systems design. It proposes a modelling approach that faces the complexity of theses systems, reduces their design time and covers their different and multiple application domains (Models of Computation). This approach, called ModelJ, is based on two main paradigms recently appeared in software engineeriing : the component and the aspect paradigms. The component paradigm addresses the system complexity and improves reusability where as the aspect paradigm deals with the flexibility and adaptability of system descriptions. The proposed approach defines a metamodel and a framework. The metamodel provides a set of reusable and modular abstract models for describing the embedded system in a language-independent way. The framework is the software environment that implements the defined metamodel and allows to model, develop and simulate the system

APA, Harvard, Vancouver, ISO, and other styles

39

Djiken, Guy Lahlou. "La mobilité du code dans les systèmes embarqués." Thesis, Paris Est, 2018. http://www.theses.fr/2018PESC1112/document.

Full text

Abstract:

Avec l’avènement du nomadisme, des périphériques mobiles, de la virtualisation et du Cloud Computing ces dernières années, de nouvelles problématiques sont nées aux vues des considérations écologiques, de la gestion d’énergie, de la qualité de service, des normes sécuritaires et bien d’autres aspects liés à nos sociétés. Pour apporter une solution à ces problèmes, nous avons défini la notion de Cloudlet tel un Cloud local où peuvent se virtualiser des périphériques et ses applications embarquées. Ensuite, nous avons conçu une architecture distribuée basée sur ce pattern d’architecture lié au Cloud Computing et à la virtualisation de ressources. Ces définitions permettent de placer notre travail par rapport aux autres approches de déportation d’applications mobiles.D’autre part, un réseau de Cloudlets permet la protection de l’activité effectuée sur un périphérique mobile par la déportation d’applications embarquées dans une machine virtuelle s’exécutant dans la Cloudlet, ainsi que le suivi des usagers dans leur déplacement.Ces définitions nous ont guidées dans l’écriture de spécifications formelles via une algèbre de processus d’ordre supérieure. Elles autorisent le calcul de la sémantique opérationnelle pour les différentes études de cas basées sur ce concept de Cloudlet. Ces spécifications ont permis de décrire une nouvelle vision de la composition des périphériques virtuels applicables à tous les périphériques, les capteurs ou les actuateurs. L’ensemble des équations obtenues constitue une définition formelle de référence non seulement pour le prototypage d’une Cloudlet mais aussi pour la construction des automates temporisés.En se basant sur la structure de nos spécifications, nous avons construit un modèle d’automates temporisés pour un réseau de Cloudlets. Par l’emploi de technique de model checking, nous avons établi des propriétés temporelles montrant que toute exécution d’une application mobile sur un périphérique mobile pouvait être déportée dans une Cloudlet sous condition d’une structure applicative. Ces travaux ont abouti à des choix techniques donnant lieu à un prototype d’une telle architecture distribuée par l’emploi de serveurs OSGi. D’une part, nous fournissons une architecture logicielle d’application mobile. D’autre part, nous mettons en œuvre le principe de migration vers une Cloudlet voisine et son retour. Ces résultats sont une validation de nos choix initiaux et attestent de la réalité de nos travaux. Ils autorisent la prise de mesure permettant de définir le coût d’une migration vers une Cloudlet pendant une exécution, ainsi que son suivi au cours du déplacement de l’usager
With the advent of nomadism, mobile devices, virtualization and cloud computing in recent years, new problems have arisen taking into account ecological concerns, energy management, quality of service, security standards and many other aspects related to our societies. To solve these problems, we define the concept of Cloudlet as a local cloud where virtual devices and embedded applications can be virtualized. Then, we design a distributed architecture based on this architectural pattern related to cloud computing and virtualization of resources. These notions allow us to position our work among other approaches to offload mobile applications in a Cloudlet.On the other hand, a network of Cloudlets helps to secure the activity carried out on a mobile device by offloading embedded applications in a running virtual machine in the Cloudlet, and also to monitor users during their movements.These definitions guided us towards writing formal specifications via a higher order processes of algebra. They facilitate the calculation of operational semantics for different case studies based on this Cloudlet concept. These specifications foster a new vision for designing virtual devices suitable to all devices, sensors or actuators. This set of equations constitutes a formal definition relevant not only for prototyping a Cloudlet but also for constructing a timed automata system.Following the structure of our specifications, we built a model of timed automata for a network of Cloudlets. Exploiting the model checking techniques, we have established temporal properties showing that any execution of a mobile application on a mobile device could be offloaded in a Cloudlet depending on a given software architecture. This work resulted in making technical choices leading to a prototype of such a distributed architecture using an OSGi server. A first result leads us to define a software architecture for mobile applications. Secondly, we implement the principle of migration to a Cloudlet neighbor. Our tests validate our initial choices and confirm the hypotheses of our work. They allow taking measures in order to assess the cost of an offloading to a Cloudlet during runtime, as well as keeping track during user’s movements

APA, Harvard, Vancouver, ISO, and other styles

40

Petreto, Andrea. "Débruitage vidéo temps réel pour systèmes embarqués." Electronic Thesis or Diss., Sorbonne université, 2020. http://www.theses.fr/2020SORUS060.

Full text

Abstract:

Pour beaucoup d'applications, la présence de bruit dans les vidéos peut être un problème majeur. Des algorithmes de débruitage existent, la plupart sont qualitativement très efficaces mais au prix d'un temps de traitement trop important pour pouvoir envisager une implémentation temps réel embarquée. D'autres méthodes, plus rares, peuvent être exécutées en temps réel mais gèrent mal les forts niveaux de bruit. Pour bon nombre d'applications, il est cependant important de conserver une bonne qualité d'images en toutes conditions avec parfois d'importantes contraintes d'embarquabilité. Dans ces travaux, nous cherchons à proposer une solution de débruitage vidéo qui permet un traitement en direct sur des systèmes embarqués. La solution proposée doit rester efficace même pour de forts niveaux de bruit. Ici, nous nous limitons à l'utilisation de CPU embarqués d'une consommation inférieure à 30W. Les travaux menés dans le cadre de cette thèse ont permis la mise en place d'une chaîne de débruitage nommée RTE-VD (Real-Time Embedded Video Denoising). RTE-VD se décompose en trois étapes : stabilisation, recalage temporel par flot optique et filtrage spatio-temporel. Sur un CPU embarqué (Jetson AGX), RTE-VD permet de traiter à une cadence de 30 images par seconde, des vidéos au format qHD (960x540 pixels). Afin de pouvoir atteindre ces performances, de nombreux compromis et optimisations ont dû être faits. Nous comparons RTE-VD à d'autres méthodes de référence de la littérature à la fois en termes de qualité du débruitage et de vitesse d'exécution. Nous montrons que RTE-VD apporte un nouveau positionnement pertinent au niveau du rapport qualité/vitesse
In many applications, noisy video can be a major problem. There are denoising methods with highly effective denoising capabilities but at the cost of a very high computational complexity. Other faster methods are limited in their applications since they does not handle high levels of noise correctly. For many applications, it is however very important to preserve a good image quality in every situation with sometimes strong embedding constraints. In this work, the goal is to propose an embedded solution for live video denoising. The method needs to remain efficient with even under high level of noise. We limit our work to embedded CPU under 30W of power consumption. This work led to a new video denoising algorithm called RTE-VD: Real-Time Embedded Video Denoising. RTE-VD is composed of 3 steps: stabilization, movement compensation by dense optical flow estimation and spatio-temporal filtering. On an embedded CPU (Jetson AGX), RTE-VD runs at 30 frame per seconds on qHD videos (960x580 pixels). In order to achieve such performance, many compromises and optimizations had to be done. We compare RTE-VD to other state-of-the-art methods in both terms of denoising capabilities and processing time. We show that RTE-VD brings a new relevant tradeoff between quality and speed

APA, Harvard, Vancouver, ISO, and other styles

41

Amar, Abdelkader. "Envrionnement [sic] fonctionnel distribué et dynamique pour systèmes embarqués." Lille 1, 2003. http://www.theses.fr/2003LIL10109.

Full text

Abstract:

Dans cette these, nous nous sommes intéressés à la conception d'un environnement d'execution pour des applications réparties dynamiques. Nous avons défmi et utilisé le modèle des réseaux de processus distribués de Kahn, comme modèle de base de notre environnement d'exécution. L'extension du modèle de Kahn pour supporter la distribution a permis de faire le lien entre les systèmes distribués et les applications des réseaux de processus de Kahn (simulation des systèmes embarqués, application de traitement de signal, traitement vidéo,. . . ) ouvrant ainsi la voie à la construction d'applications de simulation dans un environnement distribué. Bien que le modèle des réseaux de Kahn soit le modèle de prédilection des applications de simulation, notre environnement n'est pas limité à ce type d'applications, et peut servir comme support d'exécution pour des applications où l'objectif derrière la distribution est l'amélioration des performances. La gestion des communications est l'un des points critiques dans de tels systèmes distribués, et notre approche ne néglige pas ce point. Elle permet d'optimiser les temps de transfert de données en utilisant la vectorisation, le recouvrement des calculs par les communications et l'équilibrage de charge. Ainsi, notre support reste aussi ouvert à des applications de haute performance dans un cadre de métacomputing. Nos travaux couvrent essentiellement trois facettes: 1. La simulation distribuée: nous avons proposé et développé un support d'exécution capable d'assurer le fonctionnement d'une application de simulation de systèmes embarqués dans un environnement réparti. La facilité de développement se traduit dans notre approche par l'utilisation d'une méthodologie à' base de composants, la transparence des communications et l'interactivité du déploiement. II. La dynamicité des systèmes distribués: bien que l'environnement soit motivé par la simulation de composants distribués dans un contexte de "cyber-entreprise", son domaine d'application ne se limite pas à la simulation distribuée. C'est ainsi qu'en plus des performances des communications et de la charge des processus, l'aspect dynamique de l'application distribuée a été pris en compte. Cette dynamicité que procure notre environnement est l'une des contributions principales de notre approche. III. Le traitement de signal: le langage Array-OL est dédié aux applications de traitement de signal et plus particulièrement aux applications de traitement de signal multidimensionnel. Nous avons proposé une projection du modèle Array-OL qui spécifie des dépendances de données vers le modèle des réseaux de processus qui est basé sur le flux de données. L'approche proposée combine la distribution de données et de tâches avec des exécutions de type pipeline et de type SPMD. De plus, l'application bénéficie de la dynamcité que procure notre support d'exécution.

APA, Harvard, Vancouver, ISO, and other styles

42

Capella, Laurent. "Conception de systèmes sur composant par partitionnement de graphes de flots conditionnels de données." Nice, 2003. http://www.theses.fr/2003NICE4065.

Full text

Abstract:

L'explosion de la complexité des systèmes embarqués sur un composant rend très difficile la prise de décisions et la recherche de compromis. En effet, les concepteurs de systèmes doivent faire face à un nombre croissant de choix techniques pour implémenter et optimiser ces systèmes dans des temps impartis de plus en plus réduits. On assiste à un accroissement des coûts de conception directement liés à l'écart qui se creuse entre les besoins grandissants en matière d'aide à la conception, et l'évolution trop lente des outils commerciaux. La définition de cycles de conception efficaces implique la mise en oeuvre de méthodes de conception pour simplifier la prise de décisions au niveau système. Ainsi, le choix des différents composants architecturaux et le partitionnement des fonctions du système sur ces composants est un problème majeur. Il y a classiquement deux grandes classes de méthodes pour aborder ce problème suivant que l'on considère des applications orientées contrôle ou des applications orientées flots de données. Ce mémoire de thèse présente une méthode qui opère sur un graphe de flots conditionnels de données. Celui-ci est bien adapté pour représenter les applications de traitement du signal sans toutefois faire entièrement abstraction de la partie contrôle qui gère le séquencement de ces traitements. La méthode proposée opère en deux étapes. Elle effectue tout d'abord l'analyse logique et l'extraction des états de l'application afin d'identifier des états critiques particuliers, nommés états premiers. Puis, en fonction du nombre et de la complexité de ces états, la méthode les partitionne en les analysant, soit de manière incrémentale, soit de manière globale
The increasing complexity of system-on-chips makes very difficult to make decisions and to find tradeoffs. Indeed, system designers have to face a growing number of technical implementation choices and have to optimize those systems in an ever-shorter time. Design costs are increasing rapidly and are directly linked to the ever-widening gap, between the growing needs for computer-aided design, and the too slowly evolving performances of commercial tools. The definition of efficient design cycles is becoming a crucial industrial issue. It implies to handle high-level design methods in order to make easier and/or more automated the decision-making at system level. Consequently, the choices of the architectural components and the partitioning of the system functions on those components constitute a major problem as soon as the first design phases start. This PhD thesis presents a method, which operates on a conditional data flow graph. This method is well suited to represent signal processing applications, without entirely neglecting the control part, which manages the scheduling of the application. It carries out the logic analysis and the application states extraction, in order to identify the specific critical states called prime states. Then, regarding the number and the complexity of those states, the method partitions them by analyzing each one, either in an incremental order, or in a global way

APA, Harvard, Vancouver, ISO, and other styles

43

Miramond, Benoît. "Méthodes d'optimisation pour le partitionnement logiciel/matériel de systèmes à description multi-modèles." Evry-Val d'Essonne, 2003. http://www.theses.fr/2003EVRY0016.

Full text

Abstract:

La complexité des systèmes embarqués, l'hétérogénéité de leur spécification et la nécessité de les concevoir et de les produire à moindre coût motivent l'introduction d'outils d'aide à la conception au niveau système. Cette thèse traite du partitionnement logiciel/matériel, qui consiste à définir l'architecture du système (processeurs, circuits dédiés, mémoires,. . . ) et à affecter les traitements aux processeurs et aux circuits. Ce problème est formulé comme un problème d'optimisation dont l'objectif est de minimiser le coût global du système. En utilisant une méthode de recherche locale et en construisant un environnement permettant d'intégrer facilement de nouveaux modèles de traitement et de composants de l'architecture, on montre qu'il est possible d'obtenir des solutions proches de l'optimum pour des spécifications hétérogènes (DFG, flots de données synchrones). L'efficacité est obtenue en accélérant une version rapide du recuit simulé et en la rendant plus facile à utiliser
The complexity of embedded systems, the heterogeneity of their specification and the need to design and manufacture them at the lowest cost motivate the introduction of CAD tools at the system level. This thesis deals specifically with hardware/software partitioning, i. E. Defining the architecture of the system (processors, ASICs, memory, etc. ) and assigning the computations to the processors and dedicated ICs. This problem is formulated as an optimization problem whose objective is the minimization of the global cost of the system. By using a local search method and by building an environment that enables easy integration of new models of computation and of novel architectural components, we show how to reach solutions close to the global optimum for heterogeneously specified systems (DFG, SDF, etc. ). Efficiency is achieved by starting with a fast version of simulated annealing, improving further on its speed and reducing parameter tuning to a minimum

APA, Harvard, Vancouver, ISO, and other styles

44

Collet, Frédéric. "Conception d'un système embarqué pour l'aide au diagnostic dans les véhicules." Amiens, 2005. http://www.theses.fr/2005AMIE0503.

Full text

APA, Harvard, Vancouver, ISO, and other styles

45

Fraboulet, Antoine. "Optimisation de la mémoire et de la consommation des systèmes multimédia embarqués." Lyon, INSA, 2001. http://theses.insa-lyon.fr/publication/2001ISAL0054/these.pdf.

Full text

Abstract:

L'évolution des techniques et des outils de compilation logicielle et de synthèse automatique de matériels permet maintenant de concevoir de manière conjointe ( Codesign) des systèmes électroniques intégrés sur une seule puce de silicium, appelés « System on Chip ». Ces systèmes dans leurs versions embarquées doivent répondre à des contraintes spécifiques de place, de vitesse et de consommation. De plus, les capacités sans cesse croissantes de ces systèmes permettent aujourd'hui de développer des applications complexes comme les applications multimédia. Les applications multimédia travaillent, entre autres, sur des images et des signaux de grande taille; elles génèrent de gros besoins en place mémoire et des transferts de données volumineux, traités par des boucles imbriquées. Il faut donc se concentrer sur l'optimisation de la mémoire lors de la conception de telles applications dans le monde de l'embarqué. Deux moyens d'action sont généralement mis en œuvre : le choix des architectures (hiérarchies mémoire et mémoires caches) et l'adéquation du code décrivant l'application avec l'architecture générée. Nous développerons ce second axe d'optimisation de la mémoire et comment transformer automatiquement le code de l'application, en particulier les boucles, pour minimiser les transferts de données (grands consommateurs d'énergie) et la place mémoire (grande utilisatrice de surface et d'énergie)
The development in technologies and tool for software compilation and automatic hardware synthesis now makes it possible to conceive in a joint way (Co design) the electronic systems integrated on only one silicon chip, called "System on Chip". These systems in their embedded versions must answer specific constrain s of place, speed and consumption. Moreover, the unceasingly increasing capacities of these systems make it possible today to develop complex applications like multimedia ones. These multimedia applications work, amongst other things, on images and signals of big size; they generate large memory requirements and data transfers handled by nested loops. It is thus necessary to concentrate on memory optimizations when designing such applications in the embedded world. Two means of action are generally used: the choice of a dedicated memory architecture (memory hierarchy and caches) and adequacy of the code describing the application with the generated architecture. We will develop this second axis of memory optimization and how to transform automatically the implementation code, particularly nested loops, to minimize data transfers (large consumer of energy) and memory size (large consumer of surface and energy)

APA, Harvard, Vancouver, ISO, and other styles

46

Pierron, Jean-Yves. "Définition de critères de sélection de tests fonctionnels pour la validation de systèmes électroniques embarqués." Evry-Val d'Essonne, 2003. http://www.theses.fr/2003EVRY0004.

Full text

Abstract:

Le test est une activité essentielle pour assurer la qualité des systèmes électroniques embarqués. Différents travaux proposent des solutions de génération automatique de tests. Ils butent toutefois sur deux problèmes : la production d'un trop grand nombre de tests pour une utilisation pratique et l'identification formelle des propriétés recherchées. Ces deux points sont particulièrement critiques dans le domaine automobile en regard de la complexité des systèmes considérés et de la maîtrise des temps et des coûts de test. Cette thèse propose un formalisme de définition de critères de sélection de test couvrant les différents besoins et pratiques industrielles du test. L'exploitation de ces critères à l'aide de techniques d'exécution symbolique permet ensuite de réduire l'explosion combinatoire lors de la génération des tests sélectionnés. La méthodologie proposée permet alors d'obtenir une couverture structurelle et fonctionnelle adaptée aux critères de tests choisis
Testing is an essential activity to ensure embedded electronic systems quality. Different works propose solutions for automatic testing generation. Nevertheless, they encounter two problems: a production of a too wide set of tests for a practical use and the problem of the formal identification of researched properties. Those two points are especially crucial in the automobile designing field, regarding to the complexity of considered systems and the time and costs of tests controls. This thesis proposes a formalization of tests selection criteria, which copes with the different industrial testing usages. Then the use of these criteria with the help of symbolic execution allows to reduce the combinatory explosion when generating selected tests. The proposed methodology allows then to obtain a structural and functionnal coverage, which fits with chosen tests criteria

APA, Harvard, Vancouver, ISO, and other styles

47

Azzedine, Abedenour. "Outil d'analyse et de partitionnement-ordonnancement pour les systèmes temps réels embarqués." Lorient, 2004. http://www.theses.fr/2004LORIS039.

Full text

Abstract:

Les travaux présentés dans ma thèse se positionnent dans le cadre des méthodes de conception pour les systèmes embarqués temps réel. Nous proposons une méthode de codesign logiciel/matériel qui prend en compte les contraintes de temps réel tout en visant à réduire le coût d’implantation du système et la consommation d’énergie. Nous présentons les contributions suivantes : 1) Le système est spécifié de manière hiérarchique avec un modèle de spécification qui présente plusieurs niveaux de granularité. 2) L’architecture cible est un SoC composé d'un processeur, de coprocesseurs et d'accélérateurs connectés via un modèle de bus embarqué, avec un OS pour l’ordonnancement des tâches logicielles. 3) Nous tirons profit de l'estimation dynamique et architecturale qui peut être effectuée à différents niveaux de granularités. 4) L’algorithme heuristique de partitionnement/ ordonnancement explore un large espace de solutions d’implantations pour chaque tâche il prend en considération les communications Hw/Sw et les tâches multi-cadence avec des tâches périodiques et/ou non périodiques
The works presented in my thesis addresses the domain of fine and coarse grain HW /SW codesign for Real-Time System On-Chip (SoC). We propose a new method for the real-time scheduling and the HW / SW partitioning of multi-rate or aperiodic tasks, which takes into account The system real time constraints and communications tasks, all while aiming to reduce the system implementation cost and the energy consumption. The large design space exploration is based on parallelism/delay trade-off curves

APA, Harvard, Vancouver, ISO, and other styles

48

Ouy, Julien. "Génération de code asynchrone dans un environnement polychrone pour la production de systèmes GALS." Rennes 1, 2008. ftp://ftp.irisa.fr/techreports/theses/2008/ouy.pdf.

Full text

Abstract:

Cette thèse propose une méthode de description et de mise en oeuvre de systèmes issus du modèle globalement asynchrone localement synchrone (GALS). Dans ce but, nous proposons tout d’abord une réinterprétation du modèle polychrone, modèle issu du synchrone et adapté pour gérer la concurrence d’instants en plus de la séquentialité. Après avoir observé des exemples de réseaux GALS nous en faisons l’analyse pour extraire les qualités que l’on attend d’un tel système et qu’il faut inclure dans notre travail. Avec ces nouveaux objectifs, nous proposons un schéma de synthèse de système basée sur la composition de processus élémentaires. Cette composition de processus est articulée autour de deux propriétés qui garantissent que ces processus peuvent fonctionner aussi bien de manière synchrone qu’asynchrone : la polyendochronie et l’isochronie. Ces propriétés sont obtenues sur les processus élémentaires lors de leur construction à partir des spécifications Signal idoines. Elles sont conservées jusqu’au système final grâce à leur compositionnabilité. Enfin, nous utilisons la propriété d’endochronie faible, garantie par la polyendochronie pour développer une technique de compilation des processus polyendochrones. Cette technique permet de compiler individuellement les composants pour ensuite les rassembler avec des communications asynchrones
The purpose of this thesis is to offer a method for the correct description and the implementation of globally asynchronous locally synchronous systems (GALS). Therefore, we present an interpretation of the polychronous model of computation. More than the synchronous model, it permits to describe concurrency as well as sequentiality. Then, we observe and analyze different implementations of GALS systems to extract properties that we expect of such systems. We propose a method to synthesize systems by composition of basic processes. This composition uses two properties to ensure the equivalence between its synchronous and its asynchronous behaviours: Polyendochrony and Isochrony. Those two properties are compositional and are obtained by the basic processes from their appropriate Signal specifications. At last, we present a way to generate compiled code from poyendochronous processes already having the property of weak-endochrony. With this technique, it becomes possible to separately compile processes and then assemble them with asynchronous channels

APA, Harvard, Vancouver, ISO, and other styles

49

Pagonis, Daniel. "Construire un système d'information hospitalier intégré." Université Joseph Fourier (Grenoble), 1994. http://www.theses.fr/1994GRE19006.

Full text

APA, Harvard, Vancouver, ISO, and other styles

50

Berner, David. "Utilisation de méthodes formelles dans la conception conjointe de systèmes embarqués." Rennes 1, 2006. http://www.theses.fr/2006REN1S015.

Full text

Abstract:

La modélisation du contenu des puces pour systèmes embarqués s'avère de plus en plus difficile puisque le développement des outils et des méthodologies de modélisation n'a pas su accompagner l'explosion de la complexité des systèmes. Les méthodes formelles ont su démontrer dans les dernières années leurs capacités de prévention et de détection d'erreurs, ainsi que leurs avantages dans l'expression univoque de demandes et dans la spécification de systèmes. Malgré cela, leur utilisation reste toujours restreinte en raison d'un manque de liens avec les méthodes existantes et la difficulté de leur utilisation. Dans ce document, on essaye de montrer dans quelle mesure la conception de systèmes embarqués peut profiter de l'utilisation de méthodes formelles. Pour cela, plusieurs exemples sont présentés qui démontrent comment l'utilisation des méthodes formelles peut être intégrée dans la conception conjointe tout en cachant - du moins en partie - leur complexité inhérente.

APA, Harvard, Vancouver, ISO, and other styles

Dissertations / Theses on the topic 'Systèmes embarqués (informatique) – Protection'

Create a spot-on reference in APA, MLA, Chicago, Harvard, and other styles