Academic literature on the topic 'Systèmes embarqués (informatique) – Architecture'

Cet article présente les éléments d’un dispositif pédagogique et les activités mises en place dans le cadre de séances de SAÉ (Situation d’Apprentissage et d’Évaluation) au 3e semestre du parcours Automatisme et Informatique Industrielle du Bachelor Universitaire de Technologie (BUT) spécialité Génie Electrique et Informatique Industrielle à l’IUT de Valenciennes. Ce dispositif a pour objectif d’introduire de manière simplifiée aux étudiants les différents éléments qu’ils pourraient être amenés à mettre en œuvre dans une situation professionnelle où ils auraient à concevoir la partie contrôle / supervision complète d’une installation industrielle. Le dispositif présente l’avantage d’individualiser le travail de chaque étudiant tout en restant à coût raisonnable en utilisant une base de cartes Raspberry Pi et Arduino et des logiciels gratuits et ouverts à la place de matériel ou logiciels industriels onéreux. Les activités proposées permettent de la part des étudiants une mobilisation de connaissances pluridisciplinaires tout en maintenant un fil directeur autour du dispositif. L’article décrit également des extensions possibles d’activités à mettre en œuvre avec ce dispositif si le temps le permet ou pour donner une coloration plus proche du parcours Électronique et Systèmes Embarqués. Les retours étudiants informels et à travers un questionnaire anonyme sont également présentés et des pistes d’amélioration des activités sont proposées.

La Licence Informatique est un diplôme en plein questionnement sur son contenu et ses missions. L’essor des outils d’aide à la décision dopés par l’intelligence artificielle et la 5G qui a accéléré la virtualisation et la logicielisation des infrastructures pour l’Internet ouvrent de nouvelles compétences. A cela s’ajoutent diverses mutations : les méthodologies agiles en génie logiciel, la réalité augmentée dans les interactions homme-machine, les données massives dans les bases de données et enfin la généralisation du Web et des applications mobiles. Autant de pressions sur un programme de formation déjà mis à mal par la pluralité de métiers pour lesquels la Licence Informatique doit fournir un socle commun de connaissances au niveau national (futurs chercheurs, professionnels qualifiés, etc). Face aux moyens (volumes horaires, matériels, salles adaptées) devenus insuffisants pour former efficacement à autant d’innovations, une alternative à la fatalité réside dans les approches pédagogiques. A travers cet article, je partage une expérience personnelle sur une approche qui combine un enseignement classique afin de garantir la transmission des notions clés identifiées dans le programme, d’une part avec des travaux dirigés et pratiques construits selon l’approche de l’apprentissage par problème (APP), d’autre part. Un sondage par formulaire individuel et anonyme a permis de recueillir les impressions d’un échantillon représentatif d’étudiants en dernière année de Licence. L’article propose ainsi les données brutes relatives à ce retour afin que chacun en tire ses enseignements, face à l’analyse que j’en propose.

The continuous development of ICT facilitates the emergence and rapid proliferation of a wide variety of low-cost processors for the execution of programs in complex embedded applications. In this paper, the study explores the possibility to benefit from this wealth of computing capacity at a reasonable cost to solve concrete problems encountered in implementation of sustainable development processes, particularly in water and energy supply . . . We are focusing autonomous water supply in buildings of several floors using several tanks supplied by several sources of water and pumping energy, based on a multilevel hierarchical priority access to water. The first problem is to propose pumping devices and a switching process between power sources, associated to an architectural structure guaranteeing significant reduction of pumping energy. The second problem is the system controller realization. For this, we have proposed a generic architecture justified by gains in potential energy. We also propose an automatic generation tool of control programs for different microprocessor targets taken from the functional design specification of the system given in a Grafcet form. To put them in evidence, we describe at the end a case study. Le développement vertigineux des TIC favorise l’émergence et la prolifération rapide d’une grande variété de processeurs à bas coût destinés à l’exécution de programmes embarqués dans des applications complexes. Dans ce papier, l’étude explore la possibilité de tirer profit de cette profusion de capacité de calcul à coût raisonnable pour résoudre des problèmes concrets que l’on rencontre dans la mise en place de processus de développement durable, notamment ceux liés à l’approvisionnement en eau et en énergie . . . Nous visons l’étude d’approvisionnement en eau autonome des bâtiments à plusieurs étages, en utilisant plusieurs citernes de stockage approvisionnées par plusieurs sources d’eau et d’énergie de pompage, basée sur plusieurs niveaux hiérarchisés de priorité d’accès à l’eau. Le premier problème est de proposer des dispositifs de pompage et un processus de commutation entre les sources d’énergie, associé à une structure architecturale garantissant une réduction significative de l’énergie de pompage. Le second problème est la réalisation du contrôleur. Pour cela, nous proposons une architecture générique justifiée par des gains d’énergie potentielle. Nous proposons aussi un outil de génération automatique de programmes de contrôle pour différentes cibles à microprocesseur à partir d’une spécification fonctionnelle sous la forme d’un Grafcet. Pour les mettre en évidence, nous décrivons à la fin un cas d’étude.

De nos jours, les systèmes embarqués sont les éléments Cœurs des Systèmes avioniques. De plus en plus de fonctions sont intégrées et de ce fait leurs complexités croît. Afin que cette complexité puisse rester maîtrisable, l’architecture des systèmes avionique a également évolué de façon à minimiser les interactions entre les équipements. Cette évolution des Architectures a introduit, au niveau avionique, la notion de réseau largement répandue dans le monde dit « consumer ». Nos travaux de Recherche ont pour but d’accompagner cette évolution architecturale en minimisant l’impact des ruptures technologiques qu’il a été nécessaire d’introduire afin de supporter cette évolution. Pour cela, nous proposons une approche qui va nous permettre de dé-risquer chaque nouvelle brique technologique avant son introduction au sein des Systèmes Embarqués. Cette introduction pourra donc être réalisée en ayant au préalable défini les conditions ainsi que les limites d’utilisation de chaque nouvelle technologie, qu’elle soit matérielle et/ou logicielle
Nowadays, Embedded Systems are key elements of the Avionic Systems. As more and more functions are integrated, their complexity goes increasing. In order to keep mastering this complexity, Avionic Systems Architecture has also evolved so as to minimize the interactions between equipment. This evolution of the Architectures introduced, at the avionic level, the notion of network widely spread in the consumer domain. Our research works aim at accompanying this architectural evolution by minimizing the impact of the technological breakthroughs which were necessary to introduce to support this evolution. For that purpose, we propose an approach which is going to allow us to derisk every new technological brick before its introduction within the Embedded Systems. This introduction can thus be performed by having beforehand defined the conditions as well as the limits of use of every new technology that it is Hardware and/or Software

Cette thèse se place volontairement dans un contexte futuriste où la complexité des systèmes sur puce a augmenté de façon exponentielle, où la technologie ne garantit plus la stabilité de ses paramètres, et où le nombre de transistors implantés oblige à repenser l'amélioration des performances architecturales en termes de multiplication des cœurs de calcul. L'architecture cible de cette thèse est une architecture massivement parallèle (plus de 100 éléments de calcul complexes). La maîtrise de ces architectures est un élément essentiel pour assurer la compétitivité des futurs systèmes embarqués. Cette thèse propose l'architecture HS-Scale composé un ensemble de briques de base permettant d'aller vers des architectures auto adaptatives, c'est à dire capables de réagir et de s'adapter à leur environnement extérieur et à leur état interne sans intervention extérieure

De nos jours, les systèmes embarqués sont les éléments Cœurs des Systèmes avioniques. De plus en plus de fonctions sont intégrées et de ce fait leurs complexités croît. Afin que cette complexité puisse rester maîtrisable, l’architecture des systèmes avionique a également évolué de façon à minimiser les interactions entre les équipements. Cette évolution des Architectures a introduit, au niveau avionique, la notion de réseau largement répandue dans le monde dit « consumer ». Nos travaux de Recherche ont pour but d’accompagner cette évolution architecturale en minimisant l’impact des ruptures technologiques qu’il a été nécessaire d’introduire afin de supporter cette évolution. Pour cela, nous proposons une approche qui va nous permettre de dé-risquer chaque nouvelle brique technologique avant son introduction au sein des Systèmes Embarqués. Cette introduction pourra donc être réalisée en ayant au préalable défini les conditions ainsi que les limites d’utilisation de chaque nouvelle technologie, qu’elle soit matérielle et/ou logicielle
Nowadays, Embedded Systems are key elements of the Avionic Systems. As more and more functions are integrated, their complexity goes increasing. In order to keep mastering this complexity, Avionic Systems Architecture has also evolved so as to minimize the interactions between equipment. This evolution of the Architectures introduced, at the avionic level, the notion of network widely spread in the consumer domain. Our research works aim at accompanying this architectural evolution by minimizing the impact of the technological breakthroughs which were necessary to introduce to support this evolution. For that purpose, we propose an approach which is going to allow us to derisk every new technological brick before its introduction within the Embedded Systems. This introduction can thus be performed by having beforehand defined the conditions as well as the limits of use of every new technology that it is Hardware and/or Software

Les progrès des technologies de l'information et de la communication, des MEMS, des capteurs, actionneurs, etc. ont permis l’émergence de différents dispositifs biomédicaux. Ces nouveaux dispositifs, souvent embarqués, contribuent considérablement à l'amélioration du diagnostic et du traitement de certaines maladies, comme le diabète par exemple. Des dispositifs embarqués encore plus complexes sont en cours d’élaboration, leur mise en œuvre nécessite des années de recherche et beaucoup d’expérimentation. Le cœur artificiel, encore en phase de réalisation, est un exemple concret de ces systèmes complexes. La question de la fiabilité, du test de fonctionnement et de sureté de ces dispositifs reste problématique et difficile à résoudre. Plusieurs paramètres (patient, évolution de la maladie, alimentation, activité, traitement, etc.) sont en effet à prendre en compte et la conséquence d’une erreur de fonctionnement peut être catastrophique pour le patient. L'objectif de cette thèse est de développer des outils et des approches méthodologiques permettant la validation et le test au niveau système de ce type de dispositifs. Il s’agit précisément d’étudier la possibilité de modéliser et simuler d’une manière conjointe un dispositif médical ainsi que son interaction avec le corps humain, du moins la partie du corps humain concernée par le dispositif médical, afin de mesurer les performances et la qualité de services (QoS) du dispositif considéré. Pour atteindre cet objectif notre étude a porté sur plusieurs points. Nous avons d’abord mis en évidence une architecture simplifiée d’un modèle de corps humain permettant de représenter et de mieux comprendre les différents mécanismes du corps humain. Nous avons ensuite exploré un ensemble de métriques et une approche méthodologique générique permettant de qualifier la qualité de service d’un dispositif médical donné en interaction avec le corps humain. Afin de valider notre approche, nous l’avons appliquée à un dispositif destiné à la régulation du taux de sucre pour des patients atteints du diabète. La partie du corps humain concernée par cette pathologie à savoir le pancréas a été simulé par un modèle simplifié que nous avons implémenté sur un microcontrôleur. Le dispositif de régulation de l’insuline quant à lui a été simulé par un modèle informatique écrit en C. Afin de rendre les mesures de performances observées indépendantes d’un patient donné, nous avons étudiés différentes stratégies de tests sur différentes catégories de patients. Nous avons pour cette partie mis en œuvre un générateur de modèles capable de reproduire différents états physiologiques de patients diabétiques. L’analyse et l’exploitation des résultats observés peut aider les médecins à considérablement limités les essais cliniques sur des vrai patients et les focaliser uniquement sur les cas les plus pertinent
A Biomedical research seeks good reasoning for solving medical problems, based on intensive work and great debate. It often deals with beliefs or theories that can be proven, disproven or often refined after observations or experiments. The problem is how to make tests without risks for patients, including variability and uncertainty on a number of parameters (patients, evolution of disease, treatments …). Nowadays, medical treatment uses more and more embedded devices such as sensors, actuators, and controllers. Treatment depends on the availability and well-functioning of complex electronic systems, comprising thousands of lines of codes. A mathematical representation of patient or device is presented by a number of variables which are defined to represent the inputs, the outputs and a set of equations describing the interaction of these variables. The objective of this research is to develop tools and methodologies for the development of embedded systems for medical fields. The goal is to be able to model and jointly simulate the medical device as well the human body, at least the part of the body involved in the medical device, to analyze the performance and quality of service (QoS) of the interaction of the device with the human body. To achieve this goal our study focused on several points described below. After starting by defining a prototype of a new global and flexible architecture of mathematical model of human body, which is able to contain required data, we begin by proposing a new global methodology for modeling and simulation human body and medical systems, in order to better understand the best way to model and simulate these systems and for detecting performance and the quality of services of all system components. We use two techniques that help to evaluate the calculated QoS value. The first one calculates an index of severity which indicates the severity of the case studied. The second one using a normalization function that represents the simulation as a point in order to construct a new error grid and use it to evaluate the accuracy of value measured by patients. Using Keil development tools designed for ARM processors, we have declared a new framework in the objective to create a new tester model for the glucose-insulin system, and to define the basic rules for the tester which has the ability to satisfy well-established medical decision criteria. The framework begins by simulating a mathematical model of the human body, and this model was developed to operate in the closed loop of the glucose insulin. Then, the model of artificial pancreas has been implemented to control the mathematical model of human body. Finally a new tester model was created in order to analyze the performance of all the components of the glucose-insulin system.. We have used the suitability of partially observable Markov decision processes to formalize the planning of clinical management

La perspective de l'émergence d'un environnement global du traitement de l'information dans lequel la plupart des objets physiques qui nous entourent seront équipés de processeurs, dotés de capacités de communication et interconnectés par le biais de réseaux divers, nous oblige à repenser les systèmes informatiques. Aux systèmes traditionnels, lourds, monolithiques, et peu évolutifs, nous devons préférer les systèmes légers, flexibles, et reconfigurables. Cette thèse présente une architecture permettant la conception et le développement de noyaux de systèmes d'exploitation flexibles et reconfigurables à destination du monde de l'embarqué
The vision of the emergence of a global environment for the information management where most of the physical object around us will be equipped with processors, communication capabilities and interconnected through various networks forces us to redesign the computing systems. Instead of heavy, monolithic and non-evolutive systems, we must design light, flexible and reconfigurable systems. This work presents a new architecture allowing the conception and development of flexible and reconfigurable operating system kernels for embedded systems

Le développement récent des applications multimédia a permis une large diffusion des systèmes de communication et de présentation des données dans les systèmes embarqués. Néanmoins, pour répondre aux exigences de ces nouvelles applications en terme de puissances de calcul et de besoins mémoire tout en réduisant les coût de ces systèmes embarqués, il est primordial d'analyser les charges de travail des ces applications. Dans ce cadre nous avons proposé un nouveau mécanisme de préchargement des données nommé PDP pour "Pattern-Driven Prefetching". Ce dernier inspecte les séquences de défauts dans la mémoire cache de données et initie des opérations de préchargement vers cette mémoire afin d'anticiper sur les prochains défauts. L'utilisation de PDP dans les systèmes embarqués à faibles ressources matérielles permet une réduction du temps d'exécution et de la consommation de puissance
Multimedia applications in general and MPEG in particular are increasingly popular and important workloads for future embedded systems. Multimedia applications are based on algorithms that require a high computational processing power, and high memory and width The high memory bandwidth requirements do not only affect the real-time behaviour of such applications but also their energy consumption. In this thesis, we extracted multimedia specific characteristics based on memory access behaviour of multimedia applications running on embedded system. Hence, based on these characteristics we proposed a new data prefetch mechanism called Pattern-Driven Prefetching (PDP). PDP inspects the sequence of data cache misses and detects recurring patterns within that sequence. According to the patterns being detected, PDP initiates prefetch actions to anticipate future cache misses. PDP demonstrates interesting features both for existing embedded systems, equipped with small cache, as well as for future high performance embedded systems, equipped with large caches

Dans cette these, nous nous sommes intéressés à la conception d'un environnement d'execution pour des applications réparties dynamiques. Nous avons défmi et utilisé le modèle des réseaux de processus distribués de Kahn, comme modèle de base de notre environnement d'exécution. L'extension du modèle de Kahn pour supporter la distribution a permis de faire le lien entre les systèmes distribués et les applications des réseaux de processus de Kahn (simulation des systèmes embarqués, application de traitement de signal, traitement vidéo,. . . ) ouvrant ainsi la voie à la construction d'applications de simulation dans un environnement distribué. Bien que le modèle des réseaux de Kahn soit le modèle de prédilection des applications de simulation, notre environnement n'est pas limité à ce type d'applications, et peut servir comme support d'exécution pour des applications où l'objectif derrière la distribution est l'amélioration des performances. La gestion des communications est l'un des points critiques dans de tels systèmes distribués, et notre approche ne néglige pas ce point. Elle permet d'optimiser les temps de transfert de données en utilisant la vectorisation, le recouvrement des calculs par les communications et l'équilibrage de charge. Ainsi, notre support reste aussi ouvert à des applications de haute performance dans un cadre de métacomputing. Nos travaux couvrent essentiellement trois facettes: 1. La simulation distribuée: nous avons proposé et développé un support d'exécution capable d'assurer le fonctionnement d'une application de simulation de systèmes embarqués dans un environnement réparti. La facilité de développement se traduit dans notre approche par l'utilisation d'une méthodologie à' base de composants, la transparence des communications et l'interactivité du déploiement. II. La dynamicité des systèmes distribués: bien que l'environnement soit motivé par la simulation de composants distribués dans un contexte de "cyber-entreprise", son domaine d'application ne se limite pas à la simulation distribuée. C'est ainsi qu'en plus des performances des communications et de la charge des processus, l'aspect dynamique de l'application distribuée a été pris en compte. Cette dynamicité que procure notre environnement est l'une des contributions principales de notre approche. III. Le traitement de signal: le langage Array-OL est dédié aux applications de traitement de signal et plus particulièrement aux applications de traitement de signal multidimensionnel. Nous avons proposé une projection du modèle Array-OL qui spécifie des dépendances de données vers le modèle des réseaux de processus qui est basé sur le flux de données. L'approche proposée combine la distribution de données et de tâches avec des exécutions de type pipeline et de type SPMD. De plus, l'application bénéficie de la dynamcité que procure notre support d'exécution.

La stéréovision permet d’extraire la profondeur dans une scène par l’analyse de deux images prises de points de vue différents. Dans le domaine de la vision par ordinateur, cette technique permet une mesure directe et précise de la distance des objets observés. Les systèmes d’aide à la conduite (Advanced Driver Assistance Systems, ADAS) intègrent plusieurs applications nécessitant une connaissance précise de l’environnement du véhicule et peuvent ainsi bénéficier de la stéréovision. Les traitements mis en œuvre s’effectuent en temps-réel et nécessitent un niveau de performance très important et donc l’utilisation d’accélérateurs matériels. De plus, la solution matérielle mise en place doit posséder un niveau de flexibilité suffisant pour permettre l’adaptation du traitement à la situation rencontrée. Enfin, le système devant être embarqué, la solution matérielle choisie doit avoir un coût en surface limité. Cette thèse a pour objectif la conception d’une architecture de calcul pour la stéréovision qui offre un niveau de performance répondant aux contraintes des ADAS et un niveau de flexibilité suffisant pour fournir des cartes de profondeur adaptées aux diverses applications. Une architecture hétérogène reconfigurable, nommée REEFS (Reconfigurable Embedded Engine for Flexible Stereovision), est conçue et dimensionnée pour offrir le meilleur compromis entre flexibilité, performance et coût en surface
Stereovision allows the extraction of depth information from several images taken from different points of view. In computer vision, stereovision is used to evaluate directly and accurately the distance of objects. In Advanced Driver Assistance Systems (ADAS), number of applications needs an accurate knowledge of the surrounding and can thus benefit from 3D information provided by stereovision. Involved tasks are done in real-time and require a high level of performance that can be provided by hardware accelerators. Moreover, as people safety is affected, the reliability of results is critical. As a result, the hardware solution has to be flexible enough to allow this adaptation. Finally, as the embedded context is considered, the silicon area of the chosen hardware solution must be limited. The purpose of this thesis is to design a processing architecture for stereovision that provides a performance level answering ADAS requirements and a level of flexibility high enough to generate depth maps adapted to various applications. A heterogeneous reconfigurable architecture, named REEFS (Reconfigurable Embedded Engine for Flexible Stereovision), is designed and scaled to answer ADAS requirements and to provide the best trade-off between flexibility, performance and silicon area

Cette thèse propose une architecture matérielle dénommée OSoC capable de supporter la plupart des services habituellement offerts par un système d'exploitation temps-réel. Elle contrôle une architecture multiprocesseur hétérogène et asymétrique appelée SCMP-LC et offre une gestion efficace des mécanismes de préemption et de migration des tâches. Elle permet également la gestion en ligne de multiples applications concurrentes, de la consommation d’énergie, des dépendances de données et de contrôle, ainsi que l'ordonnancement de tâches temps-réel, non-temps-réel, périodiques et non-périodiques. Les résultats de synthèse et de simulation confirment l'intérêt de notre solution matérielle. Le temps entre chaque ordonnancement est de 16µs pour une surface de 2,3mm² (technologie ST 130nm). La comparaison avec le noyau temps-réel µCOS-II et avec une approche équivalente logicielle montre un gain significatif en terme de surface, de consommation d'énergie et de performance.

Dans cette thèse, nous proposons une architecture reconfigurable scalable et flexible, avec un réseau de communication parallèle « full-duplex switched » ainsi que le modèle d’exécution approprié ce qui nous a permis de redéfinir les paradigmes de calcul, de communication et de reconfiguration dans les systèmes embarqués à haute performance (HPEC). Ces systèmes sont devenus très sophistiqués et consommant des ressources pour trois raisons. Premièrement, ils doivent capturer et traiter des données en temps réel à partir de plusieurs sources d’E/S parallèles. Deuxièmement, ils devraient adapter leurs fonctionnalités selon l’application ou l’environnement. Troisièmement, à cause du parallélisme potentiel des applications, multiples instances de calcul réparties sur plusieurs nœuds sont nécessaires, ce qui rend ces systèmes massivement parallèles. Grace au parallélisme matériel offert par les FPGAs, la logique d’une fonction peut être reproduite plusieurs fois pour traiter des E/S parallèles, faisant du modèle d’exécution « Single Program Multiple Data » (SPMD) un modèle préféré pour les concepteurs d’architectures parallèles sur FPGA. En plus, la fonctionnalité de reconfiguration dynamique est un autre attrait des composants FPGA permettant la réutilisation efficace des ressources matérielles limitées. Le défi avec les systèmes HPEC actuels est qu’ils sont généralement conçus pour répondre à des besoins spécifiques d’une application engendrant l’obsolescence rapide du matériel. Dans cette thèse, nous proposons une architecture qui permet la personnalisation des nœuds de calcul (FPGA), la diffusion des données (E/S, bitstreams) et la reconfiguration de plusieurs nœuds de calcul en parallèle. L’environnement logiciel exploite les attraits du réseau de communication pour implémenter le modèle d’exécution SPMD.Enfin, afin de démontrer les avantages de notre architecture, nous avons mis en place une application d’encodage H.264 sécurisé distribué évolutif avec plusieurs protocoles de communication avioniques pour les données et le contrôle. Nous avons utilisé le protocole « serial Front Panel Data Port (sFPDP) » d’acquisition de données à haute vitesse basé sur le standard FMC pour capturer, encoder et de crypter le flux vidéo. Le système mis en œuvre s’appuie sur 3 FPGA différents, en respectant le modèle d’exécution SPMD. En outre, nous avons également mis en place un système d’E/S modulaire en échangeant des protocoles dynamiquement selon les besoins du système. Nous avons ainsi conçu une architecture évolutive et flexible et un modèle d’exécution parallèle afin de gérer plusieurs sources vidéo d’entrée parallèles
In this thesis, we propose a scalable and customizable reconfigurable computing platform, with a parallel full-duplex switched communication network, and a software execution model to redefine the computation, communication and reconfiguration paradigms in High Performance Embedded Systems. High Performance Embedded Computing (HPEC) applications are becoming highly sophisticated and resource consuming for three reasons. First, they should capture and process real-time data from several I/O sources in parallel. Second, they should adapt their functionalities according to the application or environment variations within given Size Weight and Power (SWaP) constraints. Third, since they process several parallel I/O sources, applications are often distributed on multiple computing nodes making them highly parallel. Due to the hardware parallelism and I/O bandwidth offered by Field Programmable Gate Arrays (FPGAs), application can be duplicated several times to process parallel I/Os, making Single Program Multiple Data (SPMD) the favorite execution model for designers implementing parallel architectures on FPGAs. Furthermore Dynamic Partial Reconfiguration (DPR) feature allows efficient reuse of limited hardware resources, making FPGA a highly attractive solution for such applications. The problem with current HPEC systems is that, they are usually built to meet the needs of a specific application, i.e., lacks flexibility to upgrade the system or reuse existing hardware resources. On the other hand, applications that run on such hardware architectures are constantly being upgraded. Thus there is a real need for flexible and scalable hardware architectures and parallel execution models in order to easily upgrade the system and reuse hardware resources within acceptable time bounds. Thus these applications face challenges such as obsolescence, hardware redesign cost, sequential and slow reconfiguration, and wastage of computing power.Addressing the challenges described above, we propose an architecture that allows the customization of computing nodes (FPGAs), broadcast of data (I/O, bitstreams) and reconfiguration several or a subset of computing nodes in parallel. The software environment leverages the potential of the hardware switch, to provide support for the SPMD execution model. Finally, in order to demonstrate the benefits of our architecture, we have implemented a scalable distributed secure H.264 encoding application along with several avionic communication protocols for data and control transfers between the nodes. We have used a FMC based high-speed serial Front Panel Data Port (sFPDP) data acquisition protocol to capture, encode and encrypt RAW video streams. The system has been implemented on 3 different FPGAs, respecting the SPMD execution model. In addition, we have also implemented modular I/Os by swapping I/O protocols dynamically when required by the system. We have thus demonstrated a scalable and flexible architecture and a parallel runtime reconfiguration model in order to manage several parallel input video sources. These results represent a conceptual proof of a massively parallel dynamically reconfigurable next generation embedded computers

Ce chapitre introduit une plate-forme matérielle opérant en temps réel et répondant aux défis de conception des architectures électriques et électroniques des véhicules intelligents de l’avenir. Grâce à la conception intégrée, et en se servant de logiciels et d’outils embarqués, les auteurs montrent la cohabitation efficace entre les applications à faible criticité et le logiciel opérationnel critique de la voiture.

L’émergence des centres de données est une réponse au changement de paradigme informatique vers l’informatique en nuage. Ce chapitre présente les approches récentes et prometteuses de la nouvelle conception logicielle/matérielle des serveurs des centres de données du futur, permettant d’intégrer l’hétérogénéité dans le silicium et facilitant la mise à l’échelle de plate-formes avec les matrices de réseau émergentes.