Dissertations / Theses on the topic 'Robustesse de composants'

Un objectif important des études de la compatibilité électromagnétique (CEM) est de rendre les produits conformes aux exigences CEM des clients ou les normes. Cependant, toutes les vérifications de la conformité CEM sont appliquées avant la livraison des produits finis. Donc nous pourrions avoir de nouvelles questions sur les performances CEM des systèmes électroniques au cours de leur vie. Les comportements CEM de ces produits seront-ils toujours conformes dans plusieurs années ? Un produit peut-il garder les mêmes performances CEM pendant toute sa durée de vie ? Si non, combien de temps la conformité CEM peut-elle être maintenue ?L'étude à long terme de l'évolution des niveaux CEM, appelée "robustesse électromagnétique», est apparue ces dernières années. Les travaux précédents ont montré que la dégradation causée par le vieillissement pourrait induire des défaillances de système électronique, y compris une évolution de la compatibilité électromagnétique. Dans cette étude, l'évolution à long terme des niveaux CEM de deux groupes de composants électroniques a été étudiée. Le premier type de composant électronique est le circuit intégré. Les courants de hautes fréquences et les tensions induites au cours des activités de commutation de circuits intégrés sont responsables des émissions électromagnétiques non intentionnelles. En outre, les circuits intégrés sont aussi très souvent les victimes d'interférences électromagnétiques. Un autre groupe de composants est formé par les composants passifs. Dans un système électronique, les circuits intégrés fonctionnent souvent avec les composants passifs sur un même circuit imprimé. Les fonctions des composants passifs dans un système électronique, telles que le filtrage et le découplage, ont également une influence importante sur les niveaux de CEM.Afin d'analyser l'évolution à long terme des niveaux CEM des composants électroniques, les travaux présentés dans cette thèse ont pour objectif de proposer des méthodes générales pour prédire l'évolution dans les temps des niveaux de compatibilité électromagnétique des composants électroniques
One important objective of the electromagnetic compatibility (EMC) studies is to make the products compliant with the EMC requirement of the customers or the standards. However, all the EMC compliance verifications are applied before the delivery of final products. So we might have some new questions about the EMC performance during their lifetime. Will the product still be EMC compliant in several years? Can a product keep the same EMC performance during its whole lifetime? If not, how long the EMC compliance can be maintained? The study of the long-term EMC level, which is called “electromagnetic robustness”, appeared in the recent years. Past works showed that the degradation caused by aging could induce failures of electronic system, including a harmful evolution of electromagnetic compatibility. In this study, the long-term evolution of the EMC levels of two electronic component groups has been studied. The first electronic component type is the integrated circuit. The high-frequency currents and voltages during the switching activities of ICs are responsible for unintentional emissions or coupling. Besides, ICs are also very often the victim of electromagnetic interference. Another group of components is the passive component. In an electronic system, the IC components usually work together with the passive components at PCB level. The functions of passive components in an electronic system, such as filtering and decoupling, also have an important influence on the EMC levels.In order to analyze the long-term evolution of the EMC level of the electronic components, the study in this thesis tends to propose general predictive methods for the electromagnetic compatibility levels of electronic components which evolve with time

L'objectif de ce mémoire est de déterminer des critères de sélection de composants robustes vis-à-vis des décharges électrostatiques (ESD). Les tests industriels (HBM, MM) ne rendent pas compte du comportement dynamique des composants et les utilisateurs de composants sont perplexes face à la diversité des tests (TLP, CDM). Une approche méthodique, alliant mesures et simulations physiques, est donc présentée et validée. Elle s'applique à des structures de protection ESD (transistor GGNMOS, thyristor SCR, dispositif LVTSCR) microniques et submicroniques. Elle explicite le mode de fonctionnement physique des dispositifs et elle renseigne sur l'impact des évolutions technologiques sur la robustesse ESD. Les travaux se terminent par des recommandations destinées aux utilisateurs de composants et relatives au choix de composants fiables vis-à-vis des décharges électrostatiques. Les tests ESD les plus utiles sont également définis
The aim of this dissertation is to define criteria to select proper devices to withstand ElectroStatic Discharges (ESD). The industrial tests (HBM, MM) do not take into account the dynamic behaviour of devices and the users of electronic components are puzzled by the variety of new ESD tests (TLP, CDM…). A methodical approach, allying experimental characterisations and physical simulations, was thus presented and validated. It was applied to elementary structures of ESD protection (GGNMOS, SCR, LVTSCR) built either with the same technology or with different technologies (micronic and submicronic). We were then able to compare the current-voltage characteristics and the physical behaviour of those devices. This work gives data on the impact of the process evolutions on the ESD ruggedness and on the most useful ESD tests. It also helps to define pieces of advice dedicated to users of components and related to the choice of highly protected devices

De nos jours, les systèmes temps-réel deviennent de plus en plus complexes et ont souvent de lourdes responsabilités. C'est pourquoi il est nécessaire de valider ce genre de systèmes avant leur mise en service. Cette thèse va se positionner dans le cadre du test de robustesse, plus particulièrement pour les systèmes temps-réel et à base de composants. Dans un premier temps, nous présentons une méthode de test de robustesse pour système temps-réel, considérant comme point de départ deux spécifications sous forme d'automates temporisés : une nominale et une dégradée. Nous provoquons une situation inattendue pour le système en mutant les séquences de test. Dans une seconde partie, nous exposons une architecture et un algorithme d'exécution pour tester un système temps-réel à base de composants. Dans une troisième partie, nous présentons un outil de génération de séquences de test que nous avons développé
Nowadays, real-time systems are getting more an more complex and take often care of human lifes or sensitive systems. Therefore, such systems have to be validated before beeing used. This document deals with robustness testing, especially for real-time and component based systems. Firstly, we present a robustness testing method for real-time systems, considering two specifications given in the timed automata model : a nominal one and a degraded one. We provoque an unexpected situation for the system by adding some hazards in the test sequences. Secondly, we expose an architecture an a test execution algorithm for real-time component based systems. Thirdly, we present our tool for sequence generation

Les circuits intégrés ne sont pas à l'abri d'interférences naturelles ou malveillantes qui peuvent provoquer des fautes transitoires conduisant à des erreurs (Soft errors) et potentiellement à un comportement erroné. Ceci doit être maîtrisé surtout dans le cas des systèmes critiques qui imposent des contraintes de sûreté et/ou de sécurité. Pour optimiser les stratégies de protection de tels systèmes, il est fondamental d'identifier les éléments les plus critiques. L'évaluation de la criticité de chaque bloc permet de limiter les protections aux blocs les plus sensibles. Cette thèse a pour objectif de proposer des approches permettant d'analyser, tôt dans le flot de conception, la robustesse d'un système numérique. Le critère clé utilisé est la durée de vie des données stockées dans les registres, pour une application donnée. Dans le cas des systèmes à base de microprocesseur, une approche analytique a été développée et validée autour d'un microprocesseur SparcV8 (LEON3). Celle-ci repose sur une nouvelle méthodologie permettant de raffiner les évaluations de criticité des registres. Ensuite, une approche complémentaire et plus générique a été mise en place pour calculer la criticité des différents points mémoires à partir d'une description synthétisable. L'outil mettant en œuvre cette approche a été éprouvé sur des systèmes significatifs tels que des accélérateurs matériels de chiffrement et un système matériel/logiciel basé sur le processeur LEON3. Des campagnes d'injection de fautes ont permis de valider les deux approches proposées dans cette thèse. En outre, ces approches se caractérisent par leur généralité, leur efficacité en termes de précision et de rapidité, ainsi que leur faible coût de mise en œuvre et leur capacité à ré-exploiter les environnements de validation fonctionnelle
Integrated circuits are not immune to natural or malicious interferences that may cause transient faults which lead to errors (soft errors) and potentially to wrong behavior. This must be mastered particularly in the case of critical systems which impose safety and/or security constraints. To optimize protection strategies of such systems, it is essential to identify the most critical elements. The assessment of the criticality of each block allows limiting the protection to the most sensitive blocks. This thesis aims at proposing approaches in order to analyze, early in the design flow, the robustness of a digital system. The key criterion used is the lifetime of data stored in the registers for a given application. In the case of microprocessor-based systems, an analytical approach has been developed and validated on a SparcV8 microprocessor (LEON3). This approach is based on a new methodology to refine assessments of registers criticality. Then a more generic and complementary approach was implemented to compute the criticality of all flip-flops from a synthesizable description. The tool implementing this approach was tested on significant systems such as hardware crypto accelerators and a hardware/software system based on the LEON3 processor. Fault injection campaigns have validated the two approaches proposed in this thesis. In addition, these approaches are characterized by their generality, their efficiency in terms of accuracy and speed and a low-cost implementation. Another benefit is also their ability to re-use the functional verification environments

L’industrie des transports aéronautique et terrestre voit une augmentation constante de l’électrification de ses fonctions. Les actionneurs mécaniques ou hydrauliques sont au fil des évolutions technologiques remplacés par des actionneurs électriques.Les composants qui dominent le marché actuellement ne semblent plus capables de suivre la tendance. En effet, les composants de puissance à base de silicium règnent toujours sur le marché actuel, grâce à leur faible coût. Ce matériau commence par contre à atteindre ses limites théoriques en termes de performances. Dans ce contexte, différentes structures en semi-conducteurs à large bande interdite sont en train d’émerger afin de succéder au silicium.Cette étude a pour objectif d’évaluer la fiabilité des transistors de puissance à base de Nitrure de Gallium. Ces composants semblent être très prometteurs pour des applications moyennes puissances. Cependant, les mécanismes de défaillance dont peuvent souffrir ces composants ne sont pas encore suffisamment étudiés. L’étude consiste en l’application de vieillissements alliant contraintes thermiques et électriques. Ces vieillissements sont effectués à différentes conditions de tension et de température. L’objectif de cette méthode est, dans un premier temps, d’isoler l’effet de chaque facteur de stress sur l’état des composants, et dans un second temps, d’identifier les mécanismes de défaillances activés en fonction des conditions de vieillissement.Ce travail a permis d’identifier l’existence de différents mécanismes de défaillance pouvant être activés selon les conditions de vieillissement. En effet, il est apparu que la gamme de température de vieillissement utilisée influe grandement sur la prédominance des mécanismes de défaillance activés. Les résultats obtenus remettent en question les normes de qualification actuellement appliquées aux composants en Nitrure de Gallium. Ces normes devraient revoir à la hausse les températures de vieillissement utilisées afin de couvrir des gammes plus proches des températures d’utilisation pour ce type de composants
The aeronautical and terrestrial transport industries know a steady increase in the electrification of their functions. In fact, the mechanical or hydraulic actuators are gradually replaced by electric ones.The components dominating the market today seem unable to follow the trend anymore. In fact, silicon-based power components still prevail in the current market, thanks to their low cost. However, this material begins to reach its theoretical limits in terms of performance. In this context, different wide bandgap semiconductor structures are emerging to take on from silicon.The aim of this study is to assess the reliability of power transistors based on Gallium Nitride. These components are very promising for medium power applications. However, the failure mechanisms of these components are not yet sufficiently studied. The study consists in the application of aging tests combining thermal and electrical stresses. These agings are carried out under different conditions of tension and temperature. The objective of this method is, firstly, to isolate the effect of each stressor on the state of the components, and secondly, to identify the failure mechanisms activated according to the aging conditions.This work made it possible to identify the existence of different failure mechanisms that can be activated according to the aging conditions. Indeed, it has emerged that the aging temperature range used influences the predominance of activated failure mechanisms. The results challenge the adequacy of current qualification standards for Gallium Nitride components. These standards should revise upwards the aging temperatures used to cover ranges closer to the operating temperatures of this kind of components

Aujourd’hui, les exigences croissantes en termes de compétitivité requièrent la conception de systèmes électronique de puissance ayant un encombrement minimal tout en gardant une bonne fiabilité. La combinaison de ces deux caractéristiques est absolument requise au niveau d’un système aussi bien qu’au niveau d’un composant. On cite notamment le cas des condensateurs d’aluminium à électrolyte liquide, qui sont largement utilisés comme réservoir de stockage de l’énergie électrostatique. Cette fonction est nécessaire dans les systèmes électroniques de puissance pour fournir l’énergie aux différentes parties à chaque appel de courant. D’après la littérature, l’étude et l’évaluation de la fiabilité de ces systèmes reposent fortement sur celle des condensateurs d’aluminium à électrolyte liquide ainsi que sur d’autres composants identifiés comme critiques (Transistors MOS de découpage, isolants dans les transformateurs, …etc.). Le premier chapitre débute par une présentation de la technologie des condensateurs est détaillée en indiquant les différents paramètres qui les caractérisent et les différents travaux réalisés dans la littéraire sur l’étude et l’évaluation de la fiabilité de ces composants. Dans le deuxième chapitre, les essais de vieillissement sont élaborés en se basant sur le profil de mission du système. Ensuite, les évolutions des caractéristiques ayant une dégradation significative sont modélisées. Le troisième chapitre porte sur la caractérisation physico-chimique du condensateur afin de comprendre et expliquer les modes de défaillance enregistré pendant les essais de vieillissement. Le dernier chapitre est consacré à la réalisation des essais de vieillissement sur système simulant la dissipation de la chaleur des composants adjacents aux condensateurs. Des mesures électriques sont faites en temps réel afin de superviser la tension à leurs bornes. Enfin, un essai de stress mécanique est réalisé afin de permettre d’évaluer l’impact des vibrations sur la connectique des condensateurs neufs et vieillis
Today, the increasing demands in terms of competitiveness require the design of electronic power systems having a minimal bulk while maintaining a good reliability. The combination of these two features is required at a system level as well as at a component level. It is particularly the case of liquid electrolyte aluminum capacitors, which are widely used as storage tanks forelectrostatic energy. This function is necessary in electronic power systems to provide energy to the different parts with each current draw. According to the literature, the study and the evaluation of the reliability of these systems rely heavily on that of liquid electrolyte aluminum capacitors as well as on other components identified as critical (MOS switching transistors, insulators in transformers, etc.). The first chapter begins with a detailed presentation of the technology of capacitors by indicating the various parameters that characterize them and the different work done in the literary on the study and evaluation of the reliability of these components. In the second chapter, aging tests are developed based on the mission profile of the system. Then, the evolutions of characteristics having a significant degradation are modeled. The third chapter deals with the physico-chemical characterization of the capacitor in order to understand and to explain the failure modes recorded during the aging tests. The last chapter is devoted to performing aging tests on a system which is simulating the heat dissipation of components adjacent to capacitors. Electrical measurements are realized in real time to monitor the voltage at their terminals. Finally, a mechanical stress test is carried out to evaluate the impact of vibrations on the connection of new and aged capacitors

Avec les évolutions technologiques, les composants électroniques deviennent de plus en plus sensibles aux décharges électrostatiques (ESD). De nos jours, la fiabilité des circuits intégrés dans les étapes de fabrication est garantie par un ensemble de normes définissant des niveaux de robustesse. Mais les stratégies de protection implémentées dans les circuits intégrés, visant à respecter ces normes, ne suffisent pas toujours à garantir la robustesse des composants dans leur application finale. Ces nouveaux problèmes de fiabilité ne sont pas encore bien compris, étant donnée la complexité des phénomènes mis en jeu dans un système réel en fonctionnement. En tenant compte de ces faits, nous pouvons nous interroger sur l'efficacité des stratégies de protection contre les ESD utilisées de façon conventionnelle pour protéger contre des stress de type système. L'ensemble des travaux de thèse présentés vise à l'amélioration de la robustesse, quant à ces nouvelles exigences, de composants analogiques dédiés aux applications portables (téléphonie, multimédia). En partant d'un cas concret, pour lequel il existe une grande différence de robustesse entre le produit alimenté et non-alimenté, nous présenterons les différents résultats d'analyse (analyse de défaillance, caractérisation électrique en impulsion de type TLP et VFTLP, simulations de type SPICE) qui nous ont conduits à proposer une solution de protection intégrée respectant les exigences
With improvement in electronic technology shrinking, electronic components are increasingly becoming sensitive to ElectroStatic Discharge (ESD). Nowadays, the reliability of integrated circuits in the manufacturing field are guaranteed by a set of standards that define levels of robustness. Nevertheless the protection strategies implemented in integrated circuits, designed to meet these standards, are not always enough to ensure the robustness of the components in their final application. The new reliability problems are not well understood, given the complexity of the phenomena involved in real systems in operation. Taking into account these facts, we can question the effectiveness of the strategies used to protect against " classical ESD " and system-type stresses. All the work presented in this thesis aims to improve the robustness with respect to these new requirements, in the case study of analog components dedicated to portable applications (telephony, multimedia). Starting from a concrete case, for which there is a large difference in the system ESD robustness between the biased and unbiased product, we will present the various results of analysis (failure analysis, electrical characterization by impulse like TLP VFTLP, SPICE-type simulations) that led us to the proposal of an integrated security solution that meets the requirements

La gestion de l'énergie électrique est au cœur des enjeux environnementaux. L'éclosion de semi-conducteurs à grand gap comme le carbure de silicium (SiC) permet la réalisation de composants aux performances supérieures à celles des composants en silicium pour l'électronique de puissance. Toutefois, le comportement de ces dispositifs lors de décharges électrostatiques (ESD) ou lors de radiations est mal connu et nécessite des études spécifiques. Dans ces travaux, plusieurs composants MESFET SiC ont ainsi été testés face aux ESD et l'étude des mécanismes de défaillance a montré soit la défaillance de l'oxyde de passivation, soit la sublimation du SiC suite au déclenchement d'une structure parasite. L'intégration d'une diode Zener sur le drain du MESFET a ainsi été testée et validée comme protection ESD. La simulation démontre que la protection est inefficace par rapport à la tenue aux radiations d'ions lourds. Assurer la robustesse de ces technologies n'apparaît pas plus simple que pour les composants en silicium. Des solutions sont toutefois envisageables pour aider les concepteurs à améliorer la robustesse aux ESD, bien que des études supplémentaires restent à mener
Power management is nowadays crucial with the global warming and the electronic needs of the society. Wideband gap semi-conductors like Silicon Carbide (SiC) are emerging in power electronic landscape because of their better properties in comparison with Silicon. Nevertheless reliability and knowledge about internal physic during electrostatic discharge (ESD) or radiation event is still missing and need specific studies. In this work, several SiC MESFET have been tested and results show two mains failure mechanism. First the passivation oxide clamping, and secondly the SiC sublimation induced by a parasitic structure in the device. An ESD protection was tested and validated. Unfortunately, this solution isn't efficient for heavy ion protection. Indeed, no impact on the radiation robustness is noticed on the MESFET during a radiation event. SiC ESD reliability doesn't look better than for Silicon devices. ESD robustness improvements are proposed in this work even if integration of this MESFET is still required to validate the improvement

L'évolution de la technologie CMOS consiste à la miniaturisation continue de la taille des transistors. Cela permet la réalisation de circuits et systèmes intégrés de plus en plus complexes et plus performants, tout en réduisant leur consommation énergétique, ainsi que leurs coûts de fabrication. Cependant, chaque nouveau noeud technologique CMOS doit faire face aux problèmes de fiabilité, dues aux densités de fautes et d'erreurs croissantes. Par conséquence, les techniques de tolérance aux fautes, qui utilisent des ressources redondantes pour garantir un fonctionnement correct malgré la présence des fautes, sont devenus indispensables dans la conception numérique. Ce thèse étudie une nouvelle architecture hybride tolérante aux fautes pour améliorer la robustesse des circuits et systèmes numériques. Elle s'adresse à tous les types d'erreur dans la partie combinatoire des circuits, c'est-à-dire des erreurs permanentes (« hard errors »), des erreurs transitoires (« SETs ») et des comportements temporels fautifs (« timing errors »). L'architecture proposée combine la redondance de l'information (pour la détection d'erreur), la redondance de temps (pour la correction des erreurs transitoires) et la redondance matérielle (pour la correction des erreurs permanentes). Elle permet de réduire considérablement la consommation d'énergie, tout en ayant une surface de silicium similaire comparée aux solutions existantes. En outre, elle peut également être utilisée dans d'autres applications, telles que pour traiter des problèmes de vieillissement, pour tolérer des fautes dans les architectures pipelines, et pour être combiné avec des systèmes avancés de protection des erreurs transitoires dans la partie séquentielle des circuits logiques (« SEUs »)
Evolution of CMOS technology consists in continuous downscaling of transistor features sizes, which allows the production of smaller and cheaper integrated circuits with higher performance and lower power consumption. However, each new CMOS technology node is facing reliability problems due to increasing rate of faults and errors. Consequently, fault-tolerance techniques, which employ redundant resources to guarantee correct operations of digital circuits and systems despite the presence of faults, have become essential in digital design. This thesis studies a novel hybrid fault-tolerant architecture for robustness improvement of digital circuits and systems. It targets all kinds of error in combinational part of logic circuits, i.e. hard, SETs and timing errors. Combining information redundancy for error detection, timing redundancy for transient error correction and hardware redundancy for permanent error corrections, the proposed architecture allows significant power consumption saving, while having similar silicon area compared to existing solutions. Furthermore, it can also be used in other applications, such as dealing with aging phenomenon, tolerating faults in pipeline architecture, and being combined with advanced SEUs protection scheme for sequential parts of logic circuits

L’amélioration des systèmes de conversion d’énergie rend les dispositifs à base de SiC très attractifs pour leur efficacité, compacité et robustesse. Cependant, leur comportement en réponse à un défaut de court-circuit doit être soigneusement étudié pour assurer la fiabilité des systèmes. Ce travail de recherche porte sur les problèmes de robustesse et de fiabilité du MOSFET SiC sous contraintes de court-circuit. Cette étude repose sur des caractérisations électriques et microstructurales. La somme de toutes les caractérisations avant, pendant et après les tests de robustesse ainsi que l’analyse microstructurale permet de définir des hypothèses sur l’origine physique de la défaillance pour ce type de composants. De plus, la mesure de la capacité est introduite au cours des tests de vieillissement en tant qu’indicateur de santé et outil clé pour remonter à l’origine physique du défaut
The improvement of power conversion systems makes SiC devices very attractive for efficiency, compacity and robustness. However, their behavior in response to short circuit mode must be carefulli studied to ensure the reliability of systems. This research work deals with the SiC MOSFET robustness and reliability issues under short-circuit constraints. It is based upon electrical and microstructural characterizations. The sum of all the characterizations before, during and after the robustness tests as well as microstructural analysis allow to define hypotheses regarding the physical origin of failure of such components. Also, caoacitance measurement is introduced during aging tests as a health indicator and a key tool to go back to the physical origin of the defect

Ce travail vise à étudier la robustesse de trois générations de MOSFET SiC de puissance (Silicon Carbide Metal Oxide Semiconductor Field E_ect Transistors). Plusieurs approches sont suivies : la caractérisation électrique, la modélisation physique, les tests de vieillissement et la simulation physique. Un modèle compact basé sur une nouvelle méthode d'extraction de paramètres et sur les résultats de caractérisation électrique est présenté. Les paramètres extraits du modèle (tensionde seuil, transconductance de la région de saturation et paramètre du champ électrique transverse) sont utilisés pour analyser avec précision le comportement statique de trois générations de MOSFET SiC. La robustesse de ces dispositifs sont étudiées par deux tests : le test HTRB (High Temperature Reverse Bias) et le test ESD (Electrostatic Discharge). Une simulation physique est réalisée pour comprendre l'impact de la température et des paramètres physiques sur les caractérisations électriques des MOSFETs SiC
This work aims to investigate the robustness of three generations of power SiC MOSFETs (SiliconCarbide Metal Oxide Semiconductor Field E_ect Transistors). Several approaches are followed :electrical characterization, device modeling, ageing tests and physical simulation. An improvedcompact model based on an accurate parameters extraction method and one electrical characterization results is presented. The parameters extracted precisely from the model (thresholdvoltage, saturation region transconductance...) are used to accurately analyze the static behaviorof two generations of SiC MOSFETs. The robustness of these devices are investigated bytwo tests : HTRB (High Temperature Reverse Bias) stress and an ESD (Electrostatic Discharge)stress. Physical simulation is conducted to understand the impact of the temperature and thephysical parameters on the device electrical characterizations

Dans les années 2000, les composants de puissance en carbure de silicium (SiC) font leur apparition sur le marché industriel offrant d'excellentes performances. Elles se traduisent par de meilleurs rendements et des fréquences de découpage plus élevées, entrainant une réduction significative du volume et de la masse des convertisseurs de puissance. Le SiC présente de plus un potentiel important de fonctionnement en haute température (>200°C) et permet donc d'envisager de placer l'électronique dans des environnements très contraints jusqu'alors inaccessibles. Pourtant les parts de marche du SiC restent limitées dans l'industrie vis à vis du manque de retour d'expérience concernant la fiabilité de ces technologies relativement nouvelles. Cette question reste aujourd'hui sans réponse et c'est avec cet objectif qu'a été menée cette étude axée sur le vieillissement et l'analyse des mécanismes de dégradation sur des composants de puissance SiC pour des applications haute température. Les tests de vieillissement ont été réalisés sur des transistors MOSFET SiC car ces composants attirent les industriels grâce à leur simplicité de commande et leur sécurité "normalement bloqué" (Normally-OFF). Néanmoins, la fiabilité de l'oxyde de grille est le paramètre limitant de cette structure. C'est pourquoi l'étude de la dérive de la tension de seuil a été mesurée avec une explication du phénomène d'instabilité du VTH. Les résultats ont montré qu'avec l'amélioration des procédés de fabrication, l'oxyde du MOSFET est robuste même pour des températures élevées (jusqu'à 300°C) atteintes grâce à un packaging approprié. Les durées de vie moyennes ont été extraites grâce à un banc de vieillissement accéléré développé pour cette étude. Des analyses macroscopiques ont été réalisées afin d'observer l'évolution des paramètres électriques en fonction du temps. Des études microscopiques sont conduites dans l'objectif d'associer l'évolution des caractéristiques électriques par rapport aux dégradations physiques internes à la puce. Pour notre véhicule de test, la défaillance se traduit par un emballement du courant de grille en régime statique et par l'apparition de fissures dans le poly-Silicium de la grille. Pour finir, une étude de comparaison avec des nouveaux transistors MOSFET a été réalisée. Ainsi l'analogie entre ces composants s'est portée sur des performances statiques, dynamiques, dérivé de la tension de seuil et sur la durée de vie moyenne dans le test de vieillissement. Le fil rouge de ces travaux de recherche est une analyse des mécanismes de dégradation avec une méthodologie rigoureuse permettant la réalisation d'une étude de fiabilité. Ces travaux peuvent servir de base pour toutes analyses d'anticipation de défaillances avec une estimation de la durée de vie extrapolée aux températures de l'application visée
Since 2000, Silicon Carbide (SiC) power devices have been available on the market offering tremendous performances. This leads to really high efficiency power systems, and allows achieving significative improvements in terms of volume and weight, i.e. a better integration. Moreover, SiC devices could be used at high temperature (>200°C). However, the SiCmarket share is limited by the lack of reliability studies. This problem has yet to be solved and this is the objective of this study : aging and failure mechanisms on power devices for high temperature applications. Aging tests have been realized on SiC MOSFETs. Due to its simple drive requirement and the advantage of safe normally-Off operation, SiCMOSFET is becoming a very promising device. However, the gate oxide remains one of the major weakness of this device. Thus, in this study, the threshold voltage shift has been measured and its instability has been explained. Results demonstrate good lifetime and stable operation regarding the threshold voltage below a 300°C temperature reached using a suitable packaging. Understanding SiC MOSFET reliability issues under realistic switching conditions remains a challenge that requires investigations. A specific aging test has been developed to monitor the electrical parameters of the device. This allows to estimate the health state and predict the remaining lifetime.Moreover, the defects in the failed device have been observed by using FIB and SEM imagery. The gate leakage current appears to reflect the state of health of the component with a runaway just before the failure. This hypothesis has been validated with micrographs showing cracks in the gate. Eventually, a comparative study has been realized with the new generations of SiCMOSFET

La these presente de maniere complete les problemes theoriques rencontres pour effectuer une analyse en composantes principales robuste basee sur les m-estimateurs d'une matrice de dispersions et les fonctions d'influence. Les fonctions d'influence des elements propres de la classe des estimateurs de pseudo-covariances sont calculees, ainsi que leurs homologues pour la matrice de correlations associee. Les resultats theoriques proposes permettent l'elaboration d'une nouvelle methode d'acp robuste. Nous proposons l'utilisation des m-estimateurs pour reduire l'effet des valeurs aberrantes et parallelement l'utilisation des outils de detection bases sur les fonctions d'influence afin de detecter les observations influentes qui ne sont pas extremes. Des comparaisons entre l'approche proposee et les techniques d'acp robustes existantes sont effectuees et leurs performances sont testees sur des donnees reelles. Les algorithmes et les programmes fortran qui permettent les calculs et les editions de l'approche proposee sont presentes en detail

Le prétraitement des signaux de vibration dans des conditions difficiles comme celles de l'aéronautique semble être compliqué. Les conditions de fonctionnement sont nonstationnaires et le moteur présente au moins deux familles harmoniques non-linéaires liées à l'arbre à basse et haute pression. De plus, les contraintes de conception imposent un nombre réduit d'accéléromètres (généralement deux) qui est insuffisant pour détecter tous les phénomènes liés à l'arbre. Les signaux acoustiques ne sont pas soumis à cette dernière contrainte. Cependant, ils sont très bruyants par rapport aux signaux de vibration et peuvent ne pas détecter les problèmes de faible énergie. De plus, ils dépendent fortement de la position du microphone et de sa directivité. Ainsi, l'objectif de la thèse est de proposer/essayer des méthodes robustes pour principalement (i) l'interférence entre différents phénomènes linéaires et non linéaires, (ii) les conditions de fonctionnement non stationnaires et (iii) les phénomènes de bruit à large bande (lorsqu'ils ne sont pas d'intérêt). Ces difficultés scientifiques sont considérées à travers (1) une détection aveugle des pics spectraux, (2) l'estimation de la vitesse instantanée et (3) l'estimation de la composante déterministe/tonale
Pre-processing vibration signals in harsh conditions such as the aeronautic conditions seems a complicated task. The operating conditions are nonstationary and the motor exhibits at least two harmonic non-linear families related to low and high pressure shaft. Furthermore, the design constraints impose a reduced number of accelerometers (generally two) which is unfortunately insufficient to detect all the shaft related phenomena. The acoustic signals are not subjected to the latter constraint. However, they are very noisy in comparison to vibration signals and may not detect low energy problems and very low frequency phenomena. Besides, the obtained signals depend strongly on the microphone position and its directivity in addition to the problem of clipping with medium to high acoustic pressure values. Thus, the PhD objective is to propose methods robust to mainly (i) the interference between different linear and non-linearly related phenomena, (ii) the nonstationary operating conditions and (iii) the broadband noise phenomena. These scientific difficulties are considered through (1) a blind detection of spectral peaks, (2) the estimation of the instantaneous speed and (3) the estimation of the deterministic/tonal component

L'objet de notre étude porte sur l'élaboration d'un système générique de dialogue homme-machine multimodal, le système Partner. Ses objectifs portent d'une part sur la création d'une interface multimodale conviviale et robuste, et d'autre part sur la définition d'une architecture propre à faciliter le développement d'applications variées. Sa contribution se situe dans le cadre d'applications finalisées. L'interface multimodale qu'il fournit, permet à un utilisateur coopératif de communiquer naturellement avec une application au moyen de la parole, mais aussi au moyen d'autres périphériques comme une souris, un écran tactile et un clavier. Un modèle sémantique multimodal est utilisé pour assurer l'indépendance du système vis-à-vis des périphériques d'entrées/sorties et de la langue. L'approche de Partner est basée sur une analyse des besoins interactionnels des applications qui a conduit à l'identification d'invariants dialogue. Il se caractérise par une architecture originale qui est de type client/serveur. Elle correspond à une décomposition de l'activité de communication en deux domaines d'expertise qui permet de décharger les applications des aspects interactionnels du dialogue pour que celles-ci puissent se focaliser sur leur tache. Un environnement de développement (toolkit dialogue) est mis à la disposition des concepteurs d'applications. Pour assurer une interaction conviviale et robuste, le système fournit également des mécanismes pour la gestion d'erreurs et d'incertitudes, et propose différentes solutions pour assister les utilisateurs dans leur interaction avec la machine. Partner est un système de dialogue opérationnel qui a donne lieu, à ce jour, à la réalisation de trois applications qui fonctionnent en temps réel et en plusieurs langues

Les travaux de cette thèse sont consacrés aux différents problèmes de traitement des Signaux à Phase Polynomiale dans des environnements fortement dégradés, que se soit par de fort niveaux de bruit ou par la présence de bruit impulsif, bruit que nous avons modélisé en ayant recourt à des lois alpha-stables. La robustesse au bruit est un sujet classique de traitement du signal et si de nombreux algorithmes sont capables de fonctionner avec de forts niveaux de bruits gaussiens, la présence de bruit impulsif a souvent pour conséquence une forte dégradation des performances voir une impossibilité d'utilisation. Récemment, plusieurs algorithmes ont été proposés pour prendre en compte la présence de bruit impulsif avec toutefois une contrainte: ces algorithmes voient généralement leurs performances se dégrader lorsqu'ils sont utilisés avec du bruit gaussien, et en conséquence nécessitent une sélection préalable de l'algorithme adapté en fonction de l'usage. L'un des points abordé dans cette thèse a donc été la réalisation d'algorithmes robustes à la nature du bruit en ce sens que leurs performances sont similaires, que le bruit additif soit gaussien ou alpha-stable. Le deuxième point abordé a été la réalisation d'algorithmes rapides, une capacité difficile à cumuler à la robustesse
The research works of this thesis deal with the processings of polynomial phase signals in heavily corrupted environnements, whatsoever noise with high levels or impulse noise, noise modelled by the use of alpha-stable laws. Noise robustness is a common task in signal processing and if several algorithms are able to work with high gaussian noise level, the presence of impulse noise often leads to a great loss in performances or makes algorithms unable to work. Recently, some algorithms have been built in order to support impulse noise environnements but with one limit: the achievable results decrease with gaussian noise situations and thus needs as a first step to select the good method versus the kind of the noise. So one of the key points of this thesis was building algorithms who were robust to the kind of the noise which means that they have similar performances with gaussian noise or alpha-stable noise. The second key point was building fast algorithms, something difficult to add to robustness

L'augmentation considérable ces dernières années du nombre de convertisseur sur le réseau d'alimentation se traduit par la nécessite de s'intéresser a la compatibilité entre les convertisseurs et le réseau. Le redresseur à mli est un convertisseur dont les caractéristiques lui permettent d'absorber des courants réseaux sinusoïdaux, et d'échanger de la puissance active et réactive avec le réseau. Le présent travail concerne l'étude de la modélisation et la commande de ce convertisseur ainsi que l'extension au cas d'un réseau déséquilibre. Le redresseur est contrôlé par une régulation cascade: des boucles internes régulent les courants réseaux, une boucle externe régule la tension de capacité. Les conséquences de l'apparition d'une perturbation de type creux de tension (distorsion harmonique sur les courants réseaux, oscillation a l'harmonique 2 des composantes continues) sont analysées puis simulées et vérifiées expérimentalement. Deux solutions sont étudiées: - une compensation s'appuyant sur une étude théorique du système. - la construction d'un régulateur robuste appliquant le principe du modèle interne de Wohnam et la méthode de placement de pôles par -stabilité. Les avantages obtenus permettent d'envisager une meilleure continuité de fonctionnement face aux creux de tension, un dimensionnement réduit du convertisseur, et la conservation des performances. Les domaines d'application concernes sont varies. Dans le domaine industriel, il s'agit des alimentations à bon facteur de puissance ou des procédés nécessitant le réglage du réactif