Academic literature on the topic 'Reconfigurabilité (Électronique)'

Les antennes réseaux réflecteurs combinent les atouts des antennes réseaux et des réflecteurs paraboliques. Le contexte dans lequel s’inscrit ce travail est celui des réseaux réflecteurs plans imprimés passifs et actifs. Nous sommes repartis de l’héritage du laboratoire en analysant et comparant plusieurs configurations de cellules unitaires de type patch en croix de Jérusalem en bande Ku. Il a été montré que ce type de cellule présente des fluctuations importantes au niveau du diagramme de rayonnement unitaire. Une nouvelle topologie de cellule a été présentée : la cellule Phoenix. Elle se caractérise par de faibles pertes, une faible dispersion et des diagrammes de rayonnement stables. Surtout, elle permet de limiter les transitions géométriques rapides dans un réseau. Une partie de la thèse est consacrée à l’étude de cellules actives à base de fente. Plusieurs concepts ont été proposés consistant à charger les fentes par des commutateurs afin de contrôler leur longueur électriquement
Reflectarray antennas combine some of the best features of printed antenna arrays and reflector antennas. The reflectarray concept is based on the scattering properties of individual cells. This study is focused on passive and active printed reflectarrays. We started from the laboratory inheritance by analyzing and comparing several configurations of Jerusalem Cross patch unit-cells in Ku-Band. It was shown that this type of cells presents important fluctuations regarding the elementary radiation pattern. A new topology of cell has been presented: the so-called Phoenix cell. It is characterized by low loss, low dispersion and stable radiation patterns. Moreover, it prevents from fast geometrical transition at the array level. The last part of the thesis is dedicated to the study of slot-based active cells. Several concepts have been proposed that consist in loading slots with switches to control their electrical length

Le sujet de cette thèse est la conception et l'optimisation d'antennes reconfigurables multifonctionnelles et ultra-large bande. Dans nos travaux, la définition d'antenne reconfigurable utilisée est celle d'une antenne dont on peut modifier après fabrication une ou plusieurs caractéristiques. Dans le premier chapitre, une classification des différents types d'antennes, que l'on souhaite la plus exhaustive possible, est proposée, se basant sur la définition d'antenne reconfigurable donnée précédemment. Le second chapitre propose des éléments de méthodologie de conception d'antennes reconfigurables. Le troisième chapitre est centré sur le développement et l'optimisation d'antennes PIF A (Planar Inverted-F Antenna) reconfigurables. Le quatrième chapitre traite du développement d'antennes reconfigurables ultra-large bande (UWB) en ce sens qu'au moins un de leurs modes de fonctionnement présente une bande passante instantanée ultra-large
This thesis is about designing and optimizing multi-functional and UWB antennas. Ln this work, a reconfigurable antenna is defined as an antenna with characteristics, which can be altered after fabrication. Ln the first chapter, a classification of the different types of antennas, which is wished to be as exhaustive as possible, is introduced. This classification based on the aforementioned definition of a reconfigurable antenna. Ln the second chapter, we present sorne elements of a methodology to design reconfigurable antennas. The third chapter is centered on the design and optimization of reconfigurable PlF A (Planar lnverted-F Antenna) antennas. The fourth chapter deals with the design of reconfigurable UWB antennas. These are defined as antennas, which present at least one configuration with an instantaneous ultra-wide bandwidth

Ces travaux de thèse portent sur l’application des matériaux ferroélectriques aux dispositifs hyperfréquences reconfigurables. Après une présentation du matériau KTN et un état de l’art des dispositifs agiles, le chapitre II présente l’étape de l’élaboration du matériau. Les films de KTN sont épitaxiés sur MgO, LaAlO₃ et SrTiO₃ / silicium alors qu’ils sont texturés sur saphir et platine / silicium. Les caractérisations diélectriques sont ensuite mises en relief. Le chapitre III est dédié à l’étude numérique de lignes de transmission et résonateurs à stub, en termes de pertes et d’agilité. Les mesures des dispositifs, présentées au chapitre IV, montrent une agilité supérieure à 20 % pour des résonateurs intégrant des couches de KTN sur saphir, associée à des pertes des films caractérisées par un tanδ supérieur à 0,1. Dans le chapitre V, la simulation électromagnétique d’une antenne BIE à cavité Fabry-Perot a démontré un dépointage de faisceau de 30° et une directivité maximale de 14,5 dB
The present work deals with the application of the ferroelectric material for agile devices. After a presentation of the ferroelectric material KTN and a state of the art of basic ferroelectric thin film agile devices, the chapter II deals with the KTN material elaboration. KTN films on LaAlO₃, MgO and SrTiO₃ / silicon are epitaxial while those on sapphire and platin/silicon are essentially textured. Dielectric characterizations are also presented in this chapter. The chapter III is dedicated to the numerical study of standard microwave devices, transmission lines and stub resonators, in terms of agility and loss. The measurements are discussed in chapter IV. Stub resonators show an agility higher than 20%, with a loss factor tanδ higher than 0. 1. In chapter V, we demonstrate numerically the feasibility of a reconfigurable Fabry-Perot antenna with a 30° beam scanning capability and a maximal directivity of 14,5 dB

La technologie CMOS a contribué au développement de l'industrie des semi-conducteurs. Cependant, au fur et à mesure que le noeud technologique est réduit, la technologie CMOS fait face à des défis importants liés à la dissipation dûe aux courants de fuite et aux effets du canal court. Pour résoudre ce problème, les chercheurs se sont intéressés à la spintronique ces dernières années, compte tenu de la possibilité de fabriquer des dispositifs de taille réduite et d'opérations de faible puissance. La jonction tunnel magnétique (MTJ) est l'un des dispositifs spintroniques les plus importants qui peut stocker des données binaires grâce à la Magnétorésistance à effet tunnel (TMR). En dehors des applications de mémoire non volatile, la MTJ peut également être utilisée pour combiner ou remplacer les circuits CMOS pour implémenter un circuit hybride, de façon à combiner une faible consommation d'énergie et des performances à grande vitesse. Cependant, le problème de la conversion fréquente de charge en spin dans un circuit hybride peut entraîner une importante consommation d'énergie, ce qui obère l'intérêt pour des circuits hybrides. Par conséquent, le concept ASL qui repose sur un pur courant de spin comme support de l'information est proposé pour limiter les conversions entre charge et spin, donc pour réduire la consommation d'énergie. La conception de circuits à base de dispositif ASL entraîne de nombreux défis liés à l'hétérogénéité qu'ils introduisent et à l'espace de conception étendu à explorer. Par conséquent, cette thèse se concentre sur l'écart entre les exigences d'application au niveau du système et la fabrication des nanodispositifs. Au niveau du dispositif, nous avons développé un modèle compact intégrant le STT, la TMR, les effets d'injection/accumulation de spin, le courant de breakdown des canaux et le délai de diffusion de spin. Validé par comparaison avec les résultats expérimentaux, ce modèle permet d'explorer les paramètres du dispositif liés à la fabrication, tels que les longueurs de canaux et les tailles de MTJ, et aide les concepteurs à éviter leur destruction. De plus, ce modèle, décrit avec Verilog-A sur Cadence et divisé en plusieurs blocs : injecteur, détecteur, canal et contact, permet une conception indépendante et une optimisation des circuits ASL qui facilitent la conception de circuits hiérarchiques et complexes. En outre, les expressions permettant le calcul de l'injection/accumulation de spin pour le dispositif ASL utilisé sont dérivées. Elles permettent de discuter des phénomènes expérimentaux observés sur les dispositifs ASL. Au niveau circuit, nous avons développé une méthodologie de conception de circuit/système, en tenant compte de la distribution des canaux, de l'interconnexion des portes et des différents rapports de courant d'injection provoqués par la diffusion de spin. Avec les spécifications et les contraintes du circuit/système, les fonctions booléennes du circuit sont synthétisées en fonction de la méthode de synthèse développée et des paramètres de niveau de fabrication : longueur des canaux, et tailles MTJ sont spécifiées. Basé sur cette méthodologie développée, les circuits combinatoires de base qui forment une bibliothèque de circuits sont conçus et évalués en utilisant le modèle compact développé. Au niveau du système, un circuit DCT, un circuit de convolution et un système Intel i7 sont évalués en explorant les problèmes d'interconnexion : la répartition de l'interconnexion entre les portes et le nombre de tampons inséré. Avec des paramètres théoriques, les résultats montrent que le circuit/système ASL peut surpasser le circuit/système basé sur CMOS. De plus, le pipeline du circuit basé sur ASL est discuté avec MTJ comme tampons insérés entre les étapes. La reconfigurabilité provoquée par les polarités/valeurs du courant d'injection et les états des terminaux de control des circuits ASL sont également discutés avec l'exploration reconfigurable des circuits logiques de base
The CMOS technology has tremendously affected the development of the semi-conductor industry. However, as the technology node is scaled down, the CMOS technology faces significant challenges set by the leakage power and the short channel effects. To cope with this problem, researchers pay their attention to the spintronics in recent years, considering its possibilities to allow smaller size fabrication and lower power operations. The magnetic tunnel junction (MTJ) is one of the most important spintronic devices which can store binary data based on Tunnel MagnetoResistance (TMR) effect. Except for the non-volatile memory, MTJ can be also used to combine with or replace the CMOS circuits to implement a hybrid circuit, for the potential to achieve low power consumption and high speed performance. However, the problem of frequent spin-charge conversion in a hybrid circuit may cause large power consumption, which diminishes the advantage of the hybrid circuits. Therefore, the ASL concept which uses a pure spin current to transport the information is proposed for fewer charge-spin conversions, thus for less power consumption. The design of ASL device-based circuits leads to numerous challenges related to the heterogeneity they introduce and the large design space to explore. Hence, this thesis focus on filling the gap between application requirements at the system level and the device fabrication at the device level. In device level, we developed a compact model integrating the STT, the TMR, the spin injection/accumulation effects, the channel breakdown current and the spin diffusion delay. Validated by comparing with experimental results, this model allows exploring fabrication-related device parameters such as channel lengths and MTJ sizes and help designers to prevent from device damages. Moreover, programmed with Verilog-A on Cadence and divided into several blocks: injector, detector, channel and contact devices, this model allows the independent design and cross-layer optimization of ASL-based circuits, that eases the design of hierarchical, complex circuits. Furthermore, the spin injection/accumulation expressions for the used ASL device are derived, enabling to discuss the experimental phenomena of the ASL device. In circuit level, we developed a circuit/system design methodology, taking into account the channel distribution, the gate interconnection and the different injection current ratios caused by the spin diffusion. With circuit/system specifications and constraints, the boolean functions of a circuit are synthesized based on the developed synthesis method and fabrication-level parameters: channel lengths, MTJ sizes are specified. Based on this developed methodology, basic combinational circuits that form a circuit library are designed and evaluated by using the developed compact model. In system level, a DCT circuit, a convolution circuit and an Intel i7 system are evaluated exploring the interconnection issues: interconnection distribution between gates and inserted buffer count. With theoretical parameters, results show that ASL-based circuit/system can outperform CMOS-based circuit/system. Moreover, the pipelining schema of the ASL-based circuit is discussed with MTJ as latches inserted between stages. The reconfigurability caused by the injection current polarities/values and the control terminal states of ASL-based circuits are also discussed with the reconfigurable exploration of basic logic circuits

Le convertisseur numérique-analogique à réponse impulsionnelle finie (FIRDAC) proposé est programmable avec un ordre entièrement reconfigurable et des coefficients capables de fournir un ordre jusqu'à 62 et un rapport entre le coefficient maximum et minimum de 159. Cela a permis une large gamme de facteurs d'atténuation pouvant atteindre 100dB et une large gamme de bandes de transition normalisées (>0.0156). Le filtre FIRDAC a été conçu et implémenté en technologie CMOS 65 nm avec une surface active totale de 0,867 mm2. Au niveau du circuit, le FIRDAC peut atteindre une fréquence d'échantillonnage de 2,56 GHz pour une consommation en puissance moyenne de 9mW. Pour une entrée sinusoïdale, le filtre FIRDAC atteint un rapport signal sur bruit (SNR) jusqu'à 67,3 dB et une dynamique (SFDR) de 72 dBc. Les performances du filtre FIRDAC ont été testées dans des émetteurs QPSK, 16-QAM et 64-QAM avec OFDM et avec différentes largeurs de bande. Les simulations montrent un EVM (Error Vector Magnitude) de 2,66%, 1,9% et 2,29% respectivement. Une partie de ce travail concerne la conception du Front-End d’un émetteur RF programmable. Le Front-End RF est composé d'un mélangeur RF, d'un amplificateur de pré-puissance et d'un filtre LC réglable. Le Front-End RF complet a un gain programmable total de 23 dB avec un pas de 1,53 dB et capable de fonctionner sur une plage de 1,5 GHz à 5 GHz. La puissance RF de sortie maximale est de -11 dBm avec une consommation électrique de 23 mW. Les résultats montrent une dynamique (SFDR) maximum de -61,95 dBc pour deux tonalités à une fréquence porteuse de 4 GHz, tandis que pour un signal OFDM 16-QAM, l'EVM obtenu était de 4,76 %
The first part of this work relates to the design and implementation of a programmable Finite Impulse Response Digital to Analog Converter (FIRDAC). The programmability is in the filter's order (N-1) and its coefficients. The proposed FIRDAC is capable of providing an order up to 62 and a ratio between maximum to minimum coefficient up to 159. This allowed the filter to provide up to 100dB of attenuation and a wide range of normalized transition-band (>0.0156). The FIRDAC filter has been designed and implemented in 65nm CMOS with total active area 0.867mm2. The FIRDAC can operate up to 2.56 GHz of sampling frequency at an average power consumption of 9mW. For a single tone input, the FIRDAC filter managed to provide an SNR up to 67.3dB and a SFDR of 72dBc. The FIRDAC filter was tested with different modulation techniques: OFDM, 16-QAM OFDM and 64-QAM OFDM having different channel Bandwidth. The circuit achieved an Error Vector Magnitude (EVM) of 2.66%, 1.9% and 2.29% respectively, complying with the LTE and the 802.11ac standards. The second part of this work relates to the design of a programmable RF front-end circuit. The RF front-end is composed of an analog RF mixer, a programmable Pre-Power Amplifier (PPA) and a tunable LC tank. The whole RF front-end introduced a total programmable gain of 23dB with a gain step of 1.53dB operating in the 1.5GHz - 5GHz frequency range. The maximum output RF power is -11dBm with a power consumption of 23mW. Simulation result showed a maximum SFDR of -61.95dBc for two tones at a carrier frequency of 4GHz. While for a 16-QAM OFDM signal, the obtained EVM was 4.76%

Les travaux présentés lors de cette thèse s’inscrivent dans le cadre des réseaux de microsystèmes communicants dont les réseaux de capteurs sont l’exemple le plus connu. La problématique adressée est la conception d’une interface radio communicante répondant aux besoins spécifiques des microsystèmes communicants : simplicité, faible coût, faible consommation, faible encombrement, haut débit et reconfigurabilité. Les technologies actuelles sans fil comme le WiFi, le Bluetooth, et Zigbee ne sont pas en mesure de répondre à ces contraintes spécifiques. L’étude se focalise sur la technologie IR-UWB (Impulse Radio Ultra-WideBand). Dans un premier temps, une étude conjointe sur la capacité du canal et l’implémentation matérielle est menée pour déterminer l’architecture optimale des émetteurs-récepteurs en IR-UWB. Cette étude propose l’utilisation d’une architecture multi bandes IR-UWB (MB-IR-UWB) à implémentation mixte à 60 GHz avec des antennes directives. Cette solution est optimisée sur les critères de débit et puissance consommée. Afin de supporter l’ensemble des besoins des applications des réseaux de microsystèmes communicants et l’évolution de l’environnement d’opération, la reconfigurabilité doit être implémentée dans les émetteur-récepteurs proposés. Ces travaux présentent une proposition de reconfigurabilité par paramètres, qui permet de supporter la plus grande gamme de reconfigurabilités multi propriétés (débit, taux d’erreur, portée, puissance consommée, …) de l’état de l’art. Enfin, pour valider par la mesure les travaux sur la reconfigurabilité et sur les architectures d’émetteur-récepteurs IR-UWB, des implémentations FPGA et ASIC sont réalisées. Un nouveau procédé de synchronisation et démodulation conjointe reconfigurable est proposé dans le récepteur IR-UWB BPSK S-Rake. Les mesures montrent que le circuit de traitement proposé améliore les performances en synchronisation, démodulation, efficacité, débit du réseau, consommation et complexité du circuit. L’émetteur-récepteur IR-UWB reconfigurable proposé atteint un débit et une gamme de reconfigurabilité supérieure à l’état de l’art
The research work presented in this thesis is situated in the framework of wireless sensor networks (WSNs). The issue addressed is the design of a radio interface answering the specific needs of WSNs: simplicity, low cost, low power, small size, high data rate and reconfigurability. Current wireless technologies like WiFi, Bluetooth, and Zigbee are not able to respond to these requirements. Thus this study focuses on Impulse Radio Ultra-WideBand (IR-UWB) technology. At first, a joint study of the channel capacity and the hardware implementation is carried out to determine the optimal architecture of IR-UWB transceivers. This study proposes an architecture using multi-band IR-UWB (MB-UWB-IR) with a mixed implementation at 60 GHz with directional antennas. This solution is optimized according to the criteria of data rate and power consumption. To support the all the needs of WSN applications and to adapt to the evolution of the WSN’s environment, reconfigurability must be implemented in the proposed IR-UWB transceiver. This thesis presents a new solution: the reconfigurability by parameters. It supports the widest range of multi-property reconfigurability (with respect to data rate, bit error rate, radio range, power consumption, ...) of the state of the art. Finally, to validate these techniques by measurements, FPGA and ASIC implementations are realized by using the reconfigurability and the IR-UWB transceiver architecture proposed. A new method for joint synchronization and demodulation is proposed for a reconfigurable IR-UWB BPSK S-Rake receiver. The measurements show that the proposed technique improves the circuit performance: synchronization, demodulation, efficiency, network throughput, power consumption and complexity of the circuit. The proposed IR-UWB reconfigurable transceiver achieves a data rate and a wider range of reconfigurability compared to the state of the art