Log in

Relevant bibliographies by topics / Ordinateurs – Mémoires à accès sélectif – Conception et construction

Contents

Dissertations / Theses

Academic literature on the topic 'Ordinateurs – Mémoires à accès sélectif – Conception et construction'

Author: Grafiati

Published: 5 October 2024

Last updated: 31 July 2025

Create a spot-on reference in APA, MLA, Chicago, Harvard, and other styles

Select a source type:

Consult the lists of relevant articles, books, theses, conference reports, and other scholarly sources on the topic 'Ordinateurs – Mémoires à accès sélectif – Conception et construction.'

Next to every source in the list of references, there is an 'Add to bibliography' button. Press on it, and we will generate automatically the bibliographic reference to the chosen work in the citation style you need: APA, MLA, Harvard, Chicago, Vancouver, etc.

You can also download the full text of the academic publication as pdf and read online its abstract whenever available in the metadata.

Dissertations / Theses on the topic "Ordinateurs – Mémoires à accès sélectif – Conception et construction"

1

Lisboa, malaquias Felipe. "CoqDRAM - A Foundation for Designing Formally Proven Memory Controllers." Electronic Thesis or Diss., Institut polytechnique de Paris, 2024. http://www.theses.fr/2024IPPAT020.

Full text

Abstract:

Les contrôleurs mémoire temps-réel récemment proposés abordent le compromis entreperformance et prédictibilité en cherchant à offrir le meilleur des deux mondes. Cependant,en conséquence, les conceptions deviennent complexes et présentent souvent des développementsmathématiques qui sont longs, difficiles à lire et à examiner, incomplets, et reposent sur des hypothèses peu claires. Etant donné que de tels composants sont souvent conçus comme faisant partie de microarchitectures utilisées dans des systèmes temps réel critiques, un degré élevé de confiance dans le comportement correct du système

APA, Harvard, Vancouver, ISO, and other styles

2

Labbe, Anna. "Conception de crypto-mémoires basées sur les algorithmes à clé secrète (DES et AES) et sur l'architecture de mémoires SRAM." Aix-Marseille 1, 2003. http://www.theses.fr/2003AIX11046.

Full text

Abstract:

La cryptographie est une science très ancienne qui a trouvé un nouveau souffle grâce aux développements des réseaux de communication, tel que Internet, pour la transmission d'informations confidentielles. Dans ce travail, le principal objectif est de rechercher de nouvelles architectures pour l'implantation matérielle des algorithmes de cryptographie à clé secrète notamment Data Encryption Standard (DES) et son successeur Advanced Encryption Standard (AES). Notre choix a été de modifier l'architecture des mémoires SRAM afin de permettre la conception d'un nouveau circuit que nous avons nommé "

APA, Harvard, Vancouver, ISO, and other styles

3

Vinagrero, Gutierrez Sergio. "Méthodologies pour la Conception, la Modélisation et l'Évaluation de la Qualité des Fonctions Physiques Non Clonables (PUFs)." Electronic Thesis or Diss., Université Grenoble Alpes, 2024. http://www.theses.fr/2024GRALT063.

Full text

Abstract:

Les Fonctions Physiques Non-Clonables (PUFs) représentent une alternative prometteuse aux méthodes cryptographiques conventionnelles pour sécuriser les données sensibles dans les circuits modernes en générant des secrets uniques à la volée, en tirant parti de la variabilité inhérente des processus et en éliminant le besoin de stockage des données. Les PUF basées sur les oscillateurs en anneau et la SRAM sont particulièrement étudiées en raison de leur simplicité et de leur prévalence dans les systèmes sur puce (SoC).Lors des simulations paramétriques pour l'évaluation des PUF, plusieurs limita

APA, Harvard, Vancouver, ISO, and other styles

4

Ney, Alexandre. "Test et Diagnostic de Fautes Dynamiques dans les Mémoires SRAM." Phd thesis, Université Montpellier II - Sciences et Techniques du Languedoc, 2008. http://tel.archives-ouvertes.fr/tel-00341677.

Full text

Abstract:

De nos jours, les mémoires sont présentes dans de nombreux circuits intégrés conçus pour des applications électroniques embarquées et occupent une majeure partie de la surface des systèmes sur puce (SoC). Ces mémoires deviennent donc les acteurs principaux du rendement de production. Or, une forte densité d'intégration associée à une complexité élevée des procédés de fabrications rendent ces mémoires toujours plus sensibles aux défauts de fabrications. Afin de mettre en évidence les défaillances survenant dans les mémoires, plusieurs méthodes de test existent. Ces solutions de test couramment

APA, Harvard, Vancouver, ISO, and other styles

5

Onkaraiah, Santhosh. "Modélisation et conception de circuits à base de mémoires non-volatiles résistives innovantes." Thesis, Aix-Marseille, 2013. http://www.theses.fr/2013AIXM4759.

Full text

Abstract:

Les limites rencontrées par les dernières générations de mémoires Flash et DRAM (Dynamic Random Access Memory) nécessitent la recherche de nouvelles variables physiques (autres que la charge et la tension), de nouveaux dispositifs ainsi que de nouvelles architectures de circuits. Plusieurs dispositifs à résistance variable sont très prometteurs. Parmi eux, les OxRRAMs (Oxide Resistive Random Access Memory) et les CBRAMs (Conductive Bridge Random Access Memory) sont de sérieux candidats pour la prochaine génération de mémoire dense. Ce travail se concentre donc sur le rôle des mémoires résistiv

APA, Harvard, Vancouver, ISO, and other styles

6

Mraihi, Salmen. "Prise en compte de la variabilité dans l’étude et la conception de circuits de lecture pour mémoires résistives." Thesis, Université Paris-Saclay (ComUE), 2018. http://www.theses.fr/2018SACLS218.

Full text

Abstract:

De nos jours, la conception des systèmes sur puce devient de plus en plus complexe, et requiert des densités de mémoire sans cesse grandissantes. Pour ce faire, une forte miniaturisation des nœuds technologiques s’opère. Les mémoires non-volatiles résistives, tels que les RRAM, PC-RAM ou MRAM se présentent comme des alternatives technologiques afin d'assurer à la fois une densité suffisante et des faibles contraintes en surface, en latence, et en consommation à l’échelle nanométrique. Cependant, la variabilité croissante de ces cellules mémoires ainsi que des circuits en périphérie, tels que d

APA, Harvard, Vancouver, ISO, and other styles

We offer discounts on all premium plans for authors whose works are included in thematic literature selections. Contact us to get a unique promo code!