Dissertations / Theses on the topic 'Linéarisation d’amplificateur de puissance'

De nos jours, de nouvelles applications radio fréquences sont conçues et réalisées pour apporter toujours plus de services aux utilisateurs. La ressource spectrale devient de plus en plus rare due à une explosion de demandes de nouveaux services. Pour obtenir une plus grande efficacité spectrale, différentes techniques de modulation ont été développées entraînant le plus souvent une augmentation de la dynamique des signaux. Ces signaux deviennent beaucoup plus sensibles à la non-linéarite�� présente dans la chaîne de transmission, en particulier celle de l’amplificateur de puissance (AP). De plus, dans les systèmes de communications modernes, la largeur de bande du système devient de plus en plus grande et les effets mémoires de l’amplificateur de puissance ne peuvent plus être négligés. Pour obtenir un rendement optimal, il faut pouvoir travailler avec des puissances moyennes proches de la zone de compression en utilisant des dispositifs supplémentaires permettant de linéariser les APs. L’objectif des techniques de linéarisation est d’obtenir une caractéristique linéaire jusqu’à la zone de saturation de l’AP. Une des techniques les plus prometteuses est la technique de la pré-distorsion numérique en bande de base grâce à sa simplicité, flexibilité et reconfigurabilité. Celle-ci consiste à inverser la non-linéarité de l’AP en bande de base avant l’AP afin de rendre le comportement global du système linéaire. L’objectif de cette thèse est de trouver des solutions efficaces (rapides et simples à implémenter sur des cartes numériques) de linéarisation en bande de base d’amplificateur de puissance ayant des effets mémoires non linéaires
Today, new applications of radio frequencies are designed and proposed to provide more services to users. Spectrum resource becomes increasingly scarce due to an explosion of applications for new services. To achieve higher spectral efficiency, different non constant-envelop modulation techniques have been adopted in modern communication systems. The resulted signals become more sensitive to the nonlinearity presented in the transmission channel, particularly that of the power amplifier (PA). Moreover, in modern communication system, the bandwidth being more and more wider, the memory effects of PAs can no longer be ignored. To achieve higher efficiency, we need to work with average input power close to the compression zone by using additional devices to linearize PAs. The purpose of linearization techniques is to obtain a linear characteristic up to the saturation zone of the PA. One of the most promising techniques is the baseband digital predistortion technique due to its simplicity, flexibility, and reconfigurability. This technique inverts digitally the nonlinearity of the PA in baseband before the PA to get an overall linearized system. The objective of this thesis is to find some efficient baseband predistortion based linearization techniques (fast and simple to implement on digital cards), for the power amplifier with nonlinear memory effects

Dans les nouvelles générations de systèmes de télécommunication (WCDMA, CDMA200, EDGE. . . ) où les formats de modulation à meilleure efficacité spectrale sont utilisés, la linéarité de l’amplificateur de puissance est un point critique. Par ailleurs l’amplificateur de puissance est l’un des composants dissipant le plus d’énergie dans une chaîne de communication. Pour cela, il doit à la fois être linéaire et avoir un bon rendement en puissance ajoutée. Les amplificateurs de puissance sont très souvent utilisés avec un recul en puissance (back-off) dans le but d’obtenir un fonctionnement linéaire, la conséquence étant la perte de rendement. Une solution possible est de le faire fonctionner dans sa zone de saturation où il est fortement non linéaire et lui associer un circuit linéariseur externe. Les principaux objectifs de cette thèse sont : a) L’étude par simulation utilisant le simulateur ADS des architectures LINC, ET et EER dans le but de faire ressortir les avantages et les inconvénients dans l’amélioration conjointe de la linéarité et du rendement des amplificateurs de puissance. B) Le développement d’un banc de mesure calibré pour la caractérisation des amplificateurs de puissance excité par des signaux modulés est proposé. Ce banc est utilisé pour extraire un modèle comportemental d’amplificateur de puissance excité par des signaux modulés. C) L’exploitation du banc pour mettre en oeuvre une méthode de linéarisation d’amplificateur par prédistorsion numérique en bande de base utilisant le banc de caractérisation est proposée
In new generation mobile communication systems (WCDMA, CDMA2000, EDGE. . . ), where spectrum efficient modulation formats are used, power amplifier (PA) linearity is a quite difficult specification to meet. More over PAs are one of the most power consuming components in a mobile communication system. Therefore, power added efficiency (PAE) and linearity of power amplifier must be simultaneously optimized. PAs are usually operated with a power back-off in order to fulfill linearity specifications, which in turn results in lower power efficiency. One possible solution is to operate PAs near to saturation region where they are highly nonlinear but efficient, and linearize them by using external circuits. The main achievements of this thesis are : a) The study of LINC, ET and EER architectures using ADS simulator to highlight main drawbacks and advantages in the enhancement of both linearity and efficiency of power amplifiers. B) An accurate calibrated test bench for the characterization of power amplifier driven by modulated signals. The bench is then used to generate a behavioral model of power amplifier. C) A linearization method of power amplifier by mean of digital predistortion using the test bench has been proposed

L’essor et l’évolution des systèmes de télécommunication sont liés inéluctablement à la montée en fréquence et à l’augmentation des bandes passantes des futurs systèmes d’une part, et à une place sans cesse croissante prise par l’électronique numérique dans les chaînes d’émission/réception d’autre part. Concernant ce deuxième aspect, la génération de puissance RF avant émission est encore à ce jour implémentée de façon analogique, mais la gestion énergétique des amplificateurs de puissance RF est de plus en plus assistée numériquement. L’apparition du ‘numérique’ dans le domaine de la puissance RF se traduit par la mise en œuvre de systèmes électroniques fonctionnant en commutation : modulateurs de polarisation pour l’envelope tracking, convertisseurs numérique-analogique de puissance (Power-DAC) ou amplificateurs en commutation à fort rendement (classe S ou D). C’est dans ce contexte que s’inscrivent ces travaux de thèse : deux dispositifs de commutation originaux à base de transistors GaN HEMT sont présentés, analysés et réalisés en technologie MMIC. Ces cellules de commutation élémentaires permettent, jusqu’à des fréquences de quelques centaines de MHz, de commuter des tensions jusqu’à 50V, avec des puissances de l’ordre de 100W, ceci avec un rendement énergétique supérieur à 80%. Ces cellules de commutation sont ensuite utilisées dans diverses applications : deux types de modulateurs de polarisation destinés à l’envelope tracking ainsi que deux architectures d’amplificateurs classe D (demi-pont et pont en H) sont étudiés et les résultats expérimentaux permettent de valider ces différentes topologies
Telecommunication systems development is linked to working frequency and bandwidths increasement of future systems on one hand, and the growing place taken by digital electronics in the transmission chains on the other hand. Concerning the second point, the RF power generation in emitters is still implemented in an analog way, but the energy management of the RF power amplifiers is more and more assisted by numeric devices. The appearance of the 'digital technology' in the field of RF power is characterized by the implementation of high speed switching electronic systems like bias modulators for envelope tracking, power digital to analog converters (Power-DAC) or switching mode RF amplifiers (Classe S or D). This thesis work fits in this context, it describes two original switching devices based on GaN HEMT transistors. These elementary switching cells are realized in MMIC technology, they allow switching frequencies up to few hundreds MHz, with voltages reaching 50V, powers about 100W and energy efficiency greater than 80%. These switching cells are then used in various applications: two kinds of bias modulators for envelope tracking system as well as two architectures of class D amplifiers (half-bridge and full-bridge) are analyzed and validated by experimental results

Ce travail répond à un besoin industriel accru en termes d’amplification des signaux sur porteuses à enveloppes variables utilisés par les systèmes de télécommunications actuels. Ces signaux disposent d’un fort PAPR et d’une distribution statistique d’enveloppe centrée en-deçà de la valeur crête d’enveloppe. La raison pour laquelle les industriels télécoms requièrent alors des amplificateurs de très fortes puissances de sortie, robustes, fiables et ayant une dépense énergétique optimale le long de la dynamique d’enveloppe associée à un niveau de linéarité acceptable. Ce document expose les résultats d’étude et de réalisation de deux Amplificateurs de Puissance Doherty (APD) à haut rendement encapsulés en boîtiers plastiques QFN. Le premier est un amplificateur Doherty symétrique classique (APD-SE) et le second est un amplificateur à deux entrées RF (APD-DE). Ces démonstrateurs fonctionnant en bande C sont fondés sur l’utilisation de la technologie Quasi-MMIC associant des barrettes de puissance à base des transistors HEMTs AlGaN/GaN sur SiC à des circuits d’adaptation en technologie ULRC. L’approche Quasi-MMIC associée à la solution d’encapsulation plastique QFN permettant une meilleure gestion des comportements thermiques offre des performances électriques similaires à celles de la technologie MMIC avec des coûts et des cycles de fabrication très attractifs. Durant ces travaux, une nouvelle méthode d’évaluation des transistors dédiés à la conception d’amplificateurs Doherty a été développée et mise en oeuvre. L’utilisation intensive des simulations électromagnétiques 2.5D et 3D a permis de bien prendre en compte les effets de couplages entre les différents circuits dans l’environnement du boîtier QFN. Les résultats des tests des amplificateurs réalisés fonctionnant sur une bande de 1GHz ont permis de valider la méthode de conception et ont montré que les concepts avancés associés à l’approche Quasi-MMIC ainsi qu’à des technologies d’encapsulation plastique, peuvent générer des fonctions micro-ondes innovantes. Les caractérisations de l’APD-DE ont relevé l’intérêt inhérent à la préformation des signaux d’excitation et des points de polarisation de chaque étage de l’amplificateur
This work responds to an increased industrial need for on carrier signals with variable envelope amplification used by current telecommunications systems. These signals have a strong PAPR and an envelope statistical distribution centred below the envelope peak value, the reason why the telecom industrialists then require a robust and reliable high power amplifiers having an energy expenditure along of the envelope dynamics associated with an acceptable level of linearity. This document presents the results of the study and realization of two, high efficiency, Doherty Power Amplifiers (DPA) encapsulated in QFN plastic packages. The first is a conventional Doherty power Amplifier (DPA-SE) and the second is a dual-input Doherty power amplifier (DPA-DE). These C-band demonstrators are based on the use of Quasi-MMIC technology combining power bars based on the AlGaN/GaN transistors on SiC to matching circuits in ULRC technology. The Quasi-MMIC approach combined with Quasi-MMIC approach combined with QFN plastic package solution for better thermal behaviour management offers electrical performances similar to those of MMIC technology with very attractive coasts and manufacturing cycles. During this work, a new evaluation method for the transistors dedicated to the design of DPA was developed and implemented. The intensive use of 2.5D and 3D electromagnetic simulations made it possible to take into account the coupling effects existing between the different circuits in the QFN package environment. The results of the tests of the amplifiers realised and operating on 1GHz bandwidth validated the design method and showed that the advanced concepts associated with the Quasi-MMIC approach as well as plastic encapsulation technologies can generate innovative microwave functions. The characterizations of the DPA-DE have noted the interest inherent in the preformation of the excitation signals and the bias points of each stage of the amplifier

Les amplificateurs de puissance RF réalisés à partir de composants issus des technologies III-V sont actuellement les plus performants du fait de leurs propriétés physique intrinsèques. Malgré cela ces technologies ne répondent pas complètement aux exigences du marché de la radiotéléphonie mobile en terme de coût de revient. Pour répondre à ce besoin de nouvelles générations de transistors MOS de puissance sur silicium tels que les LDMOS sont apparues. Ces composants ont l’avantage d’être réalisés dans des filières matures et offrent des performances très honorables à des coûts beaucoup plus bas, ce qui est un atout majeur dans le contexte actuel où le marché du téléphone cellulaire est très sensible au prix des composants. Cette thèse s’inscrit dans le cadre d’une réflexion sur les potentialités d’un transistor LDMOS intégré en technologie BiCMOS 0. 25 µm et sur l’optimisation de ses performances pour une application dans des circuits de type amplificateurs de puissance intégrés sur silicium. Les mécanismes de fonctionnement du composant LDMOS et les principales raisons de l’émergence du transistor LDMOS devant celle du MOSFET pour des applications radiofréquences sont présentés. Le travail décrit par la suite s’articule autour de la réalisation du composant LDMOS pour l’amplification de puissance et de son optimisation. Dans un premier temps les paramètres technologiques qui sont nécessaires à l’obtention d’un composant respectant les caractéristiques de sortie fixées par le cahier des charges de l’application sont déterminés. Une analyse a ensuite permis d’identifier les paramètres intrinsèques et extrinsèques du composant susceptibles d’améliorer ses performances dynamiques. Pour cela l’effet des modifications d’architecture, de dessin ainsi que du procédé de fabrication du LDMOS sur les caractéristiques dynamiques ont été étudiées et ont abouti à des résultats prometteurs. En effet les performances du transistor LDMOS optimisé atteignent l’état de l’art
The RF power amplifiers realized from components stemming from III-V technologies are at present the most successful because of their intrinsic physics properties. Nevertheless these technologies do not completely answer the requirements of the radiotelephony mobile market in term of cost of returns. New generations of MOS power transistors on silicon such as the LDMOS appeared to answer this need. These power devices have the advantage to be realized in mature technologies and offer very honourable performances to much lower costs, what is a major trump card in the current context where the cellular telephone market is very sensitive to the price of components. This thesis deals with a reflection on the potentialities of a transistor LDMOS integrated into a 0. 25 µm BiCMOS technology and on the optimization of its performances for RF power amplifiers circuits integrated on silicon. Firstly, the LDMOS transistor physical mechanisms and also the main reasons that make the LDMOS transistor a better candidate than the MOSFET for radio frequencies applications are presented. The work described afterward articulates around the realization and the optimisation of the LDMOS transistor for RF power applications. In fact, the technological parameters are determined in order to get a device, which output characteristics match the ones fixed by the application. Then an analysis is made to identify the device intrinsic and extrinsic parameters, which are susceptible to improve its dynamic performances. For it the effect of the modifications of architecture, layout as well as the manufacturing process on the dynamic characteristics were studied and ended in promising results. Indeed the performances of the optimized transistor LDMOS reach the state of the art

Ce travail concerne la linéarisation des amplificateurs de puissance. L’objectif est d’évaluer les performances de linéarisation des techniques de prédistorsion numérique en bande de base et de proposer de nouvelles approches efficaces d’implémentation. D’abord, nous avons repris l’étude traditionnelle basée sur la modélisation de l’AP par une série de puissances. Les phénomènes non linéaires ont été mis en évidence et quantifiés. Ensuite, nous avons présenté une étude bibliographique sur les différentes techniques de linéarisation. La plus grande partie de cette étude a été consacrée à la technique de prédistorsion numérique adaptative en bande de base. Une nouvelle méthode d’implémentation de la prédistorsion numérique statique, sans mémoire, est ensuite présentée. Cette méthode a été validée par des simulations et des mesures. Ses performances sont comparées aux méthodes d’implémentation classiques. Une étude sur la complexité d’implémentation en cas d’adaptation continue a été également réalisée. La méthode proposée forme un bon compromis entre complexité et rapidité de convergence. La dernière partie de cette thèse est consacrée aux mesures. Un banc de mesures automatisé est spécialement mis au point pour l'évaluation des techniques de prédistorsion numérique en bande de base. Deux séries de mesures sur deux amplificateurs, faible et haute puissance, sont effectuées. Le but est d’une part d’évaluer expérimentalement les performances de la méthode d’implémentation proposée et d’autre part de mettre en évidence les effets de mémoire des amplificateurs haute puissance, et d’évaluer les performances des techniques de prédistorsion numérique dans ce cas
This work deals with the linearization of power amplifiers. The aim is to evaluate experimentally linearization performance of digital baseband predistortion techniques and to propose some novel efficient implementation approaches. First, the traditional study based on power series modeling of the PA was repeated. Nonlinear phenomena were described and quantified. In the second part, we present a state of the art on the various linearization techniques. The most important part of this study was dedicated to the adaptive digital baseband predistortion technique. A new method for the implementation of digital predistortion was then proposed. This method was validated with simulations under Matlab and with measures. Its performances were compared to other classical implementation methods. An investigation on implementation complexity was also realized when continuous adaptation is adopted. The proposed method forms a good compromise between complexity and speed of convergence. The last part of this thesis was devoted to measurements. An automated measurement test bench has been specifically developed for the evaluation of digital baseband predistortion techniques. Two sets of measurements with two amplifiers, low and high power amplifiers, were carried out. The aim was to evaluate experimentally the performances of the proposed method and to highlight the memory effects in high power amplifiers, and evaluate the performance of digital predistortion techniques in this case

L'antagonisme entre la capacité d'émission d'informations haut débit (linéarité) et le rendement énergétique, dans le contexte des émetteurs radio, est l'axe des travaux de cette thèse. Nous proposons une architecture matérielle basé sur circuits FPGA1 pour l'implémentation de fonctionnalités de prédistorsion numérique (DPD) pour la linéarisation d'amplificateurs RF. Nous articulons nos approches µa partir de la séparation entre les processus de prédistorsion et d'adaptation. Ainsi, nous pouvons proposer une structure matérielle (le BPC2 ou Cellule Basique de Prédistorsion) bien adaptée pour l'implémentation du module de prédistorsion. Le module de prédistorsion basé sur BPC peut être reconfigurable au besoin, et, en plus, il reste indépendant de la méthodologie particulière de dérivation de la fonction de prédistorsion. Afin d'effectuer des validations, deux prototypes permet tant de tester des stratégies de prédistorsion performantes et novatrices ont été mis en oeuvre. Dans un premier temps, nous avons implémenté un système DPD basé sur la théorie des systèmes hyperstables sur une plateforme mixte FPGA/DSP3. En complément des résultats expérimentaux, nous rentrons dans le détail des fonctions complémentaires µa la prédistorsion et l'adaptation nécessaires pour produire la prédistorsion. Le deuxième prototype adresse la linéarisation et la compensation des effets mémoire de l'amplificateur RF. Nous présentons et validons expérimentalement une structure de prédistorsion du type NARMA4, implémentée au moyen d'un réseau de cellules BPC. Au passage, nous étudions la consommation de la prédistorsion et son impact sur le rendement. Si l'utilisation de la prédistorsion s'avère inévitable pour contrer les effets mémoire, nous proposons de dégrader la Classe de l'amplificateur, dans le but d'obtenir un émetteur aussi linéaire mais plus performant énergétiquement. Finalement, au delµa de la prédistorsion seule, nous proposons, analysons et validons expérimentalement un système de prédistorsion + commande dynamique de l'alimentation de l'amplificateur RF. La structure de traitement du signal numérique développée, permet de : 1/ prédistordre le signal et 2/ commander des modulateurs d'amplitude lents (par rapport à la largeur de bande de l'application cible, mais ayant de forts rendements de conversion). L'inclusion de capacités de pilotage de l'alimentation autour de la prédistorsion s'avère peu côuteuse et permet d'atteindre des rendements améliorés sans perte de linéarité
The antagonism between information capacity and energetic efficiency in the context of wireless communications, more precisely : the trade-off between transmitter linearity and its efficiency ; is the main driver of this thesis. A FPGA5-based architecture for digital predistortion (DPD) linearizers for RF power amplifiers is proposed in this thesis. By means of separating the adaptation process from the predistortion itself, a convenient, simple hardware building block for the DPD architecture inside the FPGA {the Basic Predistortion Cell (BPC){ has been identified. A BPC-based architecture provides independency from the particular DPD function derivation method, and it is easily scalable and reconfigurable, depending on the operation mode and degree of impairments introduced by the transmitter chain in each particular case. In order to support those claims and provide experimental evidence, two main different prototyping scenarios have been developed. In the first one, a DPD adaptive linearizer based on the passivity theory (hyperstable systems) has been designed and implemented on a low-cost mixed FPGA/DSP platform. Besides experimental results, complementary signal proces sing techniques to DPD are also addressed, thus giving a wide insight on realistic scenarios of DPD systems. In the second scenario, an advanced, adaptive DPD system aimed at compensating not only PA's nonlinear behavior, but also its memory effects, is presented. It is based on a Nonlinear Auto-Regressive Moving Average7 structure which is mapped into hardware using a BPC grid-structure. Besides the experimental results on PA efficiency and linearity, FPGA implementation issues {such as adaptation and power consumption{ are also studied. The manipulation of the PA class of operation to improve its efficiency, provided that DPD may be unavoidable due to the impact of memory effects, is discussed as well. Finally, to further improve efficiency, a DPD linearizer with dynamic supply built-in capabilities has been proposed and implemented as discussed in the last part of this thesis. There, an efficient, bandwidth limited, switched DC-DC converter is in charge of the PA supply modulation. The thorough design procedure targeting a FPGA implementation shows how the necessary functions for commanding the supply modulator can be seamlessly integrated within the DPD processor. The experimental results highlight how the proposed solution maintains linearity and enhances the PA efficiency when compared to a DPD-only method

Afin d'avoir une bonne autonomie du mobile, il est nécessaire d'utiliser un amplificateur de puissance à rendement élevé. De plus, l'amplificateur doit être linéaire afin de respecter les contraintes spectrales imposées par les normes. C'est pourquoi depuis quelques années de nombreuses solutions ont été mises au point afin de linéariser un amplificateur fonctionnant à rendement élevé. Le but de cette étude est de mettre au point un système complet de linéarisation d'amplificateur de puissance destiné à une application radio-mobile. La technique proposée est originale et basée sur la prédistorsion adaptative en bande de base. L'amplificateur est représenté par le modèle de Hammerstein et la technique proposée se base sur ce modèle. Les résultats obtenus en simulation montrent la capacité de cette méthode à linéariser des amplificateurs de puissance. Les résultats expérimentaux confirment la faisabilité et l'apport de cette nouvelle technique
In order to have a good autonomy with the mobile, it is necessary to use a high-efficiency power amplifier. Furthermore, the amplifier must be linear to respect the spectral constraints imposed by the telecommunications norms. That is why since several years, techniques to linearize a high efficient power amplifier have been proposed. The purpose of this study is to design a complete power amplifier linearization system destinated to radio-mobile application. This linearization technique is based on adaptive baseband predistortion. The amplifier is represented by Hammerstein model and the proposed adaptive predistortion technique is based on this model. Simulation results show the capacity of the method to linearize power amplifiers. Experimental results confirm the feasibility and the advantages of this new method

La demande toujours croissante de connectivité sans fil entraine le développement de nouvelles générations de normes de communication utilisant les dernières technologies en matière de télécommunication. Pour atteindre les débits annoncés, l'utilisation de signaux de plus en plus complexes est nécessaire afin d'occuper le plus efficacement le spectre radio restreint. Cela implique notamment des contraintes de plus en plus strictes sur les emetteurs radio afin d'assurer l'intégrité des informations tranmises et une bonne qualité de service. Dans ce contexte, cette thèse a pour objectif l'amélioration des performances énergétiques et spectrales d'un amplificateur de puissance (PA) en technologie CMOS pour appareil mobile en utilisant une méthode de linéarisation. Le PA conçu dans cette thèse est basé sur la cellule MASMOS (cellule brevettée) et doit répondre à notre cahier des charges basé sur le standard 3G.L'étude des interconnexions flip-chip sur les performances de la cellule révèle que son impact doit être atténué. Pour cela, la topologie différentielle est retenue pour la conception du PA. Une structure différentielle de référence (n'incluant pas de méthode de linéarisation) est conçue et mesurée. Elle consiste en un étage de puissance terminé par un balun sur substrat stratifié synthétisant les impédances optimales de l'étage à la fréquence fondamentale et au second harmonique. Les résultats obtenus sont proches de l'état de l'art existant en PA CMOS pour la 3G sans utiliser de technique de linéarisation.Nous proposons ensuite deux méthodes de linéarisation circuit spécifiques aux structures différentielles. Nous retenons l'utilisation d'un filtre différentiel au second harmonique au sein de la cellule d'amplification. Un PA complet (étage driver + étage de puissance) est conçu. Nous proposons une méthode de conception pour le balun de sortie et du réseau d'adaptation inter-étage. Les résultats finals de simulation permettent de conclure que le PA proposé dépasse les objectifs du cahier des charges
The increasing demande of wireless connectivity drives the development of the new genration standards using the leading edge technologies in terms of telecommunication. To meet announced data rates, the use of more and more complex signal is necessary to have the most efficient use of the finite radio spectrum. This involve more stringent constraints on the radio emitter to ensure information integrity and a good quality of service. In this context, this thesis aims to the energetic and spectral performance improvement of a CMOS Power Amplifier (PA) for handheld application through a linearization scheme. The PA designed in this thesis is based on the MASMOS (patented cell) and must meet our specifications.The flip-chip interconnection study shows that its impact must be mitigated. For that, we select the differential topology pour the PA design. A differential reference structure (withtout linearization scheme) are designed and measured. It consists in a power stage terminated by a balun integrated on a laminate substrate synthesizing optimal impedance at the fundamental and second harmonic frequencies. The obtained results are close to the state of the art for the CMOS PA for 3G without any linearization scheme.Then, we propose two circuit linearization scheme specific to differential structures. We have selected the use of a differential second harmonic filter within the amplifying cell. The full PA (driver stage + power stage) is then designed. We propose a design method for the output balun as well as the inter-stage matching network. The final simulation results allow us to conclude that the proposed PA exceed the specifications

L'antagonisme entre la capacité d'émission d'informations haut débit (linéarité) et le rendement énergétique, dans le contexte des émetteurs radio, est l'axe des travaux de cette thèse. Nous proposons une architecture matérielle basé sur circuits FPGA1 pour l'implémentation de fonctionnalités de prédistorsion numérique (DPD) pour la linéarisation d'amplificateurs RF. Nous articulons nos approches à partir de la séparation entre les processus de prédistorsion et d'adaptation. Ainsi, nous pouvons proposer une structure matérielle -le BPC2 ou Cellule Basique de Predistorsion- bien adaptée pour l'implémentation du module de prédistorsion. Le module de prédistorsion basé sur BPC peut être reconfigurable au besoin, et, en plus, il reste indépendant de la méthodologie particulière de dérivation de la fonction de prédistorsion. Afin d'effectuer des validations, deux prototypes permettant de tester des stratégies de prédistorsion performantes et novatrices ont été mis en oeuvre. Dans un premier temps, nous avons implémenté un système DPD basé sur la théorie des systèmes hyperstables sur une plateforme mixte FPGA/DSP3. En complément des résultats expérimentaux, nous rentrons dans le détail des fonc- tions complémentaires à la prédistorsion et l'adaptation nécessaires pour produire la prédistorsion. Le deuxième prototype adresse la linéarisation et la compensation des e®ets mémoire de l'amplificateur RF. Nous présentons et validons expérimentalement une structure de prédistorsion du type NARMA4, implémentée au moyen d'un réseau de cellules BPC. Au passage, nous étudions la consommation de la prédistorsion et son impact sur le rendement. Si l'utilisation de la prédistorsion s'avére inévitable pour contrer les effets mémoire, nous proposons de dégrader la Classe de l'am- plificateur, dans le but d'obtenir un émetteur aussi linéaire mais plus performant énergétiquement. Finalement, au delà de la prédistorsion seule, nous proposons, analysons et va- lidons expérimentalement un sys tème de prédistorsion + commande dynamique de l'alimentation de l'amplificateur RF. La structure de traitement du signal numérique développée, permet de : 1/prédistordre le signal et 2/commander des modulateurs d'amplitude lents (par rapport à la largeur de bande de l'application cible, mais ayant de forts rendements de conversion). L'inclusion de capacités de pilotage de l'alimentation autour de la prédistorsion s'avère peu coûteuse et permet d'atteindre des rendements améliorés sans perte de linéarité.

Les nouveaux systèmes de radiocommunications s'orientent vers l'utilisation de modulations à enveloppe non constante telles que les modulations OFDM (Orthogonal Frequency Division Multiplex) et vers l’application de techniques d’étalement de spectre. Les signaux modulés présentent alors une forte dynamique d’enveloppe et l'influence des non-linéarités des émetteurs n'est pas négligeable. Une solution consiste à corriger l'amplificateur en lui associant un dispositif de linéarisation de façon à ce que l'ensemble amplificateur plus linéariseur se conduise de manière quasi-linéaire jusqu'à pratiquement la puissance de saturation. Cette thèse traite de la linéarisation des amplificateurs de puissance par prédistorsion numérique adaptative en bande de base. Elle commence par l’étude de l'influence d’une non-linéarité sans mémoire sur des signaux modulés OFDM. Elle établit, sous certaines conditions, une relation analytique entre l’EVM (Error Vector Magnitude) en sortie de l’amplificateur et les caractéristiques de l’amplificateur. La principale partie du document est consacrée aux algorithmes d’adaptation des systèmes de prédistorsion numériques en bande de base. Après un état de l’art des algorithmes d’adaptation des systèmes de predistorsion, plusieurs nouvelles techniques ou améliorations de techniques existantes sont proposées et évaluées par simulation. L'influence des principales sources d’imperfections (limitation de la précision dans les conversions analogiques-numériques, déséquilibre des voies du modulateur en quadrature, synchronisation de la voie de retour) sur les performances du systèmes de prédistorsion est analysée. La thèse compare également la complexité des différentes approches : prédistorsion par LUT, prédistorsion de forme polynomiale sans mémoire ou avec mémoire. Le bilan de puissance des émetteurs utilisant la predistorsion numérique est également brièvement discuté
Emerging communication systems are oriented toward the modulations with non-constant envelope like OFDM (Orthogonal Frequency Division Multiplex) and to the use of spread spectrum techniques. The modulated signals exhibit large dynamic and the influence of power amplifier nonlinearity cannot be further neglected. A solution is to correct the power amplifier nonlinearity with an additional device so that the resulting system exhibits quasi linear characteristic ideally up to saturation. This dissertation is oriented in the domain of digital predistortion for power amplifier linearization. It begins with the study of the influence of memoryless nonlinearity on the OFDM signal. A relationship between EVM (Error Vector Magnitude) at the output of the power amplifier and the amplifiers characteristics is derived. The main part of the dissertation is devoted to the algorithms for the adaptation of digital adaptive baseband predistorters. After the state of the art presentation, several adaptation methods or their modifications are proposed and evaluated using simulations. The influence of main sources of imperfections (quantization in data converters and quadrature modulator imbalance) on the adaptation algorithms was investigated as well. Submitted dissertation also compares the complexity of different approaches (LUT predistorters, memoryless polynomial predistorters, polynomial predistorter with memory) used for predistortion. The efficiency of transmitters employing digital predistortion is also briefly discussed

Les systèmes de communication modernes convergent vers un fonctionnement multi-standard associé à des formats de modulation à fort PAPR où l’amplificateur de puissance doit être d’abord optimisé en rendement et où la linéarité sera corrigée ensuite par l’ajout d’un prédistorteur. Si cette solution semble fonctionnelle, elle parait inadaptée et peu efficace sur les systèmes 5G où les largeurs de bandes visées posent à la fois des problèmes d’architecture (complexité de la voie d’observation) etde précision des modèles comportementaux usuels basés sur une simplification de la série de Volterra dans sa forme discrète (GMP, DDR) face à des effets de mémoire exacerbés mais également d’efficacité énergétique du système linéarisé (DPD+PA). Il devient nécessaire dans ce contexte d’aller vers un modèle de prédistorteur moins dépendant des caractéristiques du signal à linéariser, notamment par le modèle TPM (Two path Memory) développé à XLIM, basé sur une simplification de la série de Volterra dans sa forme continue, s’avère indépendant des caractéristiques du signal à linéariser.Notre travail s’est attaché à évaluer les performances en linéarité des modèles classiques (GMP, DDR) et du modèle TPM sur différents amplificateurs de puissance, soit à partir de simulations ou à partir de mesures physiques du PA. Pour ce faire nous avons mis en place un environnement de simulation ainsi qu’un banc d’évaluation des modèles de prédistorsion avec le PA physique afin de quantifier les performances en ACPR suivant la variation de caractéristique du signal (puissance, fréquence, statistique). L’ensemble de ces expérimentations ont permis de vérifier d’une part la faible robustesse des approches classiques (GMP/DDR), d’autre part la stabilité des performances de l’approche TPM quel que soit le scenario envisagé. Cette étude ouvre donc la voie d’une nouvelle génération de prédistorteur qui, extrait une fois pour toute, ne nécessiterait qu’une mise à jour sur des phénomènes à dynamique lente (vieillissement) et permettrait d’envisager une architecture simplifiée de la voie d’observation du DPD ; donc une amélioration de l’efficacité énergétique globale du système linéarisé
Modern communications systems converge towards multi-standard operation combined with high PAPR modulation formats where the power amplifier must first be optimized in efficiency and where linearity will then be corrected by adding a predistorter. If this solution seems functional, it seems inadequate and ineffective on 5G systems where the targeted bandwidths pose both architectural problems (complexity of the observation path) and problems of accuracy of the usual behavioural models based on a simplification of the Volterra series in its discrete form (GMP, DDR) in the face of exacerbated memory effects but also of energy efficiency of the linearized system (DPD+PA). In this context, it becomes necessary to move towards a predistorter model less dependent on the characteristics of the signal to be linearized, in particular by the TPM (Two path Memory) model developed at XLIM, based on a simplification of the Volterra series in its continuous form, is independent of the characteristics of the signal to be linearized.Our work focused on evaluating the linearity performance of the classical models (GMP, DDR) and the TPM model on different power amplifiers either from simulations or from physical measurements of the PA. To do this, we have set up a simulation environmentand an evaluation bench for predistortion models with physical PA in order to quantify ACPR performance according to the variation in signal characteristics (power, frequency, statistics). All these experiments made it possible to verify, on the one hand,the poor robustness of traditional approaches (GMP/DDR) and, on the other hand, the stability of the performance of the TPM approach, whatever the scenario envisaged. This study therefore paves the way for a new generation of pre-distributor which, if extracted once and for all, would only require an update on slow dynamic phenomena (ageing) and would make it possible to consider a simplified architecture of the DPD observation path; thus improving the overall energy efficiency of the linearizedsystem

La diffusion de signaux de télévision numérique est soumise à un certain nombre de contraintes. Notamment les niveaux de rayonnements non essentiels (RNE) émis en dehors des fréquences d’émission doivent être inférieurs à un seuil fixé par les instances de régulation afin de ne pas brouiller les autres canaux de diffusion. Compte tenu du caractère non-linéaire des amplificateurs de puissance, l’augmentation de la puissance diffusée permet d’augmenter le rendement des amplificateurs mais augmente en même temps le niveau des RNE. Les diffuseurs doivent donc trouver un compromis entre le niveau des RNE émis et le coût de revient des équipements de diffusion. Jusque là, les programmes DVB-T sont amplifiés en monocanal, c’est-à-dire que chaque multiplex est amplifié par un amplificateur. Le rendement est optimisé en utilisant un précorrecteur numérique afin de limiter les intermodulations dans le canal et dans les canaux adjacents, et en utilisant un filtre de canal afin de nettoyer le spectre. Cette technique de précorrection numérique, simulée dans ce mémoire, permet effectivement d’améliorer les shoulders et le TEB. L’amplification multicanal permettrait un gain important car un seul amplificateur est nécessaire pour traiter plusieurs multiplex. Cependant sans linérisation, il est nécessaire d’utiliser l’amplificateur de puissance avec un recul de puissance très élevé pour que le seuil maximal des RNE ne soit pas atteint. Nous proposons ici un précorrecteur multicanal qui permet de diminuer Digital television broadcasting is subjected to a certain number of contraints
Among others, the spurious levels must be lower than the threshold imposed by regulation authorities to avoid disturbing the other channels. Taking in account the non linearity nature of power amplifiers, increase the emitted power leads to increase the efficiency but also the spurious level. Consequently, broadcasters should reach a compromise between spurious level and transmitters cost. DVB-T programs are currently amplified in mono-channel, i. E. Each multiplex is amplified by its own amplifier. The efficiency is improved using a digital predistorter and a band-pass filter. The digital predistorter minimizes in band and out of band intermodulations, and the filter cleans the spectrum. The digital predistortion method, simulated in this memory, allows a great improvement of the shoulders and the BER. Multi-channel amplification would conduce to a high profit because only one amplifier is necessary to treat several channels. However without linearization, the amplifier must be used with a very high output back-o? in order to keep the spurious level below the fixed threshold. In this thesis we present a multi-channel predistorter that highly improves the shoulders and the spurious level

Les travaux présentés dans ce mémoire de thèse portent sur la linéarisation large bande d'amplificateurs de puissance par prédistorsion analogique. Ce travail vise à réduire la pollution spectrale provoquée par leur comportement non-linéaire lors d'une transmission satellite. Ce travail de thèse débute par une présentation des amplificateurs de puissance utilisés dans les émetteurs, en exposant les conséquences de leur comportement non-linéaire sur la qualité du signal. Pour pallier à cela, les techniques de linéarisation couramment utilisées ont été recensées, en mettant l'accent sur leurs avantages et inconvénients. C'est sur la base de cet état de l'art qu'une structure de prédistorsion analogique a pu être identifiée. Il s'agit d'une structure en réflexion à base de diodes Schottky, dont une partie de ce mémoire est consacrée à l'analyse de leur comportement non-linéaire. Appuyée par des résultats de simulations et des mesures effectuées sur maquettes, cette analyse nous a conduit à la mise en œuvre de la structure en réflexion dans le cadre de la linéarisation d'un amplificateur à tube à onde progressive (ATOP) en bande Ku. Nos travaux se sont ensuite tournés vers une nouvelle structure plus innovante, basée sur la mise en cascade de deux circuits de prédistorsion. La structure proposée bénéficie d'une configuration plus flexible et plus précise que la précédente, ce qui nous a permis d'obtenir de meilleurs résultats en matière d'amélioration de la linéarité. La dernière partie de ce travail de thèse est dédiée à l'approche expérimentale de deux méthodes numériques de prédistorsion en bande de base. L'intérêt de cette approche repose sur l'évaluation expérimentale de l'amélioration possible de la linéarité de l'ATOP et la comparaison avec les résultats obtenus par prédistorsion analogique
The research reported in this PhD Thesis is focused on power amplifier wideband linearization by analog predistortion. This work aims to reduce the spectral regrowth due to their nonlinear response over the satellite transmission. This dissertation starts with a presentation of power amplifiers used in transmitters. Through it, we expose their nonlinearity effects on the signal quality. To overcome those effects, the lattest linearization methods were reviewed, highlighting their strengths and weaknesses. Based on this state of art, an analog predistortion structure was identified. It relates to a reflective structure made up of Schottky diodes, of which a part of this thesis is devoted to the analysis of its nonlinear behavior. Drawn on simulations and measurements, this analysis led us to the implementation of the reflective structure for the purpose of a traveling wave tube amplifier linearization over the Ku band. Our work was then directed towards to a new more innovative structure built on two predistortion circuits wired in series. This new structure gets a more flexible and accurate configuration compared to the previous one and allowed us to obtain better results regarding linearity improvement. The last part of this thesis work is dedicated to an experimental approach of two base band digital predistortion methods. The aim of this approach rests on the achievable enhancement of TWTA linearity and the comparison between the results obtained with the analog predistortion

Le travail de recherche présenté dans ce mémoire a permis de développer une méthodologie générale d'estimation des paramètres, puis de mettre en œuvre une technique de linéarisation adaptative des amplificateurs de puissance pour des applications de radiocommunication. Dans une première étape, après avoir recensé les différents critères de linéarité, les modèles d'amplificateurs couramment utilisés ont été présentés en mettant l'accent sur leurs avantages et inconvénients. Une méthodologie générale d'estimation des paramètres du modèle de l'amplificateur de puissance est ensuite élaborée. Cette technique s'appuie sur une modélisation par une structure de Hammerstein en temps continu et une stratégie de recherche de ses paramètres en utilisant différents protocoles d'excitation. Une étude en simulation et en expérimentation sur un amplificateur de puissance large bande a permis de valider cette approche. Dans un deuxième temps, nous nous sommes intéressés aux techniques de linéarisation. Les techniques analogiques hautes fréquences ont été délaissées au profit des techniques en bande de base vue les possibilités offertes en matière d'implémentation de ces dernières. Nous avons étudié deux grandes familles d'algorithmes récursifs afin de les intégrer dans un schéma de commande adaptative. L'algorithme MCR et le filtre de Kalman ont été utilisés dans l'estimation en temps réel des paramètres de la prédistorsion. L'étude en simulation et des premiers résultats expérimentaux montrent les possibilités offertes en matière d'amélioration de la linéarité de la prédistorsion adaptative
The studies presented in this dissertation are focussed on the development of a parameter estimation method and the design of linearization techniques for radio frequency power amplifiers. Firstly, we review briefly the main criteria for the evaluation of power amplifier characteristics. Models usually described in literature are presented. Secondly, we have developed a new identification procedure for radio frequency power amplifier in the presence of nonlinear distortion and memory effects. The proposed procedure uses a continuous-time model where PA dynamics are modelled with the Hammerstein model based on a multivariable filter and a general polynominal function. Using the base band input and output data, model parameters are obtained by an iterative identification algorithm. Finally, the proposed estimation method is tested and validated on simulation and experimentation by comparison of the quadrature signals in time domain. The third part is dedicated to the presentation of techniques to improve the PA linearity. Base band techniques are preferred because numerical algorithm can be used to control their operating parameters. Then, digital predistortion and internal model control are evaluated. An adaptative technique for digital predistortion is presented. The proposed method uses the real-time digital processing of base band signals to compensate the nonlinearities and memory effects. Recursive Least Squares and Kalman filtering algorithms are used to track the changes in the PA characteristics. Simulation and measurement results, using digital signal processing, are presented to demonstrate the effectiveness of this approach

L'amplificateur de puissance est le module le plus critique dans les équipements de communication radio. Il détermine la qualité de la liaison par sa linéarité et a une contribution conséquente dans la consommation de l'émetteur ; environ 60% de l'énergie consommée est consacré à l'amplification. Il est donc crucial de le faire fonctionner avec un rendement énergétique élevé. Cependant, ces deux spécifications principales de l'amplificateur que sont la linéarité et le rendement énergétique sont antagoniques. Par conséquent, la conception d'un module d'amplification de puissance suppose de trouver un compromis entre la linéarité et le rendement. L'optimisation de ce compromis est la raison d'être des techniques de linéarisation d'amplificateurs et d'amélioration du rendement, parmi lesquelles la prédistorsion numérique (DPD) et les techniques de réduction du PAPR du signal (CFR).Le cœur de cette thèse est la linéarisation d'amplificateurs RF haute-puissance et large-bande par prédistorsion numérique (DPD). Dans ces travaux, nous abordons trois problématiques liées à la prédistorsion et qui constituent des verrous technologiques importants. Le premier aspect concerne l'implémentation de la prédistorsion numérique dans un contexte multi-bande où le signal à linéariser comporte plusieurs formes d'ondes, situées à des fréquences différentes. La seconde problématique est l'utilisation conjointe de la prédistorsion avec une technique de CFR. Dans la majorité des applications haute-puissance, les techniques de DPD et de CFR sont présentes de manière complémentaire, cependant elles sont utilisées de façon autonome et disjointe. Celles-ci gagneraient en performances de linéarisation en étant implémentées de manière plus concertée. . Le dernier thème abordé par cette thèse est l'effet des désadaptations d'impédance de l'antenne sur le mode de fonctionnement de l'amplificateur. La variation de l'impédance d'antenne entraine des réflexions de signal vers l'amplificateur qui modifient ses spécifications de linéarité et de rendement. Nous améliorons la linéarité du système DPD + AP, lorsque l'amplificateur est soumis à des variations de l'impédance à sa charge, grâce à une correction adaptative de gain
Power amplifier is one of the most critical element within radiocommunications systems. The PA is their main source of nonlinearities and it has a great contribution on the emitter's power consumption. Running the PA with highest power efficiency is thus as crucial as having it linear for a good communication quality. However these two specifications of the PA are antagonistic and PA manifacturers need to find a compromise between linearity and power efficiency. Digital Predistortion (DPD) and Crest factor Reduction techniques are intended to improve power efficiency while preserving linearity or inversely. Linearization of wideband RF power amplifiers using Digital Predistortion is the focus of this thesis. Three DPD issues are investigated in these works. The first issue deals with multiband linearization where signals with various waveforms located at different frequency bands are amplified. The second objective of this thesis is to study a concurrent DPD/CFR systems based on an automatic estimation of the necessary CFR gain. The last part of this dissertation deals with PA linearization under antenna load variations. Indeed, the impedance of antenna may vary because of electromagnetic objects that are present in its vicinity. Those impedance variations may instigate signal reflections toward the PA, that modify some of its main specifications (linearity, delivered power and efficiency). Our goal in this field is to preserve DPD linearization performances under antenna load mismatch

Les travaux développés ici traitent de la mise en œuvre de techniques de protection et de linéarisation permettant aux modules d'amplification de puissance de répondre à toutes les contraintes de la téléphonie mobile que sont la robustesse, la linéarité, une très faible consommation, la miniaturisation et le coût. Dans une première partie, nous traitons de l'amélioration de la robustesse des amplificateurs de puissance RF vis-à-vis des désadaptations d'impédance induites par les variations d'environnement de l'antenne du téléphone portable. L'analyse des mécanismes de défaillance, des transistors HBT GaAs et HBT SiGe, nous mène à conclure à la nécessaire limitation du courant de l'étage final. Nous avons alors conçu un circuit de protection original, basé sur la détection précise du courant collecteur des transistors de puissance. De très faibles dimensions et monolithiquement intégrable, ce circuit n'altère ni la puissance de sortie, ni le rendement en puissance ajoutée lorsque l'amplificateur est nominalement chargé sur 50 Ohms. Un amplificateur de puissance RF intégrant ce dispositif a supporté tous les tests de robustesse jusqu'à des valeurs de VSWR supérieures à dix et pour des tensions de batterie supérieures à cinq volts. La simplicité et l'efficacité du circuit de détection de courant nous a conduit, dans un second temps, à envisager la conception d'un circuit de linéarisation monolithiquement intégrable sur un amplificateur de puissance RF, pour les standards EDGE et WCDMA. Le principe de linéarisation par injection d'enveloppe a alors été mis en œuvre grâce à une nouvelle topologie pour la détection de l'enveloppe du signal modulé. En raison de la très faible consommation en courant du dispositif innovant de linéarisation, il devient possible de s'affranchir du compromis linéarité/rendement en puissance ajoutée, intervenant généralement. Ce dispositif a été implémenté sur un amplificateur de puissance en technologie HBT SiGe. La Linéarité de l'amplificateur a ainsi été améliorée de 12 dB à la puissance de sortie nominale, tout en maintenant constant le rendement en puissance ajoutée de l'amplificateur, même pour les faibles puissances de sortie (low power mode)
The researches carried out in this thesis are related to the design of protection and linearization circuits enabling RF power amplifier modules to meet all the constraints of wireless telephony, namely: ruggedness, linearity, low power consumption, downsizing and cost. In the first part of this memory, we study the improvement of power amplifier ruggedness against impedance mismatches that are induced by environment variations of the handset antenna. The analysis of the failure mechanisms of HBT GaAs and HBT SiGe transistors demonstrates that the current of the final stage has to be limited. Then, we designed an original protection circuit based on the detection of the collector current of the power transistor. The developed protection circuit is very compact and it is monolithically integrated on a power amplifier die. It does alter neither the output power, nor the power added efficiency under a 50 Ohms load. The protected power amplifier passes ruggedness tests with VSWR up to 10 and battery voltages up to 5V. .

A new low power, wideband wireless transmitter able to convert any RF signal into a constant envelope signal enabling the use of a nonlinear and efficient power amplifier is presented. In the transmitter architecture, two normalized phase signals and the envelope are separated and processed separately. A 1-bit 2nd order SD modulator codes the envelope. Quantization noise is attenuated by a S&H interpolator introducing notches at multiples of the sampling frequency. Phase and Envelope signals are recombined and upconverted directly to radio frequencies using a novel full-digital, wideband quadrature modulator. This mixer takes advantage of the 1-bit SD output. As both LOs and envelope signals are represented by two-level signals, the product of these signals (XOR function) leads to a two-level signal, which can be used as command signal in the multiplexors. Phase signals or theirs complements that are generated by a simple Inversion Block are passed through this multiplexor at the rate of driving signals. This enables to implement a high frequency, wideband mixer instead of a more complex three-input modulator. This IQ mixer is very simple to implementate as it uses only CMOS logic gates. The generation of the quadrature clock signals in the mixer is obtained by carefully design of two paths to avoid mismatch to assure an error less than 1º (only demonstrated in simulation) and the use of SR flipflops to generate correctly the complementary signal prior to the divide-by-two circuit. Two asynchronous 9-bit DACs eliminate the 10-bit high-speed digital adder at the output of the IQ modulator and the 10-bit DAC before the PA, saving power and relaxing adder design constraints. Each DAC is divided into two full binary-weighted DACs of 4 and 5 bits. This topology enables to reduce the size ratios between the most and least significant bits related to a classic 9-bit binary-weighted structure (16 instead of 256). To test the speed and the gain control of the standalone DAC over 45 dB, a prototype DAC is designed in 0.13 ;m BiCMOS technology from STMicroelectronics together with a 1.4 GHz 9-bit CMOS ROM-less direct digital frequency synthesizer (DDFS). Over the output power range, measurements show a SFDR>25 dB with a power dissipation of 25 mW at the maximum differential output power of -3 dBm (RL=50 @). The whole transmitter is designed and implemented and a prototype transmitter is built in 0.13 μm BiCMOS STMicroelectronics process. This low cost single chip digital radio transmitter demonstrates a data rate of 1.8 GHz. The image level is measured to be -12 dBc at this sampling frequency. Dynamic range in the transmitter is 35 dB for sampling frequencies lower than 800 MHz and 25 dB for higher sampling frequencies up to 1.8 GHz. For a two-tone signal, the maximum single-ended output power is -31dBm for each tone and the power dissipation is about 35 mW. This architecture enables flexible and software-defined transmitter. Sampling frequency in the SD coder can be varied to adapt to different communications standards in terms of in-band and outof-band noise requirements and variable LO frequencies can be used. Moreover, the transmitter can adapt dynamically the output power to the power amplifier depending of the required transmitted power at the output of the PA. The transmitter has demonstrated its potential for use as a universal transmitter for applications targeting any frequency band and modulation schema up to 900 MHz (carrier frequency) and occupies a die area of 300x320 ;m2. The generated differential signal can be easily amplified by a switched-mode Power Amplifier (PA) in an efficient way because it presents constant-envelope and the PA can work in the saturation zone, which represents its optimal operation point.

Les systèmes de communications modernes requièrent l’utilisation de formats de modulations qui génèrent des signaux hyper fréquences dont l’enveloppe est variable avec des rapports entre la puissance crête et la puissance moyenne (PAPR) très forts. Dans ces conditions, l’amplificateur de puissance de l’émetteur est très contraint par une optimisation difficile du compromis entre son rendement électrique et sa linéarité. Ainsi il apparaît clairement que le développement d’architectures d’amplificateurs visant une amélioration de rendement significative présente un intérêt majeur et on assiste à une tendance assez générale qui consiste à appliquer des techniques correctives de linéarisation aux architectures d’amplificateurs à très haut rendement. Dans ce contexte, il apparaît opportun de concevoir des outils de caractérisation qui sont capables de contribuer efficacement au développement de solutions d’amplifications linéaires et à haut rendement. C’est précisément le développement et l’exploitation d’un tel outil de caractérisation qui fait l’objet de ces travaux de thèse. Une exploitation du système de caractérisation est appliquée à un amplificateur GaN 10W pour deux types de signaux (QAM16 et OFDM). Des résultats de caractérisation de l’amplificateur et une amélioration des performances sont obtenus en appliquant successivement une technique de contrôle de polarisation de drain et une pré distorsion numérique en bande de base. Enfin une étude est également menée en présence d’un signal de contrôle de polarisation volontairement filtré pour diminuer sa bande passante et alléger les contraintes en terme de couple vitesse / puissance du modulateur de polarisation
Modern communication systems require the use of modulation schemes that lead to non envelope constant microwave signals. The peak to average power ratio (PAPR) of these signals is large. In such conditions, power amplifiers used in transmitters are critical devices because they need to be optimized in terms of both electrical efficiency and linearity which are antagonist parameters if conventional power amplifier architectures are considered. Consequently there is a major interest in research activities dealing with new power amplifier architectures that enable to obtain either high efficiency or good linearity performances. This can be reached if linearization techniques are applied to high efficiency power amplifiers designs. In such a context it is of prime interest to develop a laboratory set up that includes dynamic biasing of power amplifiers and digital predistortion capabilities to investigate novel high efficiency and linear amplification solutions. This has been accomplished in this work and applied to the optimisation of both efficiency and linearity of a 10 Watt GaN amplifier at S Band. Finally an experimental study that consists in low pass filtering the dynamic drain bias voltage is reported. The goal is to find a possible solution to enhance the efficiency of the bias modulator circuit without impacting to much linearity performances

Dans le cadre des applications sans fil à 60GHz, l’amplificateur de puissance reste un des composants les plus compliqués à implémenter en technologie CMOS. Des modulations à enveloppe non constante obligent à concevoir des circuits hautement linéaires, conduisant à une consommation statique importante. La recherche de topologies et de techniques de linéarisation viables aux fréquences millimétriques fait l’objet de cette thèse. Dans un premier temps, un état de l’art des différents amplificateurs de puissance à 60GHz est dressé, afin d’en extraire l’ensemble des verrous technologiques limitant leurs performances. Suite à l’analyse des phénomènes physiques impactant les composants passifs, plusieurs structures d’amplificateurs élémentaires sont conçues dans les technologies 65nm et 28nm Bulk. Les topologies les plus pertinentes sont déduites de cette étude. Enfin, deux amplificateurs intégrant des techniques de combinaison de puissance et de linéarisation sont implémentés dans les technologies 65nm et 28nm FD-SOI. Ces deux circuits présentent les plus hauts facteurs de mérite ITRS publiés à ce jour. Le circuit en 28nm FD-SOI atteint en outre le meilleur compromis linéarité/consommation de l’état de l’art
The CMOS 60GHz power amplifier (PA) remains one of the most design-challenging components. Indeed, a high linearity associated with a large back-off range are required due to complex modulated signals.In this context, this work focuses on the design of architectures and linearization techniques which are usable at millimeter-wave frequencies. First, a CMOS PA state of the art is presented to define all bottlenecks. Then, the physical phenomena impacting on passive device performances are described. Elementary PAs are implemented in CMOS 65nm and 28nm Bulk and the most suitable topologies are selected. Finally, two highly linear circuits are designed in 65nm Bulk and 28nm FD-SOI. They achieve the highest ITRS figures of merit reported to this day. In addition, the 28nm FD-SOI PA exhibits the best linearity/consumption tradeoff

Les travaux développés ici traitent de la mise en Suvre de techniques de protection et de linéarisation permettant aux modules d'amplification de puissance de répondre à toutes les contraintes de la téléphonie mobile que sont la robustesse, la linéarité, une très faible consommation, la miniaturisation et le coût. Dans une première partie, nous traitons de l'amélioration de la robustesse des amplificateurs de puissance RF vis-à-vis des désadaptations d'impédance induites par les variations d'environnement de l'antenne du téléphone portable. L'analyse des mécanismes de défaillance, des transistors HBT GaAs et HBT SiGe, nous mène à conclure à la nécessaire limitation du courant de l'étage final. Nous avons alors conçu un circuit de protection original, basé sur la détection précise du courant collecteur des transistors de puissance. De très faibles dimensions et monolithiquement intégrable, ce circuit n'altère ni la puissance de sortie, ni le rendement en puissance ajoutée lorsque l'amplificateur est nominalement chargé sur 50 Ohms. Un amplificateur de puissance RF intégrant ce dispositif a supporté tous les tests de robustesse jusqu'à des valeurs de VSWR supérieures à dix et pour des tensions de batterie supérieures à cinq volts. La simplicité et l'efficacité du circuit de détection de courant nous a conduit, dans un second temps, à envisager la conception d'un circuit de linéarisation monolithiquement intégrable sur un amplificateur de puissance RF, pour les standards EDGE et WCDMA. Le principe de linéarisation par injection d'enveloppe a alors été mis en Suvre grâce à une nouvelle topologie pour la détection de l'enveloppe du signal modulé. En raison de la très faible consommation en courant du dispositif innovant de linéarisation, il devient possible de s'affranchir du compromis linéarité/rendement en puissance ajoutée, intervenant généralement. Ce dispositif a été implémenté sur un amplificateur de puissance en technologie HBT SiGe. La Linéarité de l'amplificate ur a ainsi été améliorée de 12 dB à la puissance de sortie nominale, tout en maintenant constant le rendement en puissance ajoutée de l'amplificateur, même pour les faibles puissances de sortie (low power mode).

Les véhicules aériens sans pilote (UAV), souvent appelés drones, trouvent de nombreuses applications dans la vie. Les applications de drones nécessitent plusieurs indicateurs de performance essentiels tels que la couverture, la force du signal, la latence et la mobilité dans des scénarios. Par conséquent, l'utilisation des communications sans fil dans les drones est essentielle pour répondre à toutes les exigences. En raison des connexions au haut débit entre les drones et les utilisateurs pour transférer des données de haut volume à haute résolution, les dernières générations sans fil, comme la norme LTE, sont privilégiées. Il est évident que l'intégration de blocs de radiofréquence (RF) est essentielle pour construire un système sur puce et réduire la taille des drones. Dans ce contexte, cette thèse vise à développer un amplificateur de puissance (PA) innovant avec haute performance reconfigurable entièrement intégré qui adresse les différents besoins imposés par le standard LTE à utiliser dans les applications des UAV. Le PA entièrement intégré en CMOS 65 nm a pour objectif de fournir une puissance de sortie élevée et résoudre le compromis entre la linéarité et l’efficacité. Un transformateur à quatre enroulements est implémenté pour configurer le fonctionnement en multi modes du PA. La technique « segmented bias » permet au PA d’améliorer la linéarité. Le PA obtient non seulement des performances élevées en RF, mais démontre également un potentiel pour l'adopter dans la bande 5G inférieure
Unmanned aerial vehicles (UAVs), often known as drones, have been finding numerous applications in life. Drones applications need several essential performance indicators such as coverage, signal strength, latency, and mobility under scenarios. Therefore, the use of wireless communications in drones is critical to address all requirements. Because of high-speed connections between drones and users to transfer high-resolution high-volume data, latest wireless generations, namely the LTE standard, are privileged. It is straightforward that the integration of RF blocks is essential to build a system-on-chip and shrink the size of drones. To answer the above question, this thesis aims to develop a fully integrated reconfigurable high-performance innovated PA that supports 4G LTE standard to be used in UAVs’ applications. The fully integrated 65-nm CMOS power amplifier (PA) provides a watt-level output power, addresses the linearity/efficiency trade-off. A four-winding transformer is implemented to configure the multi-mode operation of the PA. The “segmented bias” technique allows the PA to increase the linearity. The PA not only obtains high radiofrequency performances but also demonstrates a potential to adopt it design in the lower 5G band

Les signaux traités par les systèmes de télécommunications actuels sont très complexes : multiporteuses modulées, modulation numérique et signaux à spectre étalé. La particularité de ces signaux est d’être des signaux à enveloppe variable. Pour caractériser la linéarité des amplificateurs de puissance de ces systèmes, l’un des critères qui s’impose aujourd’hui est le NPR (Noise Power Ratio). Après la description des moyens de caractérisations en fonctionnement CW et multiporteuses des amplificateur de puissance ainsi que des outils de simulations, une étude approfondie du facteur de linéarité en fonctionnement multiporteuses (le NPR) est entreprise. Une méthode de conception d’amplificateur de puissance optimisé en linéarité et en consommation a été développée. Cette méthode fait appel à une nouvelle figure de mérite spécifique (C/(N+I))=f(Pdc/N) qui intègre directement le rapport signal à bruit de la liaison dans l’optimisation conjointe de la consommation et du NPR. Une étude systématique des conditions de fonctionnement optimales des amplificateurs de puissances concernant les impédances de fermeture et les classes de fonctionnement est entreprise. On montre l’intérêt de la prise en compte des impédances de charge et de source à la 2ème harmonique dans la linéarité multiporteuse. La nouvelle méthodologie de conception est appliquée à la réalisation de deux amplificateurs optimisés en linéarité et consommation. Les étapes successives de la conception sont exposées en présentant en parallèle une vérification expérimentale des résultats. Une caractérisation complète sur banc des deux amplificateurs réalisés est présentée
The signals used in modern telecommunication systems are very complex in the sense that multicarrier signals, digitally modulated and spread spectrum signals are required. The main characteristic of these signals is their time variant envelope. To characterize the linearity of power amplifiers used in these systems, one of the criterions, which is essential today is the NPR (Noise Power Ratio). After the description of the means of power amplifier characterizations under CW and multicarrier operations as well as CAD tools, an in depth study of the multicarrier linearity factor used (the NPR) is undertaken. A design method for power amplifier in terms of linearity and consumption was developed. This method is based on the optimisation of a new specific figure of merit (C/(N+I)=f(Pdc/N) which directly integrates the total signal to noise ratio of the system in a joint optimization of consumption and NPR. A systematic study of the optimal loading impedance and the operation classes of amplifiers is performed. One shows the interest of taking into account load and source impedances at the 2nd harmonic. The new design methodology is applied to the realization of two amplifiers optimized in linearity and consumption. An experimental checking validates the successive steps of the design. A complete characterization on a NPR measurement set-up of the two produced amplifiers is presented

Les techniques de pré-distorsion numérique (DPD) en bande de base permettant de linéariser un amplificateur de puissance (PA) avec effets mémoires non linéaires sont étudiées. Des éléments de base liés à la linéarisation du PA sont introduits, tels que le comportement non-linéaire du PA, son influence sur les systèmes de communication, sa modélisation et caractérisation. . . Puis certaines techniques de linéarisation existantes sont décrites, telles que le recul de puissance, le feedforward, la boucle de retour, l’amplification linéaire avec des composants non linéaires et la DPD. La DPD est la technique de linéarisation la plus prometteuse. L’architecture d’implémentation et les algorithmes d’identification de la DPD sont décrits. Dans cette thèse, quatre méthodes originales de DPD sont proposées. La première méthode (MP/LUT DPD) combine un modèle polynomial à mémoire (MP) avec une simple LUT. L’amplitude et la phase du signal prédistordu sont calculées par cette LUT. La deuxième méthode consiste à ajouter une interpolation linéaire à cette méthode. La troisième méthode consiste à améliorer la technique d’interpolation par une interpolation quadratique. La quatrième méthode exploite conjointement la MP DPD et un réseau de neurones. L’innovation principale dans cette dernière, réside dans l’apprentissage du réseau de neurones avec les échantillons du signal pré-distordu par la MP DPD. Enfin, les résultats de simulation et expérimentaux en termes de linéarisation, d’amélioration spectrale, de rotation de constellation et de temps de calculs sont fournis. Les méthodes proposées permettent différents compromis entre les performances de linéarisation et la complexité
Baseband digital predistortion (DPD) techniques for linearizing power amplifiers (PA) with memory effects are investigated in this thesis. Firstly, the relevant elements concerning PA linearization are introduced, such as PA nonlinearity behavior, its influence on the communication systems, its modeling and characterization. . . Then some existing linearization techniques are presented, such as power backoff, feedforward, feedback, linear amplification with nonlinear components and DPD. DPD is the most promising linearization technique. After that, the implementation architecture and identification algorithms of DPD are described. In this thesis, four DPD methods are proposed. The first method (MP/LUT DPD) is to combine a memory polynomial (MP) model and a simple non-interpolated LUT. Both the amplitude and phase of the predistorted signal are calculated by LUT. The second method is to add linear interpolation technique to MP/LUT DPD. The third method improves the second one by using a quadratic interpolation technique to MP/LUT DPD. The fourth method is to combine MP DPD and feed forward neural network. The principal innovation is that the training samples of the neural networks are the predistorded signal obtained by MP DPD. Finally, simulation results and experimental results are given and analyzed. The proposed methods provide different trade-off between the linearization performance, time efficiency and complexity

Dans cette thèse nous traitons le problème de la non linéarité introduite par l'amplificateur de puissance embarqué à bord de satellites régénératifs. Afin de résoudre les problèmes de non linéarités (non linéarité de l'amplitude et non linéarité de la phase), nous utilisons la méthode de linéarisation par la prédistorsion de l'amplificateur à bord du satellite. La prédistorsion consiste à linéariser la non linéarité d'amplitude et d'annuler le déphasage non linéaire. Pour que la prédistortion soit adaptative, nous proposons de modéliser l'amplificateur pour ensuite inverser le modèle acquis. Les deux applications (identification et prédistortion) sont faites à base de réseaux de neurones multicouches. Afin d'améliorer la convergence des réseaux de neurones, nous avons opté pour l'algorithme du gradient naturel basé sur l'étude de la géométrie de la variété des réseaux de neurones. Le premier chapitre fait un état d'art de la transmission numérique via satellites et discute des effets négatifs de l'amplification non linéaire. On y discute aussi les méthodes et les outils de traitement non linéaire tels que les réseaux de neurones et les séries de Volterra. Le deuxième chapitre fait une introduction à la géométrie différentielle afin de présenter l'algorithme du gradient naturel comme étant l'algorithme qui tient compte de la géométrie de la variété Riemanienne. Nous appliquons cet algorithme à l'apprentissage des réseaux de neurones déterministes. L'étude de la variété des fonctions a montré qu'elle est Riemanienne et que sa matrice métrique est la matrice de l'information de Fisher [. . . ]

Parmi les grands challenges que doit relever le nouveau réseau de télécommunications 5G, le rendement énergétique est primordial. Dans un contexte mondial de limitation des émissions de gaz à effet de serre et de l'exploitation des ressources planétaires, le coup coût énergétique pour la transmission d'un bit de donnée doit être réduit de 90% par rapport à la précédente génération de réseaux mobiles. Cependant, cette amélioration du rendement ne peut pas se faire au détriment de la qualité du signal et de la communication.Dans la chaîne de transmission d'un signal radio-fréquence, l'amplificateur de puissance est le composant le plus énergivore. De plus, il est souvent caractérisé par un rendement énergétique très faible.Cette thèse a pour but d’étudier de nouvelles architectures d’amplificateurs de puissance qui améliorent sensiblement le rendement énergétique tout en assurant une qualité de signal élevée et en minimisant les besoins de traitement du signal
Among the great challenges that the new generation of communication standards has to answer, the question of its energy cost is of paramount importance. In a global attempt to reduce the utilization of the planet’s resources, the 5G NR standard aims to decrease by 90% the power consumed by the exchange of one bit of information compared to 4G networks. However, this efficiency enhancement cannot be done at the detriment of the quality of a communication.In an RF transmitter, the power amplifier is the most power hungry element. It is typically associated with low efficiency, around 30% at average.This thesis aims to study novel power amplifier architectures that substantially increase the energy efficiency while maintaining a high quality of signal and limiting the needs of digital computing

Depuis la première génération de téléphone mobile, de nombreuses fonctions et outils ont été intégrés dans nos terminaux. Il y a vingt ans, nous utilisions nos téléphone pour émettre des appels et envoyer/recevoir des messages. Aujourd’hui, l’accès à internet, la radio, l’appareil photo, des jeux et de la musique sont des fonctionnalités que l’on retrouve dans nos téléphones mobiles.Dans un contexte de téléphonie pouvant adresse plusieurs standards, l’objectif de cette thèse est de concevoir et de réaliser l’implémentation d’une architecture capable d’améliorer la linéarité de notre émetteur pour le standard 3G, utilisant des composants analogiques et numériques. Pour cela, notre étude se concentrera sur l’amélioration de la linéarité, tout en maintenant une consommation la plus faible possible mais également tout en évitant d’augmenter la taille d’une puce 3G. Nous allons démontrer qu’il est possible d’intégrer une technique de linéarisation tout en maintenant une consommation et une surface en silicium.Le premier chapitre présente différentes architectures d’émetteurs et des techniques de linéarisation avec leurs avantages et inconvénients. Il est également présenté des moyens d’évaluer l’efficacité d’un émetteur par des simulations ou des mesures. L’objectif de cette partie est de choisir une technique de linéarisation à laquelle nous associerons une architecture d’émetteur afin de répondre le plus rigoureusement à notre application et ces contraintes émanant.Le second chapitre détaille le fonctionnement du système complet, la partie numérique et la partie analogique, s’appuyant sur des études théoriques. Nous commencerons en détaillant les contraintes et les précautions qui doivent être prises en compte par le concepteur afin d’étudier l’instabilité et le bruit produit par l’émetteur. Nous décrierons alors deux algorithmes numériques permettant de réaliser la correction des signaux. Des simulations au niveau système de la boucle Cartésienne seront également présenté utilisant, dans un premier temps un amplificateur de puissance idéal, pour ensuite utilisé un amplificateur de puissance réalisé en technologie BiCMOS, et finalement un amplificateur de puissance conçu en technologie CMOS, qui est celle choisie pour notre étude.Le troisième chapitre présente la synthèse de la partie numérique en technologie CMOS des deux algorithmes précédemment cités, elle prend en compte toutes les étapes ; du code VHDL jusqu’au layout, permettant de réaliser un circuit numérique. Ensuite, il est décrit chaque composant de la boucle cartésienne, avec leurs propres simulations ou mesures. De plus, il est important de garder à l’esprit que l’objectif de cette thèse repose sur l’intégration du système complet (partie analogique et numérique) en technologie CMOS 65nm de STMicroelectronics, démontrant ainsi la faisabilité de la solution.Dans un premier temps, nous décrirons la partie numérique permettant de réaliser les étapes de correction de phase et de soustraction des signaux en technologie ASIC. L’algorithme de CORDIC a pour avantage de minimiser la consommation et l’occupation en Silicium de la partie analogique. Par la suite, l’architecture et les spécifications de chaque brique de base constituant la partie analogique seront présentées. Dans notre cas, la chaîne directe est composée de filtres, de mélangeurs, et d'un amplificateur de puissance. Notre objectif est de réaliser ces trois fonctions avec le minium de consommation et une surface du circuit la plus faible possible, ceci permettant une intégration plus aisée.Finalement, les simulations système seront présentées utilisant le logiciel de simulation ADC (Advanced Design Software) d’Agilent pour la partie analogique. Des co-simulations ont été réalisées sur le système complet, utilisant SystemVue pour la partie numérique. Les simulations réalisant ADS nous ont fourni les performances de chaque brique de base s’appuyant sur les caractéristiques des transistors
Since the first generation of mobile phones, a lot of functions, standards and tools have been integrated on handsets. Twenty years ago, consumers could use their mobile phones only to call and to send messages. Nowadays, internet access, radio, cameras, games and music are included and available as options for every mobile phone.All of these new services make the cost of production for a cellular phone more expensive. Despite that, industry has to find a solution to maintain their products the most attractive as possible including the large range of integrated functions.In the context of interaction with other standards, the aim of this thesis is to design and implement a chipset able to improve the linearity of a transmitter for third generation mobile phones, using both digital and analog technologies. For this purpose, the study will focus on the improvement of the linearity, keeping the consumption and the die area of the circuit as small as possible. We will prove that linearization on an integrated circuit is possible with almost the same consumption and die area occupation compared to a classic transmitter.The first chapter presents the different architectures used for a transmitter and various linearization techniques with their advantages and drawbacks. Some metrics are also presented in order to evaluate these architectures. The goal of this part is to choose a linearization technique associated to a transmitter in order to fit with our application and constraints.The second chapter explains the complete system, digital and analog parts, with theoretical studies. We will start by detailing the constraints and precautions that must be taken into account by the designer to study the instability and the noise generated by the transmitter. We will describe how two algorithms make signal corrections. In the last part we will show system level simulations of the Cartesian Feedback using, first, an ideal power amplifier (PA), then, a PA in a BiCMOS technology, and finally, a PA in a CMOS technology that will be used for the final integrated circuit.The third and last chapter shows the digital synthesis in a CMOS technology of the two algorithms previously mentioned, considering all steps, from the VHDL code until the layout of the digital part. We will describe and simulate each analog building block of the Cartesian Feedback, with the measurement results for some of them. Each chapter will be working towards the goal of this study, demonstrated in this part: to make an integrated system, with its complete solution and simulations.This chapter presents the integration of the analog and digital Cartesian Feedback described previously in 65nm CMOS technology from STMicroelectronics. First, the digital part generating the phase correction and subtraction will be shown in ASIC technology, with a CORDIC algorithm to reduce its consumption and size. Secondly, the architecture and specification of building blocks will be shown. In our case, the direct path is composed of filters, RF modulator and a Power Amplifier. Our objective is to design these three functions to minimize the consumption and the silicon area of the integrated architecture. Finally, system level simulations will be presented using the ADS (Advanced Design Software) from Agilent for the analog part. Co-simulations have been done to analyze the whole system, with SystemVue for the digital part. The simulations using ADS will provide the performance of each building block on the transistors level

Ces travaux de recherche concernent la conception, la réalisation et la mesure des circuits d’amplification Doherty LDMOS intégrés large-bande pour stations de base, nécessaires au développement de la 5G. Suite à la recherche des techniques pour l’amélioration du rendement électrique pour des signaux à forte dynamique d’amplitude et les possibilités d’intégration, la technique Doherty a été choisie. Des études sur les structures Doherty à deux puis trois voies montrent que l’amélioration de rendement pourra être renforcée et étendue par l’ajout d’un troisième étage avec des tailles de transistors calculées en prenant en compte un fonctionnement en classe C des étages auxiliaires. Des limitations d’utilisation de la technique Doherty sont montrées par la prise en compte des différentes non-linéarités des transistors LDMOS. La recherche des architectures large-bandes montre que la technique d’absorption du CdS et l’utilisation de circuits de répartition de type mixte en entrée présentent des avantages pour l’intégration. A partir des différentes études, des amplificateurs de puissance Doherty MMIC à trois voies ont été réalisés avec un ratio d’asymétrie de 1 :3 :3 dans la bande de 1805 MHz à 2170 MHz. Les performances expérimentales montrent les potentialités du Doherty et notamment une nette amélioration du rendement sur toute la bande de fréquence. Des considérations spécifiques d’adaptation sont présentées dans le but de réduire les produits de distorsions d’ordre 3, 10 et 12 (IMD 10 /12). Les mesures de linéarité à différentes largeurs de bande instantanées sont très encourageantes et valident la nouvelle architecture du Doherty à trois voies asymétriques
This work presents the design, realization and measurement result of integrated broadband Doherty amplification circuits for base stations, required for 5G. Initially, based on the research for techniques to improve electrical efficiency for signals with high dynamic range, the Doherty technique is chosen to continue the work. Studies on different Doherty architectures showed that performance can be improved and extended by adding a third stage (3-way Doherty) with calculated auxiliary transistors’ sizes for which are operated in class C mode. Limitations on the practical use of the Doherty technique is demonstrated by the considerations of various non linearities of the LDMOS transistors. The research of wideband architectures shows simultaneous advantages of integration and broadband capability by the CdS absorption technique and the use of mixed type of input splitters. Based on the results of various studies, three-way Doherty MMIC power amplifiers were designed and realized using the CdS absorption technique with an asymmetry ratio of 1 : 3 : 3 in the band of 1805 MHz to 2170 MHz. Experimental performances have shown the potentialities of the 3-way Doherty and a clear efficiency improvement over the entire frequency band. Specific wideband operating conditions are presented to reduce distortion products of third (IMD 3), 10th and 12th (IMD 10/12). The linearity measurements at different instantaneous bandwidths are very encouraging and validate the new asymmetric three-way Doherty architecture

Ce travail concerne la linéarisation des amplificateurs de haute puissance en utilisant la pré-distorsion numérique. L’amplificateur de haute puissance est un composant non-linéaire. La pré-distorsion numérique adaptative en bande de base est un technique efficace pour linéariser ses non-linéarités et ses effets de mémoire. Les modèles de la pré-distorsion numérique de basse complexité sont étudiés dans cette thèse. Un algorithme est proposé pour déterminer une structure optimale de modèle uni-étage ou multi-étage en prenant compte du compromis entre la précision de modélisation et la complexité. La structure cascadée, qui est avantageuse en complexité comparé avec celle d'uni-étage, est étudiée avec des méthodes d'identifications différentes. En termes d'implémentations expérimentales, l'étude d'impact des choix de gain différents est approfondie dans cette thèse. Toutes les études ont été évaluées par un amplificateur de puissance Doherty
This dissertation contributes to the linearization techniques of high power amplifier using digital predistortion method. High power amplifier is one of the most nonlinear components in radio transmitters. Unfortunately, for most current types of power amplifiers, a good efficiency is obtained at the price of a poor linearity especially with modern communication waveforms. Baseband adaptive digital predistortion is a powerful technique to linearize the power amplifiers and allows to push the power amplifier operation point towards its high efficiency region. Linearization of power amplifiers using digital predistortion with low complexities is the focus of this dissertation. An algorithm is proposed to determine an optimal model structure of single-stage or multi-stage predistorter according to a trade-off between modeling accuracy and model complexity. Multi-stage cascaded digital predistortions are studied with different identification methods, which have advantages on complexity of model identification compared with single-stage structure. The linearization performances are validated by experimental implementations on test bench. In terms of experimental implementations, this dissertation studies the impact of different gain choices on linearized power amplifier. All studies are evaluated with a Doherty power amplifier

Dans cette thèse une étude des performances des systèmes OFDM et FBMC/OQAM en présence d'amplificateur de puissance sans mémoire en terme de TEB est présentée. Ensuite, nous avons proposé une technique de linéarisation d'AP par pré-distorsion adaptative neuronale. Aussi, nous avons proposé deux techniques de correction des non-linéarités au niveau du récepteur
In our work, we have studied the impact of in-band non linear distortions caused by PA on both OFDM and FBMC/OQAM systems. A theoretical approach was proposed to evaluate the BER performance for the two systems. This approach is based on modeling the in-band non-linear distortion with a complex gain and an uncorrelated additive white Gaussian noise, given by the Bussgang theorem. Then, we have proposed different techniques to compensate this NLD either on the transmitter or the receiver sides

Dans ce mémoire, il est présenté des approches de modélisation et de linéarisation des amplificateurs de puissance RF avec des données en ligne (en temps réeî). Premièrement ; il est présenté une approche de modélisation adaptative et dynamique de données en ligne, basée sur les réseaux de neurones à valeurs réelles avec des retards, afin d'obtenir dynamiquement les caractéristiques AM/AM et AM/PM des amplificateurs de puissances RF. Deuxièmement ; les caractéristiques de ce modèle d'amplificateur sont adoptées pour la linéarisation par prédistorsion adaptative du signal d'entrée en bande de base. L'architecture proposée est appropriée pour linéariser adaptativement les circuits AP présentant des effets mémoire. Au lieu d'utiliser l'architecture d'apprentissage indirect, il est proposé une prédistorsion adaptative avec données en ligne pour assurer une adaptation continue sans interrompre le processus d'émission. Les imperfections du modulateur, démodulateur et des circuits CNA/CAN seront automatiquement corrigées, puisqu'ils sont inclus dans la boucle de correction. Il est adopté la prédistorsion en bande de base qui a la capacité de corriger les distorsions à l'intérieur (EVM) et l'extérieur (ACPR) de la bande utile. Dans le cas de l'architecture d'apprentissage indirect, il faut avoir deux blocs de processeur numérique (DSP) indépendants et qui fonctionnent en même temps, un bloc pour la prédistorsion, et l'autre bloc pour l'obtention des paramètres du réseau NN. Cette méthode a des problèmes concernant les bruits présents dans les entrées/sorties du bloc de la prédistorsion. Dans l'architecture proposées dans le présent travail, il est nécessaire d'avoir un seul processeur numérique basée sur des entrées/sorties sans bruits. En utilisant cette architecture de linéarisation, il est démontré, par simulation, que quasiment 25 dB du paramètre ACPR, sont supprimés en permanence après convergence à 350 kHz de décalage de fréquence, avec un modèle avec effets mémoire pour le circuit AP. L'architecture neuronaie proposée est implantée avec le logiciel (Xilinx System Generator (XSG) for DSP) dans l'environnement Matlab/Simulink.