Academic literature on the topic 'Convertitore Buck'

La tesi tratta del convertitore Buck Boost a ponte di interruttori e non invertente. Si tratta di due LEG indipendenti connessi da un induttore e che possono realizzare conversioni rispettivamente in discesa e salita. Questo convertitore soffre di problemi di controllo nel passaggio dalla modalità di salita a quella di discesa e viceversa e nella gestione di tensioni molto vicine alla regione di confine a causa delle limitazioni nei duty cycle massimi e minimi dei singoli LEG. Nella tesi si è studiato una tecnica di controllo in grado di gestire la transizione con una minima variazione di corrente media sull' elemento di transfer energetico: questo dovrebbe garantire delle migliori prestazioni in dinamica. La tecnica adottata è anche compatibile con una sostanziale riduzione delle perdite di commutazione nella zona di transizione fra le due modalità (salita e discesa).

I convertitori elettronici di potenza operanti in commutazione generalmente operano a partire da sorgenti o di tensione o di corrente. Recentemente si sono studiati convertitori che all’ingresso includono una rete puramente reattiva e priva di perdite (un filtro) in grado di modificare l’impedenza di uscita della sorgente di potenza. L’introduzione di questa rete amplia il numero di configurazioni possibili per gli interruttori del convertitore, dato che l’impedenza di sorgente impedisce le distruttive sovracorrenti legate ai possibili stati di Shoot-Through che, anzi, diventano utili per generare il boost della tensione in ingresso. Poiché le forme d’onda e il modo di funzionamento subiscono drastici cambiamenti, a questo tipo di conversione ci si riferisce con il termine Z-Source. In questa tesi prenderemo in considerazione la forma più elementare di convertitore dc-dc (il leg commutatore del Chopper‑Buck) e vedremo come l’applicazione della Z-Source consenta una conversione di tensione di tipo salita/discesa, a patto di modificare opportunamente la generazione dei comandi agli interruttori. Si è potuto verificare a simulazione che il convertitore è effettivamente in grado di operare sia in salita che in discesa. La complessità delle forme d’onda generate però è tale che è quasi impossibile evitare la comparsa di stati indesiderati non appena si esce dal funzionamento nominale di corrente sul carico o per variazioni dei Duty-cycle dei comandi. In particolare, si sono riscontrate possibili instabilità che possono far aumentare indefinitamente la tensione sui condensatori del Z‑Source portandola a livelli pericolosamente alti. Inoltre, la presenza del diodo di free-wheeling sull’interruttore low-side può provocare imprevisti stati di Shoot-Through che modificano il Duty‑cycle effettivo in uscita, rendendo di non facile predicibilità il guadagno di tensione del convertitore.

L’obiettivo dell’elaborato sono la progettazione e la simulazione (con estrazione di parassiti di layout) di un convertitore switching in corrente continua operante alla frequenza di 1 MHz in grado di convertire una sorgente di 48V ad una tensione di uscita di 12V, sfruttando transistor in Nitruro di Gallio (GaN). Recentemente è stato dimostrato in letteratura che l’utilizzo di transistor GaN consente di ottenere significativi vantaggi nei circuiti di conversione della potenza: minore ingombro, densità di potenza più elevate, maggiore efficienza di conversione. Per il progetto ottimizzato del convertitore è stata effettuata una fase di individuazione dei componenti commerciali idonei allo scopo. Sfruttando il simulatore circuitale LTSPICE, è stato progettato lo schema circuitale ed è stato simulato ad elevate frequenze di commutazione per verificarne il corretto funzionamento. Al fine di evidenziare le differenze di funzionamento tra circuito ideale e circuito stampato è stato realizzato un layout utilizzando il tool KICAD cercando di curare a livello di progetto le parti notoriamente critiche. Sono state poi effettuate simulazioni elettromagnetiche per l’estrazione dei parassiti con un tool di Keysight (ADS) in modo da valutarne l’impatto in termini di funzionamento, prestazione ed efficienza di conversione. Infine, come caso di studio rilevante nella presente analisi, è stato preso in considerazione un ulteriore layout di circuito similare a quello discusso in precedenza non ottimizzato nelle parti più critiche, per scelte deliberate di progetto. Questo ha consentito di mettere in evidenza problematiche e criticità, permettendo di individuare possibili soluzioni atte a contrastare l’effetto dei parassiti sul funzionamento del circuito.

Il presente lavoro e’ stato svolto in cooperation tra l’infineon e l’Universita’ Milano Bicocca, l’obbiettivo e’ sviluppare il cuore di un convertitore DC-DC Buck Converter ad alta frequenza di commutazione. I convertitori a commutazione offrono un modo semplice ed efficiente per alimentare carichi elettronici. Inoltre, gli alimentatori DC-DC consentono di soddisfare efficacemente molti requisiti di sicurezza delle automobili moderne. Ad esempio è assolutamente necessario che le luci di emergenza, i fari e le luci dei freni mantengano la loro funzionalità in tutte le condizioni, soprattutto durante l'avviamento a freddo, quando la tensione della batteria raggiunge valori molto bassi (anche 4V). Ma in certe condizioni esperimentano tensioni anche superiori ai 30V. Gli alimentatori DC-DC ben si adattano ad ampie e repentine variazioni della tensione di alimentazione, inoltre alla loro relativa semplicità uniscono un’alta efficienza, valori superiori al 90%. Aumentando la frequenza di commutazione si riducono linearmente le dimensioni dei componenti reattivi, permettendo schede PCB più piccole e conseguentemente costi ridotti. Le tecnologie BCD consentono di integrare su un singolo chip (SOC - System On Chip) transistor di potenza, logica di controllo e diagnostica. In questa ricerca sono stati sviluppati tre convertitori Buck che lavorano a tre diverse frequenze 1MHz, 4MHz e 10MHz con una corrente di uscita di 3A. Tra i Buck converter disponibili sul mercato solo quelli più performanti hanno frequenze di commutazione di 2,0-2,5 MHz e correnti nel carico di 2-2,5 A. Poiché l'obiettivo di 10MHz con una corrente di carico di 3A è molto aggressivo, è stata adottata un'architettura del convertitore Buck che minimizza il tempo di transizione dei segnali elettrici ed è stato necessario sviluppare una nuova topologia di driver molto più veloce e potente delle soluzioni adottate finora (patent pending). Al momento in cui scriviamo, i dispositivi da 1 MHz e 4 MHz sono in fase di diffusione. L'uscita dei wafer è prevista per febbraio 2023. Il terzo convertitore Buck (10 MHz) e’ in attesa di diffusione. Durante questo lavoro di dottorato sono state presentate quattro proposte di brevetto.
This work was carried out in cooperation between Infineon and the University of Milan Bicocca, the aim being to develop the core of a DC-DC Buck Converter with a high switching frequency. Switching converters offer a simple and efficient way to power electronic loads. In addition, DC-DC power supplies make it possible to effectively meet many safety requirements of modern automobiles. For example, it is absolutely necessary that emergency lights, headlights and brake lights maintain their functionality under all conditions, especially during cold starting, when the battery voltage reaches very low values (even 4V). But under certain conditions they experience voltages even above 30V. DC-DC power supplies are well suited to large and sudden variations in supply voltage, and in addition to their relative simplicity they combine high efficiency, values of over 90%. Increasing the switching frequency reduces the size of reactive components linearly, allowing smaller PCBs and consequently lower costs. BCD technologies allow power transistors, control logic and diagnostics to be integrated on a single chip (SOC - System On Chip). In this research, three Buck converters were developed that operate at three different frequencies 1MHz, 4MHz and 10MHz with an output current of 3A. Of the buck converters available on the market, only the best performing ones have switching frequencies of 2.0-2.5MHz and load currents of 2-2.5A. Since the target of 10MHz with a load current of 3A is very aggressive, a Buck converter architecture was adopted that minimises the transition time of electrical signals, and a new driver topology had to be developed that is much faster and more powerful than the solutions adopted so far (patent pending). At the time of writing, 1 MHz and 4 MHz devices are being deployed. The wafers are scheduled for release in February 2023. The third Buck converter (10 MHz) is pending deployment. Four patent proposals were submitted during this doctoral work.

Questa tesi studia l'uso del controllo digitale-predittivo della corrente (DPCMC) nei convertitori Buck multi-livello con capacità flottanti (MLFC). In particolare, vengono studiate stabilità e proprietà di bilanciamento delle tensioni ai capi delle capacità flottanti (FC) dei controlli di corrente digitale-predittivo di picco, valor medio e valle in modalità a singolo campionamento e multi-campionamento. Infatti, sebbene la tecnica DPCMC sia stata ampiamente studiata per i convertitori dc-dc tradizionali, la sua applicazione ai convertitori MLFC non è documentata nella letteratura attuale. Questa tesi propone una metodologia di analisi unificata che può essere utilizzata per prevedere le proprietà di stabilità delle tensioni FC in tali convertitori. L'approccio di analisi sviluppato può essere utilizzato per i generici convertitori Buck MLFC con un generico numero di livelli e per tutte le modalità operative. Oltre agli strumenti di analisi della stabilità, questa tesi fornisce una metodologia di implementazione per il controllo DPCMC che sfrutta appieno la topologia multilivello. Infatti, quando i convertitori MLFC operano con tensioni ai capi delle FC stabili e bilanciate, il filtro LC di uscita viene eccitato da un segnale la cui frequenza è un multiplo intero della frequenza di commutazione. Precisamente, indicando con N-LFC Buck il convertitore di tipo step-down MLFC che ha N livelli di tensione disponibili al nodo di commutazione, è possibile dimostrare che durante il funzionamento a regime, il filtro LC di uscita è eccitato da un segnale con frequenza pari a N-1 volte la frequenza di commutazione. Questo effetto equivalente di moltiplicazione della frequenza permette ai convertitori N-LFC Buck di ottenere diversi vantaggi derivanti dall'aumento della frequenza di commutazione senza aumentarla effettivamente. Oltre ai vantaggi in termini di riduzione dell'induttanza e della capacità di uscita, è possibile sfruttare questa proprietà per aumentare le prestazioni dinamiche. Il controllo proposto chiamato DPCMC a multi-campionamento (MS-DPCMC) sfrutta esattamente questa opportunità e permette di ottenere un anello di controllo interno della corrente più veloce, aumentando così la larghezza di banda disponibile per l’anello di controllo esterno della tensione di uscita. Inoltre, una variante del controllo MS-DPCMC ottenuta attraverso un aggiornamento rapido del comando di controllo è proposta ed analizzata. Questa implementazione è stata denominata a fast-update MS-DPCMC. Quando l'hardware disponibile lo rende possibile, tale implementazione aumenta la velocità dell'azione correttiva sull'errore di corrente dell'induttore, aumentando ulteriormente la larghezza di banda disponibile per l'anello di controllo esterno della tensione di uscita. Per il convertitore Buck 3-LFC, i test di simulazione e i risultati sperimentali indicano che i controlli di picco, valor medio e valle di tipo DPCMC a singolo campionamento sono sempre stabili, e che le implementazioni fast-update MS-DPCMC possono ulteriormente migliorare la risposta dinamica del convertitore. I controllori che sfruttano il multi-campionamento hanno anche dimostrato di essere intrinsecamente più robusti di quelli a singolo campionamento rispetto disallineamenti temporali nei segnali di controllo, con il risultato finale di un minore sbilanciamento di tensione della tensione ai capi del condensatore flottante. Tutti i risultati teorici ottenuti dall’approccio analitico sviluppato, riguardanti il convertitore Buck 3-LFC, sono convalidati in simulazione e sperimentalmente mediante l’utilizzo di un prototipo sviluppato e costruito appositamente per questo caso di studio.
This thesis investigates the use of digital predictive current-mode control (DPCMC) in dc-dc multi-level flying-capacitor (MLFC) Buck converters. In particular, stability and flying-capacitor (FC) voltages balancing properties of predictive peak, average and valley current-mode controllers are studied when operated in single-sampled and multi-sampled mode. In fact, although the DPCMC technique has been extensively studied for traditional dc-dc converters, its application to MLFC converters is not documented in the current literature. This thesis proposes a unified analysis methodology that can be used for predicting the FC voltages stability properties in such converters. The developed analysis approach can be used for the generic MLFC Buck converters with generic number of levels as well for all operating modes. In addition to stability analysis tools, this thesis provides an implementation methodology for DPCMC control that takes full advantage of the multi-level topology. In fact, when MLFC converters operate with stable and balanced FC voltages, the output LC filter is excited by signal whose frequency is integer multiple of the switching frequency. Precisely, by indicating with N-LFC Buck the MLFC step-down converter which has N voltage levels available at the switching node, it is possible to show that during the steady-state operation the output LC filter is excited by a signal with frequency equal to N-1 times the switching frequency. This equivalent frequency multiplication effect allows the N-LFC Buck converter to gain advantages deriving from the increasing of the switching frequency without actually increasing it. In addition to the advantages in terms of inductance and output capacitance reduction, it is possible to exploit this property to increase dynamic performance. The proposed control called multi-sampled DPCMC (MS-DPCMC) exploits exactly this opportunity and allows to obtain a faster inner-current loop, thus increasing the available bandwidth for the outer-voltage loop. Additionally, a variant of the MS-DPCMC obtained through a fast-update of the duty cycle command is disclosed and analyzed. When the available hardware makes it possible, the fast-update implementation increase the speed of the corrective action on the inductor current error, further increasing the available bandwidth for the outer-voltage control loop. For the 3-LFC Buck converter, simulating and experimental results indicate that single-sampled peak, valley and average DPCMC are always stable, and that fast-update approaches can strongly improve the converter dynamic response. Multi-sampled controllers are also shown to be inherently more robust than single-sampled ones against timing mismatches in the control signals, resulting in a smaller flying-capacitor voltage imbalance. All developed stability results regarding the 3-LFC Buck converter are validated in simulation and experimentally on a custom prototype.

L'utilizzo di dispositivi Wide Band Gap (WBG) semiconductors permette di migliorare il trade-off esistente nei convertitori switching: all'aumentare della frequenza di switching, distorsione e banda migliorano mentre l'efficienza peggiora. Con tale tecnologia si riducono infatti di vari ordini di grandezza i tempi di commutazione con conseguente riduzione delle perdite a parità di frequenza di switching o, dualmente, è possibile aumentare la frequenza di switching a parità di efficienza. Se si utilizzano dispositivi WBG semiconductors bisogna però anche affrontare delle sfide di progettazione: poiché gli switch di potenza commutano velocemente elevate tensioni ed elevate correnti, i componenti attivi e passivi del convertitore sono sottoposti ad elevati slew rate di tensione e di corrente. Di conseguenza è necessario che la PCB, i packages dei dispositivi e tutti i componenti passivi abbiano parassiti ridotti, o comunque è necessario tener conto in maniera accurata di tali parassiti in fase di progettazione, altrimenti si va incontro ad un aumento delle perdite e delle problematiche di affidabilità dei componenti e di interferenza elettromagnetica (EMI). Per tener conto in maniera precisa dei parassiti che devono essere minimizzati tramite l'ottimizzazione del layout non è sufficiente eseguire delle simulazioni time-domain che considerano il layout come una fase successiva all’analisi e le cui connessioni circuitali sono quasi ideali. Si è quindi utilizzato il tool Advanced Design System (ADS), ed in particolare PEPro, di Keysight Technologies per tener conto del layout già in fase di analisi ricorrendo ad una tecnica tipica dell’ambito RF: la simulazione elettromagnetica delle connessioni della board. La tecnologia presa in esame è la IMS Evaluation Platform della GaN Systems in configurazione 3 kW Half Bridge - Synchronous Buck DC/DC.