Academic literature on the topic 'Co-conception matérielle et logicielle'

Cet article présente un nouvel enseignement en cours de mise en place à Grenoble INP dont l'objectif est de former les étudiants à la conception conjointe matérielle-logicielle de systèmes intégrés. L'objectif principal de ce nouvel enseignement est de donner à l'étudiant une vision plus claire de l'interaction entre le matériel et le logiciel et de l'impact d'un changement de l'un sur l'autre. La plateforme utilisée est libre de droit (Rocket Chip développée à Berkeley), elle est basée sur l'utilisation d'un processeur récent, d’architecture RISC-V et elle permet de faire du prototypage rapide et/ou d'aller jusqu'à l'implémentation physique sur FPGA ou ASIC. Cette flexibilité en fait un bon candidat comme outil pédagogique.

Ce travail a pour but de partager une expérience d’enseignement dédiée à la conception de systèmes numériques embarqués sur cibles reconfigurables de type FPGA en première année de master au sein de l’université de Strasbourg. Cette dernière introduit une méthode d’apprentissage des concepts de la conception conjointe matérielle/logicielle (Hard/Soft) par la pratique. Dans cette méthode, la proportion des enseignements théoriques en cours magistraux est réduite au strict minimum pour laisser place aux travaux pratiques durant lesquels les étudiants sont confrontés à une situation réelle qu’ils doivent réaliser de manière individuelle dans le cadre d’un mini-projet. Ce dernier définit un seuil minimum de réalisation pour valider le projet, pour aller plus loin, des pistes d’amélioration sont suggérées par l’enseignant et au-delà les étudiants peuvent proposer leurs propres améliorations. Les retours, que nous avons eus, montrent que les étudiants sont très satisfaits de ce dispositif et souvent souhaitent la généralisation de la méthode à d’autres enseignements adaptés à un apprentissage par la pratique.

Cet article témoigne d’une expérience d’approche par compétence appliquée dans le cadre de modules d’enseignement aux systèmes électroniques embarqués. Les projets proposés aux étudiants visent à développer les compétences qui leur permettront de répondre efficacement à un cahier des charges dans un domaine où matériels et logiciels sont en constante évolution. En l’occurrence, il s’agit d’encourager l’initiative dans les choix techniques de co-conception de circuits numériques impliquant le langage de description matériel VHDL, la synthèse de processeur embarqué, la programmation en langage C. Le retour d’expérience montre qu’au prix d’un suivi régulier de la progression des étudiants, les résultats et le taux de satisfaction des étudiants sont très élevés et peuvent même dépasser les objectifs initiaux.

Les systèmes embarqués modernes utilisent souvent comme système d’exploitation Linux. Pour le DUT GEii, les architectures p-Soc (programmable-Systemonchip) trouvent grandement leur intérêt car elles permettent, en plus de l’apprentissage de ce système sur ses deux niveaux (user/kernel), d’entretenir et d’enrichir les connaissances acquises sur la description matérielle et l’informatique industrielle bas niveau. L’expérience menée ici décrit la plateforme développée dans ce cadre afin d’aborder d’une part les objectifs d’un système d’exploitation et de ses propriétés pour le développement d’applications de contrôle/commande en mode user, et d’autre part la conception de pilotes de périphériques du mode kernel sur des composants custom décrit en VHDL. Cet article traite aussi des prérequis nécessaires ainsi que des moyens indispensables à mettre en oeuvre par l’enseignant pour la mise en place de cet enseignement (prototypage rapide aussi bien au niveau matériel que logiciel).

Dans le cadre du projet pédagogique CARA_PUCE, une équipe d’une trentaine d’étudiants, encadrés par deux enseignants-chercheurs a mis en application un flot de rétro-ingénierie en microélectronique. Ils ont mis au point un banc de caractérisation automatisé de portes logiques, puis ils ont créé et simulé le schéma niveau transistor des portes logiques. Les simulations ont pour objectif d’extraire précisément les performances électriques des portes avant d’en réaliser le dessin des masques (layout). Les vues schématique et layout sont réalisées en technologie AMS CMOS 0,35µm en utilisant les ressources logicielles et matérielles de la plateforme IDLab du CNFM PACA cofinancée par l’IDEFI FINMINA et POLYTECH MARSEILLE.

Cet article est une réflexion sur la conception d'apprentissage hybride axée sur la co-agence entre enseignants et étudiants. La question de recherche est la suivante : comment la conception de l'apprentissage avec la technologie pourrait-elle tirer parti de l'hybridité de l'environnement d'apprentissage et de la co-agence des enseignants et des étudiants pour l'apprentissage post-pandémique ? Pour répondre à cette question, nous examinons les publications académiques pour des études connexes afin de dériver d'éventuels principes de conception d'apprentissage post-Covid pour répondre à la question de recherche. Conformément à l'objectif de bridging hybridity, nous nous appuyons sur des études impliquant différentes technologies émergentes dans deux contextes différents : la France et Singapour. Les implications pour l'hybridité, la co-agence et les zones de possibilité sont analysées. La discussion met l'accent sur la transformation virtuelle, matérielle et agentique dans la conception d'apprentissage hybride pour une conception d'apprentissage post-pandémique.

Après une courte rétrospective sur l’empreinte optique, cet article aborde les critères matériels et logiciels qui président au choix d’une caméra d’empreinte. Le protocole d’empreinte générique et spécifique à la pratique orthodontique est ensuite exposé. Les avantages de cette méthode sont détaillés à tous les niveaux de la pratique orthodontique : simplification administrative dans la constitution des dossiers, aides au diagnostic et à la motivation des patients, conception et fabrication des appareillages, archivage et suivi des cas. Par la mise en pratique de cette technologie, Il en ressort un ensemble de bénéfices sur le plan du confort d’utilisation, sur la gestion thérapeutique, le gain de temps, et la rentabilité de l’investissement.

Les évolutions technologiques rapides et disruptives provoquent des transformations structurelles des infrastructures numériques et ouvrent de multiples opportunités pour l’ensemble des secteurs d’activité, dont l’émergence de nouveaux paradigmes de services et d’applications.Le développement d’une vision stratégique et la prise de décisions informées requièrent de comprendre à la fois les évolutions des technologies, celles des infrastructures matérielles et logicielles sous-jacentes, ainsi que les nouvelles architectures fonctionnelles et applicatives qu’elles suscitent.Ces transformations doivent être envisagées de manière holistique avec celles de la sécurité et de la sûreté, de l’impact environnemental et de l’acceptabilité sociale. L’évolution induite sur la géographie des filières doit être analysée, en intégrant les bouleversements géoéconomiques et géopolitiques, notamment dans un objectif de plus en plus pressant de souveraineté.Ces concepts ont fourni le fil conducteur pour la conception et la rédaction de ce numéro spécial, qui nous l’espérons apportera des éléments pour construire une vision d’ensemble du domaine, de ces enjeux et de ces challenges.

Cet article théorique s’inscrit dans le champ de l’analyse de l’activité humaine. Nous nous intéressons au développement d’étudiants en formation initiale en Sciences et techniques des activités physiques et sportives, spécialistes de rugby. Nous repérons les moments d’un processus de genèse instrumentale (Rabardel, 1995) d’étudiants qui utilisent un artefact matériel, sous la forme d’un logiciel informatique dédié à la description du jeu de rugby à 7. En mobilisant la démarche technologique, nous identifions au fil du module de formation des comportements révélateurs d’une appropriation du logiciel. La controverse entre les étudiants à propos de la qualification des phases de jeu, que l’utilisation de l’outil informatique provoque, contribue à développer autant la phase d’instrumentation (prise en mainde l’outil) que la phase d’instrumentalisation (mise à leur mainde l’instrument). Ce double processus amène les étudiants à alimenter initialement le registre de technicité de lecture du rugby, développant ainsi leur compétence àlirele jeu qui se déroule sous leurs yeux.

Dans cet article, nous examinons la collaboration professionnelle sur un échantillon d’enseignants oeuvrant dans trois contextes différents en Colombie-Britannique (l’école anglophone, l’école francophone, et l’école à double voie qui abrite un programme d’immersion française en co-existence avec un programme anglophone). Les données ont été recueillies à l’aide d’entrevues et de questionnaires auprès de directions d’écoles, d’enseignants et d’administrateurs, dans le cadre d’une vaste recherche pan-canadienne sur l’évolution du personnel scolaire (2002-2007) et ont été analysées à l’aide des logiciels SPSS et N6. L’analyse des données révèle que ce sont les enseignants oeuvrant dans les programmes d’immersion en français dans les écoles à double voie, disent qu’ils collaborent le plus entre eux, en particulier aux niveaux de l’échange et de la construction de matériel pédagogique, ainsi que de la planification de l’enseignement. À l’inverse, ce sont dans les écoles francophones où on fait moins souvent référence à la collaboration. Nous suggérons, que des facteurs sociologiques et identitaires propres aux défis et contraintes de l’enseignement en milieu minoritaire permettent de comprendre les différences notées dans le niveau de collaboration entre enseignants dans les trois contextes.

Ce travail présente la méthodologie de développement d'un contrôleur de robot multisensoriel. Ce contrôleur se distingue par son ouverture, sa modularité et son évolutivité qui doivent permettre d'intégrer facilement de multiples capteurs intelligents et avancés. Notre approche consiste essentiellement dans une modélisation des besoins du contrôleur et ceci indépendamment de la réalisation matérielle. Après avoir défini les exigences du robot et de l'environnement vis-à-vis du contrôleur, nous avons choisi la méthode de modélisation Structured Analyses - Real-Time II (Hatley et Pirbhai 1991) qui nous a permis d'établir le modèle des besoins. Parmi les différentes architectures présentées dans la littérature, seule une architecture hiérarchique est adaptée pour répondre aux exigences prédéfinies. Nous avons ensuite retenu la notion des capteurs logiques (Henderson et Shilcrat 1984) que nous avons étendu afin de permettre de commander un système de capteurs extéroceptifs. Les interfaces du contrôleur sont, si possible, des standards existants. L'établissement du modèle des besoins s'est déroulé en deux étapes : le modèle pour un contrôleur minimal a été développé, ensuite nous avons étendu ce modèle à l'utilisation d'un système de vision. L'évaluation des modèles nous a demandé d'étendre la méthode SA-RT par l'utilisation des réseaux de Petri et des diagrammes d'activation de processus. Ces deux outils servent à vérifier la synchronisation des processus. L'estimation de puissance de calcul et des flux d'informations complète l'évaluation. Cette estimation a montré que l'implémentation du contrôleur minimal sur un ordinateur doté d'un processeur Pentium est possible. Nous avons ensuite établi les modèles d'architecture matérielle basés sur un tel ordinateur. Le développement de ces deux modèles suit celui des modèles des besoins : développement du modèle minimal et du modèle étendu.

Des contrôleurs embarqués d'autrefois aux systèmes sur puce multiprocesseurs actuels, il existe un saut de complexité que les outils d'aide à la conception n'arrivent pas à franchir. Les concepteurs ne disposent pas d'outil leur permettant d'exploiter à un coût raisonnable les transistors potentiellement mis à leur disposition. Pour tenter de résoudre ce problème, le flot de conception Gaspard propose des solutions originales: une approche orientée modèle pour gérer la complexité du flot, et une orientation vers les systèmes multiprocesseurs réguliers Intégrée dans ce flot, cette thèse propose une contribution à deux niveaux: définition d'une syntaxe abstraite sous forme de métamodèles exprimés en MOF (infrastructure pour la mise en œuvre du flot), et définition d'une syntaxe concrète sous la forme d'un profil UML. L'objectif principal est de définir des mécanismes communs pour exprimer la régularité et le parallélisme des systèmes, tant au niveau applicatif qu'au niveau matériel.

Concevoir un système embarqué implique de trouver un compromis algorithme/architecture en fonction des contraintes temps-réel. Thèse : pour concevoir un MPSoC et plus particulièrement avec les circuits reconfigurables modifiant le support d'exécution en cours de fonctionnement, la nécessaire validation des comportements fluctuants d'un système réactif impose une évaluation préalable que l'on peut réaliser par simulation (de haut niveau) tout en permettant l'exploration de l'espace de conception architectural, matériel mais aussi logiciel, au plus tôt dans le flot de conception. Le point de vue du gestionnaire de la plateforme est adopté pour explorer à haut niveau les réactions du système aux choix de partitionnement impactés par l'algorithmique des services du système d'exploitation et leurs implémentations possibles. Pour cela un modèle modulaire de services d'OS simule fonctionnellement et conjointement en SystemC le matériel, les tâches logicielles et le système d'exploitation, répartis sur plusieurs noeuds d'exécution hétérogènes communicants. Ce modèle a permis d'évaluer l'architecture temps-réel idéale d'une application dynamique de vision robotique conjointement à l'exploration des services de gestion d'une zone reconfigurable modélisée. Ce modèle d'OS a aussi été intégré dans un simulateur de MPSoC hétérogène d'une puissance estimé à un Tera opérations par seconde.

Les systèmes informatiques ont évolué rapidement ces dernières années, ces évolutions touchant toutes les couches des systèmes informatiques, du logiciel (systèmes d'exploitation et logiciels utilisateur) au matériel (microarchitecture et technologie des puces). Si ce développement a permis d'accroître les fonctionnalités et les performances, il a également augmenté la complexité des systèmes (rendant plus difficile la compréhension globale du système), et par la-même augmenté la surface d'attaque pour les pirates. Si les attaques ont toujours ciblé les vulnérabilités logicielles, au cours des deux dernières décennies, les attaques exploitant les vulnérabilités matérielles des systèmes informatiques sont devenues suffisamment graves pour ne plus être ignorées. En 2018, par exemple, la divulgation des attaques Spectre et Meltdown a mis sur le devant de la scène les problèmes que peuvent poser certaines optimisations faites dans la microarchitecture des systèmes. Malheureusement, la détection et la protection contre ces attaques se révèlent particulièrement complexes, et posent donc aujourd'hui de nombreux défis : (1) le niveau élevé de complexité et de variabilité de la microarchitecture implique une grande difficulté à identifier les sources de vulnérabilité; (2) les contremesures impliquant une modification de la microarchitecture peuvent impacter significativement les performances globales du système complet; et (3) les contremesures doivent pouvoir s'adapter à l'évolution des attaques. Pour donner des éléments de réponse, cette thèse s'est intéressée à l'utilisation des informations qui sont disponibles au niveau de la microarchitecture pour construire des méthodes de détection efficaces.Ces travaux ont en particulier abouti à la construction d'un framework permettant la détection d'attaques qui laissent des empreintes au niveau de la couche microarchitecturale. Ce framework propose : (1) d'utiliser les informations microarchitecturales pour la détection des attaques, couvrant efficacement les attaques visant les vulnérabilités microarchitecturales; (2) de proposer une méthodologie pour aider les concepteurs dans le choix des informations pertinentes à extraire de la microarchitecture; (3) d'utiliser des connexions dédiées pour la transmission de ces informations microarchitecturales afin de garantir une haute bande passante; et (4) d'utiliser du matériel reconfigurable en conjonction avec du logiciel pour implémenter la logique de détection des attaques. Cette combinaison de logiciel et matériel reconfigurable (constituant le module de détection) permet à la fois de réduire l'impact sur les performances grâce à de l'accélération matérielle, et de mettre à jour la logique de détection afin de s'adapter à l'évolution des menaces par la reconfiguration au cours du cycle de vie du système. Nous présentons en détails les changements requis au niveau de la microarchitecture et du système d'exploitation, la méthodologie pour sélectionner les informations microarchitecturales appropriées, l'intégration de ce framework dans un système informatique spécifique, ainsi que la description du fonctionnement du système final pendant son cycle de vie. Cette thèse décrit pour finir deux cas d'étude menés sur un prototype (basé sur un coeur RISC-V) sur un FPGA, et montre comment des logiques relativement simples implantées dans le module de détection nous ont permis de détecter des attaques de classes différentes (attaque visant les caches et attaques de type ROP) sur un système complet exécutant un système d'exploitation, via l'exploitation d'informations provenant de la microarchitecture
In recent years, computer systems have evolved quickly. This evolution concerns different layers of the system, both software (operating systems and user programs) and hardware (microarchitecture design and chip technology). While this evolution allows to enrich the functionalities and improve the performance, it has also increased the complexity of the systems. It is difficult, if not impossible, to fully understand a particular modern computer system, and a greater complexity also stands for a larger attack surface for hackers. While most of the attacks target software vulnerabilities, over the past two decades, attacks exploiting hardware vulnerabilities have emerged and demonstrated their serious impact. For example, in 2018, the Spectre and Meltdown attacks have been disclosed, that exploited vulnerabilities in the microarchitecture layer to allow powerful arbitrary reads, and highlighted the security issues that can arise from certain optimizations of system microarchitecture. Detecting and preventing such attacks is not intuitive and there are many challenges to deal with: (1) the great difficulty in identifying sources of vulnerability implied by the high level of complexity and variability of different microarchitectures; (2) the significant impact of countermeasures on overall performance and on modifications to the system's hardware microarchitecture generally not desired; and (3) the necessity to design countermeasures able to adapt to the evolution of the attack after deployment of the system. To face these challenges, this thesis focuses on the use of information available at the microarchitecture level to build efficient attack detection methods.In particular, we describe a framework allowing the dynamic detection of attacks that leave fingerprints at the system's microarchitecture layer. This framework proposes: (1) the use microarchitectural information for attack detection, which can effectively cover attacks targeting microarchitectural vulnerabilities; (2) a methodology that assists designers in selecting relevant microarchitectural information to extract; (3) the use of dedicated connections for the transmission of information extracted, in order to ensure high transmission bandwidth and prevent data loss; and (4) the use of reconfigurable hardware in conjunction with software to implement attack detection logic. This combination (composing to the so-called detection module) reduces the performance overhead through hardware acceleration, and allows updating detection logic during the system lifetime with reconfiguration in order to adapt to the evolution of attacks. We present in detail the proposed architecture and modification needed on the operating system, the methodology for selecting appropriate microarchitectural information and for integrating this framework into a specific computer system, and we describe how the final system integrating our detection module is able to detect attacks and adapt to attack evolution. This thesis also provides two use-case studies implemented on a prototype (based on a RISC-V core with a Linux operating system) on an FPGA. It shows that, thanks to the analysis of microarchitectural information, relatively simple logic implemented in the detection module is sufficient to detect different classes of attacks (cache side-channel attack and ROP attack)

Le travail a été réalisé au Cran (ENSEM) dans l'équipe de recherche méthodologie de conception et sûreté de fonctionnement des systèmes de commande. Dans une première partie, les travaux antérieurs de l'équipe sont rappelés : élaboration d'une méthode de conception des systèmes de commande pour les processus rapides que sont les convertisseurs électromécaniques (association d'électronique de puissance et de machines électriques). Cette méthode en 3 étapes fait largement appel aux réseaux de Petri interprétés et montre l'intérêt d'intégrer dès le début de la conception les problèmes de sûreté de fonctionnement. La situation du projet sur lequel l'auteur a travaillé est également présentée : un multiprocesseur rapide dédié à la commande des machines électriques. Dans la seconde partie, l'étude et la réalisation partielle permettant la démonstration de faisabilité, du système de commande tolérant ses fautes par reconfiguration est présentée. Cette étude a été menée en suivant scrupuleusement la méthode proposée. Elle met en évidence les problèmes à résoudre pour reconfigurer la commande tant logicielle que matérielle : détection des erreurs dans les processeurs par diagnostic interne ou par validation des échanges d'informations, isolement du processeur défaillant, reprise de la commande en performances dégradées par des algorithmes simplifiés, problèmes de l'initialisation de ces algorithmes, problème de la sûreté du système gérant la reconfiguration. L'intérêt de cette solution est d'obtenir une bonne sûreté de fonctionnement Sna s’introduire une redondance massive dans le système de commande. La partie expérimentale a été menée à terme avec un pont de Graetz réversible alimentant un moteur à courant continu, et des résultats intéressants ont été obtenus par simulation d'erreurs dans le système de commande

Ce travail présente quelques contributions en arithmétique des ordinateurs pour le matériel et le logiciel. L'arithmétique des ordinateurs est la branche de l'informatique qui traite des représentations des nombres, des algorithmes pour effectuer les calculs de base en machine, la validation de la qualité des calculs, l'analyse de l'efficacité des calculs et des outils d'aide à la conception de systèmes de calcul arithmétique. Nos travaux comportent des liens avec les domaines de la conception de circuits intégrés numériques, de l'architecture des machines et du développement logiciel de bibliothèques de calcul. Les principaux domaines d'application de nos travaux sont: le calcul numérique dans les systèmes embarqués, la cryptographie et la sécurité numérique, le traitement numérique du signal et des images et de façon plus limitée les dispositifs numériques de contrôle-commande en automatique. Le mémoire résume les travaux de recherche effectués, seul et en collaboration, depuis octobre 1997. Ces travaux portent sur: l'arithmétique en ligne, des architectures reconfigurables, des méthodes d'évaluation de fonctions à base de tables, la division pour circuits asynchrones, des opérateurs arithmétiques spécifiques pour FPGA, des variantes de la multiplication comme la multiplication par des constantes ou tronquée, des bibliothèques flottantes pour processeurs entiers, la division par des constantes, l'évaluation de fonctions par approximation polynomiale, des opérateurs arithmétiques pour la basse consommation d'énergie, la modélisation et l'évaluation de la consommation d'opérateurs arithmétiques, des opérateurs arithmétiques pour la cryptographie (corps finis et sécurisation contre des attaques physiques), la génération de diviseurs matériels, la bibliothèque logicielle PACE pour la cryptographie, la consommation d'énergie dans les processeurs graphiques, la maîtrise des erreurs d'arrondi dans les outils de CAO, la génération de nombres vraiment aléatoires et l'arithmétique par estimation.

Afin de réduire les délais de validation des systèmes complexes critiques, toutes les informations disponibles à chaque phase du traditionnel cycle en V devraient être utilisées pour valider le plus tôt possible chaque aspect du système. Par ailleurs, il faut également prendre en compte deux évolutions. D'un côté, la taille des systèmes augmente de manière continue. D'un autre côté, les concepteurs doivent désormais composer avec la diversité des composants utilisés et le mélange des aspects matériels et logiciels, ce qui peut les amener à gérer de multiples abstractions au sein de systèmes de grande taille. Pour relever ce défi, tant industriel que théorique, nous proposons un nouveau modèle hiérarchique raffinable et modulaire, qui permet à la fois de simuler et d'analyser un système complexe. Nous adaptons ensuite deux techniques d'analyse statique à ce modèle: l'interprétation abstraite et l'exécution symbolique. Enfin, leur utilisation conjointe nous a permis d'extraire le comportement abstrait d'un système ou de ses composants, afin d'effectuer une validation de spécification à l'aide d'outils adaptés
In order to reduce the time required to validate critical complex Systems, all information available during the classical V-Model should be used as soon as possible to check every system aspect. Further, two evolutions have to be taken into account. On the one hand, the size of complex Systems increases. On the other hand, designers must also consider the diversity of used components and the mixing of hardware and software aspects. It may imply to manage different levels of abstraction in sizeable Systems. To address this industrial and theoretical challenge, we present a new hierarchical model which is refinable and modular. It enables both simulating and analyzing a complex System. We then adapt two techniques of static analysis to this model: abstract interpretation and symbolic execution. Their joint use allows us to extract the abstract behavior of a system or a component, in order to check whether it respects a specification with adhoc tool

Ce travail de thèse porte précisément sur la prise en charge du matériel embarqué dans la modélisation de l'application temps-réel. Afin d'améliorer le développement du matériel et de faciliter la communication des décisions architecturales au flot logiciel, nous avons adopté l'ingénierie dirigée par les modèles dans la conception, simulation et implantation de la plateforme matérielle. En effet, nous avons défini un langage de modélisation HRM (Hardware Resource Model) pour la description de plateformes matérielles sous différentes vues et à différents niveaux de détail. Nous avons ensuite conçu une méthodologie de modélisation du matériel en HRM pour assister tout utilisateur dans la construction de modèles de plateformes. Nous avons également développé un outillage complet et automatisé pour la simulation des plateformes matérielles ainsi modélisées. Enfin, nous décrivons un processus d'unification entre HRM et le standard d'implantation du matériel IP-XACT. Pour mieux prendre en charge le modèle de la plateforme matérielle dans la conception du système temps-réel, nous avons spécifiés des règles et des contraintes d'allocation qui régissent les placements des entités logicielles sur les ressources matérielles. Puis nous avons proposé des mécanismes d'adéquation pour adapter des configurations à priori inadéquates. Pour finir et illustrer l'agencement de toutes ces contributions dans le cadre d'un même processus de développement, nous avons développé une chenille de robots unicycles qui roulent sans glisser sur un plan horizontal. Il s'agit d'un système qui est à la fois temps-réel, embarqué, multi-tâches, distribué, répétitif et paramétrable
This PhD work focuses on the hardware support when modeling real-time systems. To improve the development of hardware and to communicate architectural intends to the software flow, we adopted the model driven engineering for design, simulation and implementation of hardware platforms. We have first defined a modeling language HRM (Hardware Resource Model) that describes hardware platforms with different views and at different levels of detail. Then, we developed a methodology based on HRM to help users in the construction of their platforms models. We have also developed automated tools for the simulation of these hardware models. Finally, we provide an efficient process of unification between HRM and the recent standard of hardware implementation IP-XACT. As our purpose is to take into consideration the hardware properties during the system design, we have specified rules and constraints that govem allocation of software entities onto hardware resources. After that, we proposed mechanisms to adapt inadequate configurations. Finally, we illustrate all these contributions within the same case study, which is a robots chain. It is realtime, embedded, multi-tasking, distributed, repetitive and configurable system

Les recherches menées au cours de cette thèse de Doctorat s'inscrivent dans les activités du laboratoire commun OPERA (OPtique EmbaRquée Active) impliquant ESSILOR-LUXOTTICA et le CNRS. L’objectif est de contribuer au développement des “lunettes du futur” intégrant des fonctions d'obscurcissement, de focalisation ou d'affichage qui s’adaptent en permanence à la scène et au regard de l’utilisateur. Ces nouveaux dispositifs devront être dotés de capacités de perception, de décision et d’action, et devront respecter des contraintes d'encombrement, de poids, de consommation énergétique et de temps de traitement. Ils présentent par conséquent des connexions évidentes avec la robotique. Dans ce contexte, les recherches ont consisté à investiguer la structure et la construction de tels systèmes afin d’identifier leurs enjeux et difficultés. Pour ce faire, la première tâche a été de mettre en place des émulateurs de divers types de lunettes actives, qui permettent de prototyper et d’évaluer efficacement diverses fonctions. Dans cette phase de prototypage et de test, ces émulateurs s’appuient naturellement sur une architecture logicielle modulaire typique de la robotique. La seconde partie de la thèse s'est focalisée sur le prototypage d’un composant clé des lunettes du futur, qui implique une contrainte supplémentaire de basse consommation : le système de suivi du regard, aussi appelé oculomètre. Le principe d’un assemblage de photodiodes et d’un traitement par réseau de neurones a été proposé. Un simulateur a été mis au point, ainsi qu’une étude de l'influence de l'agencement des photodiodes et de l’hyper-paramétrisation du réseau sur les performances de l'oculomètre
The research carried out during this doctoral thesis takes place within the OPERA joint laboratory (OPtique EmbaRquée Active) involving ESSILOR-LUXOTTICA and the CNRS. The aim is to contribute to the development of "glasses of the future", which feature obscuration, focus or display capabilities that continuously adapt to the scene and the user gaze. These new devices will be endowed with perception, decision and action capabilities, and will have to respect constraints of space, weight, energy consumption and processing time. They therefore show obvious connections with robotics. In this context, the structure and building of such systems has been investigated in order to identify their issues and difficulties. To that end, the first task was to set up emulators of various types of active glasses, which enable the prototyping and effective testing of various functions. In this prototyping and testing phase, these emulators naturally rely on a modular software architecture typical of robotics. The second part of the thesis focused on the prototyping of a key component which implies an additional constraint on low consumption, namely the eye tracking system, also known as gaze tracker. The principle of a photodiode assembly and of a neural network processing has been proposed. A simulator has been developed, as well as a study of the influence of the arrangement of photodiodes and the hyper-parametrization of the network on the performance of the oculometer

L'objet de ces travaux de these est d'etudier la specification et la synthese de systemes de controle, qui peuvent etre composes a la fois de logiciel et de materiel, sur des architectures multiprocesseurs (asic, fpga, et logiciel). Ce sujet de recherche fait partie a la fois de la synthese de systemes vlsi et de la conception mixte logicielle/materielle. Afin d'atteindre ces objectifs, une methodologie qui permet de concevoir conjointement le logiciel et le materiel a ete developpee. L'originalite de ce travail vient du fait que les specifications a traiter sont decrites a un tres haut niveau d'abstraction, appele niveau systeme, avec le langage sdl. Ceci permet de concevoir des applications de plus en plus complexes. Ces travaux traitent principalement le probleme du decoupage de systemes de controle en sous-systemes de granularite plus fine et donc plus facilement synthetisables. L'approche de decoupage qui a ete developpee se base sur une boite a outils qui offre au concepteur le moyen de transformer, raffiner, decouper un systeme puis d'affecter chaque sous-systeme a une technologie particuliere en logiciel (c) ou en materiel (vhdl). La methode de decoupage suivie est interactive et utilise une forme intermediaire basee sur un modele de machines a etats finis etendues communicantes via des canaux abstraits. Une autre tache tout aussi importante dans cette methodologie de raffinement est de synthetiser la communication entre les differentes partitions resultat d'un decoupage. Cela se traduit par une etape d'allocation de protocoles de communication et une etape de synthese d'interfaces entre les sous-systemes communicants. La premiere etape consiste a selectionner dans une bibliotheque les modeles de communication necessaires entre les sous-systemes. La deuxieme etape consiste a adapter ou generer les interfaces des differents sous-systemes

La récupération d’énergie est une technologie prometteuse pour augmenter la durée de vie des réseaux IoT, en permettant à chaque nœud d’être entièrement alimenté par l’énergie récupérée de son environnement. Pour être durable, chaque nœud doit adapter dynamiquement sa qualité de service en fonction de l’énergie récupérée. Ce chapitre aborde la conception logicielle et matérielle d’objets à récupération d’énergie.

L’émergence des centres de données est une réponse au changement de paradigme informatique vers l’informatique en nuage. Ce chapitre présente les approches récentes et prometteuses de la nouvelle conception logicielle/matérielle des serveurs des centres de données du futur, permettant d’intégrer l’hétérogénéité dans le silicium et facilitant la mise à l’échelle de plate-formes avec les matrices de réseau émergentes.

Ce chapitre introduit une plate-forme matérielle opérant en temps réel et répondant aux défis de conception des architectures électriques et électroniques des véhicules intelligents de l’avenir. Grâce à la conception intégrée, et en se servant de logiciels et d’outils embarqués, les auteurs montrent la cohabitation efficace entre les applications à faible criticité et le logiciel opérationnel critique de la voiture.

La transition numérique dans l’industrie se traduit par de nouveaux services s’appuyant sur les données issues de divers objets (capteurs, actuateurs, robots) au sein des ICPS. L’évolution rapide du nombre d’objets et des tâches qui y sont effectuées a augmenté la surface d’attaque des réseaux industriels. Le risque d’incident cyber augmente alors considérablement. La cybersécurité des systèmes cyber-physiques industriels est aujourd’hui au cœur des préoccupations, amplifiées par les récentes attaques sophistiquées, les exploits et les failles dans la conception de logiciels et de matériels.

Les cobots sont apparus vers 2010 en industrie et les accidents sont très peu documentés. La gestion des risques en cobotique représente un réel défi. La littérature scientifique montre l’existence de divers modèles, méthodes et outils pour gérer les risques en cobotique, en mettant l’opérateur humain au cœur de l’intégration des applications collaboratives. Cependant, un autre humain clé de la mise en œuvre de ces applications est négligé la plupart du temps. Il s’agit de l’intégrateur, celui qui doit concevoir la cellule cobotique. À notre connaissance, deux études portant sur un même projet de conception d’un logiciel aidant à mettre en œuvre des cellules cobotiques sont les seules mettant l’intégrateur au cœur de leur invention. Cependant, cette prise en compte de l’intégrateur se base sur un retour d’expérience relatif à leurs intégrations passées. Le présent rapport se démarque en plaçant l’intégrateur au cœur de sa méthodologie et en exploitant l’analyse de l’entièreté du processus d’intégration au fur et à mesure qu’il se déroule. En effet, l’objectif de ce rapport est d’identifier, en laboratoire, les éléments essentiels au processus d’intégration sécuritaire de cellules cobotiques, en considérant les variabilités inhérentes à la tâche à cobotiser et à l’intégrateur. Pour y parvenir, l’étude passe par trois étapes principales : 1) la caractérisation des tâches cobotisées en industrie et des interactions humain-cobot à partir de matériels visuels issus d’études de cas et de visites en entreprise ; 2) l’intégration, en laboratoire, de quatre cellules cobotiques, à savoir deux tâches industrielles implantées chacune par deux intégrateurs (chaque intégrateur doit mettre en œuvre les cellules cobotiques relatives aux deux tâches industrielles) ; 3) l’analyse des éléments de prises de décisions des intégrateurs pour chacun des quatre processus d’intégration. La caractérisation à l’étape 1 du projet permet de proposer cinq classes d’applications collaboratives : 1) la collaboration directe en alternance ; 2) la collaboration directe d’assistance ; 3) la collaboration indirecte séquentielle ; 4) la collaboration indirecte parallèle ; 5) le partage d’espace occasionnel sans collaboration. La définition de ces classes est utile à tout intégrateur voulant démarrer son analyse des risques d’une installation cobotique. L’analyse des risques commence avec la détermination des limites de l’installation à mettre en œuvre, au sens de la norme en robotique ISO 10218 et, plus généralement, au sens de la norme ISO 12100 en sécurité des machines. À la lumière des résultats des trois étapes de l’étude, ce rapport propose un outil de détermination des limites d’une installation cobotique. Ces limites sont les variabilités inhérentes à la tâche à cobotiser, notées au fil de la réalisation des intégrations et des différentes étapes de la méthodologie. Nous avons constaté que, parmi tous les éléments de variabilité influençant les quatre processus d’intégration étudiés, les trois premiers éléments suivants liés à la tâche à cobotiser et les deux derniers éléments suivants associés à l’intégrateur étaient essentiels dans ces processus : 1) le choix du cobot ; 2) le type de pièce à manipuler et le type d’outil robotique ; 3) les contraintes de temps de cycle et de productivité ; 4) la formation de l’intégrateur en sécurité des machines en général et en sécurité en cobotique plus précisément ; 5) les informations, relatives à la sécurité ou la productivité, qu’il reçoit de son entourage, puisqu’elles le poussent à remettre en question ses choix initiaux et les corriger s’il y a lieu (il s’agit de rétroactions). Des pistes de réflexion relatives à ces éléments de variabilité sont énoncées à la fin du rapport.