Relevant bibliographies by topics / Cheval de Troie matériel

Contents

  1. Journal articles
  2. Dissertations / Theses
  3. Books
  4. Book chapters
  5. Conference papers

Academic literature on the topic 'Cheval de Troie matériel'

Author: Grafiati
Published: 25 May 2024

Create a spot-on reference in APA, MLA, Chicago, Harvard, and other styles

Select a source type:

Consult the lists of relevant articles, books, theses, conference reports, and other scholarly sources on the topic 'Cheval de Troie matériel.'

Next to every source in the list of references, there is an 'Add to bibliography' button. Press on it, and we will generate automatically the bibliographic reference to the chosen work in the citation style you need: APA, MLA, Harvard, Chicago, Vancouver, etc.

You can also download the full text of the academic publication as pdf and read online its abstract whenever available in the metadata.

Journal articles on the topic "Cheval de Troie matériel"

1

Wenger, Stephan, and Fulvia Raiola. "Cheval de Troie." Adolescence 71, no. 1 (2010): 171. http://dx.doi.org/10.3917/ado.071.0171.

Full text
APA, Harvard, Vancouver, ISO, and other styles
2

Baquedano, Michel. "Le cheval de Troie." Empan 61, no. 1 (2006): 53. http://dx.doi.org/10.3917/empa.061.54.

Full text
APA, Harvard, Vancouver, ISO, and other styles
3

Lambin, Gérard. "Le Cheval de Troie." Gaia : revue interdisciplinaire sur la Grèce Archaïque 3, no. 1 (1998): 97–108. http://dx.doi.org/10.3406/gaia.1998.1342.

Full text
APA, Harvard, Vancouver, ISO, and other styles
4

Grim, Olivier R. "Un nouveau cheval de Troie." Journal des anthropologues, no. 122-123 (December 1, 2010): 27–49. http://dx.doi.org/10.4000/jda.3673.

Full text
APA, Harvard, Vancouver, ISO, and other styles
5

Giacomo, Pierre. "Le CGS innocent Cheval de Troie." Bulletin d'histoire de l'électricité 16, no. 1 (1990): 5–8. http://dx.doi.org/10.3406/helec.1990.1123.

Full text
APA, Harvard, Vancouver, ISO, and other styles
6

Nicaise, Ides, Luc Lauwereys, and Nick Matheus. "L'économie sociale d'insertion, cheval de bataille ou cheval de Troie ?" Reflets et perspectives de la vie économique XLI, no. 3 (2002): 77. http://dx.doi.org/10.3917/rpve.413.0077.

Full text
APA, Harvard, Vancouver, ISO, and other styles
7

Pommier, Gérard. "Le Livre noir : un cheval de Troie." Le Journal des psychologues 235, no. 2 (2006): 18. http://dx.doi.org/10.3917/jdp.235.0018.

Full text
APA, Harvard, Vancouver, ISO, and other styles
8

Eloit, Ilana. "Un cheval de Troie nommé Monique Wittig." Cahiers du Genre 71, no. 2 (March 7, 2022): 143–68. http://dx.doi.org/10.3917/cdge.071.0143.

Full text
APA, Harvard, Vancouver, ISO, and other styles
9

Luyet, Pierre-Philippe, and Jean Gruenberg. "L’endocytose, cheval de Troie pour l’infection virale." médecine/sciences 21, no. 11 (November 2005): 909–10. http://dx.doi.org/10.1051/medsci/20052111909.

Full text
APA, Harvard, Vancouver, ISO, and other styles
10

Perez, Frédéric. "Et aussi... Le complexe du Cheval de Troie." Dialogue 190, no. 4 (2010): 135. http://dx.doi.org/10.3917/dia.190.0135.

Full text
APA, Harvard, Vancouver, ISO, and other styles
More sources

Dissertations / Theses on the topic "Cheval de Troie matériel"

1

Ba, Papa-Sidy. "Détection et prévention de Cheval de Troie Matériel (CTM) par des méthodes Orientées Test Logique." Thesis, Montpellier, 2016. http://www.theses.fr/2016MONTT271/document.

Full text
Abstract:
Pour réduire le coût des Circuits Intégrés (CIs), les entreprises de conception se tournent de plus en plus vers des fonderies basées dans des pays à faible coût de production (outsourcing). Cela a pour effet d’augmenter les menaces sur les circuits. En effet, pendant la fabrication,le CI peut être altéré avec l’insertion d’un circuit malicieux, appelé cheval de Troie Matériel (CTM). Ceci amène les vendeurs de CI à protéger leurs produits d’une potentielle insertion d’un CTM, mais également, d’en assurer l’authenticité après fabrication (pendant la phase de test).Cependant, les CTMs étant furtifs par nature, il est très difficile, voire impossible de les détecter avec les méthodes de test conventionnel, et encore moins avec des vecteurs de test aléatoires. C’est pourquoi nous proposons dans le cadre de cette thèse, des méthodes permettant de détecter et de prévenir l’insertion de CTM dans les CIs pendant leur fabrication.Ces méthodes utilisent des approches orientées test logique pour la détection de CTM aussi bien en phase de test (après fabrication du CI) qu’en fonctionnement normal (run-time).De plus, nous proposons des méthodes de prévention qui elles aussi s’appuient sur des principes de test logique pour rendre difficile, voire impossible l’insertion de CTM aussi bien au niveau netlist qu’au niveau layout
In order to reduce the production costs of integrated circuits (ICs), outsourcing the fabrication process has become a major trend in the Integrated Circuits (ICs) industry. As an inevitable unwanted side effect, this outsourcing business model increases threats to hardware products. This process raises the issue of un-trusted foundries in which, circuit descriptions can be manipulated with the aim to possibly insert malicious circuitry or alterations, referred to as Hardware Trojan Horses (HTHs). This motivates semiconductor industries and researchers to study and investigate solutions for detecting during testing and prevent during fabrication, HTH insertion.However, considering the stealthy nature of HTs, it is quite impossible to detect them with conventional testing or even with random patterns. This motivates us to make some contributions in this thesis by proposing solutions to detect and prevent HTH after fabrication (during testing).The proposed methods help to detect HTH as well during testing as during normal mode(run-time), and they are logic testing based.Furthermore, we propose prevention methods, which are also logic testing based, in order tomake harder or quasi impossible the insertion of HTH both in netlist and layout levels
APA, Harvard, Vancouver, ISO, and other styles
2

Díaz, Rizo Alán Rodrigo. "Security and Trust for Wireless Integrated Circuits." Electronic Thesis or Diss., Sorbonne université, 2023. http://www.theses.fr/2023SORUS005.

Full text
Abstract:
Les menaces pour la sécurité matérielle trouvent leur origine dans la chaîne d'approvisionnement en circuits intégrés (IC) massivement mondialisée et basée sur l'externalisation que nous connaissons aujourd'hui. Le coût prohibitif de la possession d'une fonderie de semi-conducteurs de haut niveau oblige les sociétés de conception de circuits intégrés à opter pour la sous-traitance de la fabrication, l'assemblage et le test de leurs circuits. L'externalisation de ces tâches intensifie le risque d'attaques de piratage de IC et d'insertion de chevaux de Troie matériels (HT), et ces deux menaces se traduisent par des pertes de savoir-faire et des pertes financières pour le propriétaire du IC. En outre, les systèmes sur puce (SoC) complexes sont construits en intégrant des noyaux de propriété intellectuelle (IP) de tiers provenant de plusieurs fournisseurs de IP. Cependant, les intégrateurs de SoC et les fournisseurs de IP ont une relation de confiance déséquilibrée. Alors que les fournisseurs de IP sont vulnérables à la surutilisation de la IP, au clonage de la IP et à la surproduction de IC, les intégrateurs de SoC craignent d'intégrer des IP infectées par des HT dans leurs systèmes. Nous proposons une méthodologie de conception pour la sécurité basée sur le verrouillage. Nous développons une méthodologie de verrouillage spécifique aux émetteurs-récepteurs RF. Pour évaluer la sécurité des circuits intégrés sans fil, nous proposons une attaque HT qui fait fuir des informations sensibles de l'émetteur au cours d'une transmission légitime
The origin of the hardware security threats is the massively globalized and outsourcing-based Integrated Circuit (IC) supply chain that we see today. The prohibitively cost of owning a first-rate semiconductor foundry forces IC design houses to go fabless and outsource their IC fabrication, assembly, and testing. Outsourcing these tasks intensifies the risk of IC piracy attacks and Hardware Trojan (HT) insertion, and both threats translate into know-how and financial losses for the IC owner. Moreover, complex Systems-on-Chip (SoCs) are built by integrating third-party Intellectual Property (IP) cores from multiple IP providers. However, SoC integrators and IP providers have an imbalanced trust relationship. While IP providers are vulnerable to IP overuse, IP cloning, and IC overproduction, SoC integrators fear integrating HT-infected IPs into their systems. We propose a locking-based design-for-security methodology. In addition, we develop an RF transceiver-specific locking methodology that consists in two spatially separated mechanisms. inserting a locking mechanism into the circuit that unlocks with a single secret key in the form of a digital word. To assess the security of wireless ICs, we propose an HT attack that leaks sensitive information from the transmitter within a legitimate transmission
APA, Harvard, Vancouver, ISO, and other styles
3

Courbon, Franck. "Rétro-conception matérielle partielle appliquée à l'injection ciblée de fautes laser et à la détection efficace de Chevaux de Troie Matériels." Thesis, Saint-Etienne, EMSE, 2015. http://www.theses.fr/2015EMSE0788/document.

Full text
Abstract:
Le travail décrit dans cette thèse porte sur une nouvelle méthodologie de caractérisation des circuits sécurisés basée sur une rétro-conception matérielle partielle : d’une part afin d’améliorer l’injection de fautes laser, d’autre part afin de détecter la présence de Chevaux de Troie Matériels (CTMs). Notre approche est dite partielle car elle est basée sur une seule couche matérielle du composant et car elle ne vise pas à recréer une description schématique ou fonctionnelle de l’ensemble du circuit.Une méthodologie invasive de rétro-conception partielle bas coût, rapide et efficace est proposée. Elle permet d’obtenir une image globale du circuit où seule l’implémentation des caissons des transistors est visible. La mise en œuvre de cette méthodologie est appliquée sur différents circuits sécurisés. L’image obtenue selon la méthodologie déclinée précédemment est traitée afin de localiser spatialement les portes sensibles, voire critiques en matière de sécurité. Une fois ces portes sensibles identifiées, nous caractérisons l’effet du laser sur différentes parties de ces cellules de bases et nous montrons qu’il est possible de contrôler à l’aide d’injections de fautes laser la valeur contenue dans ces portes. Cette technique est inédite car elle valide le modèle de fautes sur une porte complexe en technologie 90 nm. Pour finir une méthode de détection de CTMs est proposée avec le traitement de l’image issue de la rétro-conception partielle. Nous mettons en évidence l’ajout de portes non répertoriées avec l’application sur un couple de circuits. La méthode permet donc de détecter, à moindre coût, de manière rapide et efficace la présence de CTMs
The work described in this thesis covers an integrated circuit characterization methodology based on a partial hardware reverse engineering. On one hand in order to improve integrated circuit security characterization, on the other hand in order to detect the presence of Hardware Trojans. Our approach is said partial as it is only based on a single hardware layer of the component and also because it does not aim to recreate a schematic or functional description of the whole circuit. A low cost, fast and efficient reverse engineering methodology is proposed. The latter enables to get a global image of the circuit where only transistor's active regions are visible. It thus allows localizing every standard cell. The implementation of this methodology is applied over different secure devices. The obtained image according to the methodology declined earlier is processed in order to spatially localize sensible standard cells, nay critical in terms of security. Once these cells identified, we characterize the laser effect over different location of these standard cells and we show the possibility with the help of laser fault injection the value they contain. The technique is novel as it validates the fault model over a complex gate in 90nm technology node.Finally, a Hardware Trojan detection method is proposed using the partial reverse engineering output. We highlight the addition of few non listed cells with the application on a couple of circuits. The method implementation therefore permits to detect, without full reverse-engineering (and so cheaply), quickly and efficiently the presence of Hardware Trojans
APA, Harvard, Vancouver, ISO, and other styles
4

Cozzi, Maxime. "Infrared Imaging for Integrated Circuit Trust and Hardware Security." Thesis, Montpellier, 2019. http://www.theses.fr/2019MONTS046.

Full text
Abstract:
La généralisation des circuits intégrés et plus généralement de l'électronique à tous les secteurs d'activité humaine, nécessite d'assurer la sécurité d'un certain nombre de systèmes critiques (militaire, finance, santé, etc). Aujourd'hui, l'intégrité de ces systèmes repose sur un éventail d'attaques connues, pour lesquelles des contremesures ont été développées.Ainsi, la recherche de nouvelles attaques contribue fortement à la sécurisation des circuits électroniques. La complexité toujours croissante des circuits, permise par les progrès dans les technologies silicium, a pour conséquence l'apparition de circuits occupant de plus en plus de surface. La retro-ingénierie est donc une étape souvent obligatoire menée en amont d'une attaque afin de localiser les périphériques et autres régions d'intérêts au sein du circuit visé. Dans cet objectif, l'étude présenté dans ce document propose de nouvelles méthodes d'imagerie infrarouge. En particulier, il est démontré que l'analyse statistique des mesures infrarouge permet d'automatiser la localisation des régions électriquement active d'un circuit. Aussi, une nouvelle méthode de comparaison statistique d'image infrarouge est proposée. Enfin, ces résultats sont acquis au moyen d'une plateforme de mesure faible cout, permettant de détecter toute activité électrique possédant une consommation supérieure à 200µW
The generalization of integrated circuits and more generally electronics to everyday life systems (military, finance, health, etc) rises the question about their security. Today, the integrity of such circuits relies on a large panel of known attacks for which countermeasures have been developed. Hence, the search of new vulnerabilities represents one of the largest contribution to hardware security. The always rising complexity of dies leads to larger silicon surfaces.Circuit imaging is therefore a popular step among the hardware security community in order to identify regions of interest within the die. In this objective, the work presented here proposes new methodologies for infrared circuit imaging. In particular, it is demonstrated that statistical measurement analysis can be performed for automated localization of active areas in an integrated circuit.Also, a new methodology allowing efficient statistical infrared image comparison is proposed. Finally, all results are acquired using a cost efficient infrared measurement platform that allows the investigation of weak electrical source, detecting power consumption as low as 200 µW
APA, Harvard, Vancouver, ISO, and other styles
5

Sansiaume, Elodie. "Conception et élaboration de nouvelles métalloenzymes artificielles selon la stratégie du cheval de Troie." Paris 11, 2010. http://www.theses.fr/2010PA112237.

Full text
Abstract:
Depuis plusieurs années, la construction de métalloenzymes artificielles est en plein essor, du fait de leurs remarquables activité et sélectivité en milieu aqueux. Nous avons réalisé de nouvelles métalloenzymes artificielles, solubles en milieux aqueux, capables de catalyser des réactions d'oxydations sélectives, selon la stratégie du « Cheval de Troie ». Cette stratégie repose sur la forte affinité d'une protéine pour un stéroïde particulier afin d'insérer des complexes métalliques dans la cavité de la protéine. Les anticorps, connus pour établir de très fortes interactions avec leur antigène, se sont révélés être de bons candidats pour l'élaboration des métalloenzymes artificielles. Nous avons utilisé des anticorps 7A3 anti-œstradiol et réalisé la synthèse de différentes métalloporphyrines la 5,10,15-tris(4-N-méthylpyridiniumyl)-20-(4-(3'-O-amidomethyl-oxyoestradiol))phenylporphyrine de manganèse, 5,10,15-tris(4-sulfonatophényl )-20-(4-(3'-O-amidoxyméthyloestradiol)phényl)porphyrine de fer et de manganèse. Ensuite, nous avons utilisé deux mutants de la néocarzinostatine obtenus par évolution dirigée. De nouvelles métalloporphyrines conjuguées à la testostérone ont été synthétisées : 5,10,15-tris(4-sulfonatophényl)-20-(4-(3'-O-amidoxyméthyloestradiol)-phényl)porphyrine de fer et de manganèse. Après des études de l'interaction protéine-métalloporphyrine par spectroscopie UV-visible, ces nouvelles métalloenzymes ont conduit à des résultats intéressants concernant les réactions de sulfoxydation du thioanisole par le peroxyde d'hydrogène et d'époxydation du styrène par l'oxone®
The construction of artificial métalloenzymes has appeared to be one of the most promising strategies explored to induce stereoselectivity into chemical reactions. New metalloporphyrin-estradiol conjugates and testosterone conjugates have been synthesized and fully characterized, and have been further associated respectively to a monoclonal anti-estradiol antibody 7A3 and neocarzinostatin's mutants, to generate new artificial metalloenzymes following the so-called 'Trojan Horse' strategy. The spectroscopic characteristics and dissociation constants of these complexes were similar to those obtained for the artificial metalloproteins obtained by association of cationic metalloporphyrin-estradiol conjugates to 7A3. This demonstrates that the nature of the porphyrin substituents, anionic or cationic, had little influence on the association with the antibody that is mainly driven by the tight association of the estradiol anchor with the binding pocket of the antibody. These new biocatalysts appeared to have an interesting catalytic activity in oxidation reactions. The iron(III)-anionic-porphyrin-estradiol-antibody complexes and the iron(III)-anionic-porphyrin-testosterone-neocarzinostatine's mutants complexes were found able to catalyze the chemoselective and slightly enantioselective (ee = 10 % et 24 % à 40 % respectively) sulfoxidation of sulfides by H202. The Mn(III)-porphyrin-estradiol antibody complexes were found to catalyze the oxidation of styrene by KHSO5, the Mn(III)-cationic-porphyrin-estradiol-antibody complexes even showing the highest yields so far reported for the oxidation of styrene catalyzed by artificial metalloproteins
APA, Harvard, Vancouver, ISO, and other styles
6

Exurville, Ingrid. "Détection non destructive de modification malveillante de circuits intégrés." Thesis, Saint-Etienne, EMSE, 2015. http://www.theses.fr/2015EMSE0800/document.

Full text
Abstract:
L'exportation et la mutualisation des industries de fabrication des circuits intégrés impliquent de nombreuses interrogations concernant l'intégrité des circuits fabriqués. On se retrouve alors confronté au problème d'insertion d'une fonctionnalité dissimulée pouvant agir de façon cachée : on parle de Cheval de Troie Matériel (CTM). En raison de la complexité d'un circuit intégré, repérer ce genre de modification se révèle particulièrement difficile. Le travail proposé dans ce manuscrit s'oriente vers une technique de détection non destructrice de CTM. L’approche consiste à utiliser les temps de calculs internes du système étudié comme canal permettant de détecter des CTM. Dans ces travaux, un modèle décrivant les temps de calcul est défini. Il prend notamment en compte deux paramètres importants que sont les conditions expérimentales et les variations de procédés.Des attaques en faute par glitchs d’horloge basée sur la violation de contraintes temporelles permettent de mesurer des temps de calcul internes. Des cartes fiables sont utilisées pour servir de référence. Après avoir validé la pertinence de ce canal d’étude concernant l’obtention d’informations sur le comportement interne du circuit cible, on procède à des détections expérimentales de CTM insérés à deux niveaux d’abstraction (niveau RTL et après l'étape de placement/routage). Des traitements avec prise en compte des variations de procédés permettent d'identifier si les cartes testées sont infectées par un CTM
The globalization of integrated circuits fabrication involves several questions about the integrity of the fabricated circuits. Malicious modifications called Hardware Trojans (HT) can be introduced during the circuit production process. Due to the complexity of an integrated circuit, it is really difficult to find this kind of alterations.This work focuses on a non-destructive method of HT detection. We use the paths delays of the studied design as a channel to detect HT. A model to describe paths delays is defined. It takes into account two important parameters which are the experimental conditions and the process variations.Faults attacks by clock glitches based on timing constraints violations have been performed to measure data paths delays. Reliable circuits are used for reference. After validating the relevance of this channel to get information on the internal behavior of the targeted design, experimental detections of HT inserted on two different abstraction levels (RTL and after place and route) were achieved. Process variations are taken into consideration in the studies to detect if the tested circuits are infected
APA, Harvard, Vancouver, ISO, and other styles
7

Acunha, guimarães Leonel. "Techniques de Test Pour la Détection de Chevaux de Troie Matériels en Circuits Intégrés de Systèmes Sécurisés." Thesis, Université Grenoble Alpes (ComUE), 2017. http://www.theses.fr/2017GREAT080/document.

Full text
Abstract:
La mondialisation et la déverticalisation des métiers du semi-conducteur a mené cette industrie à sous-traiter certaines étapes de conception et souvent la totalité de la fabrication. Au cours de ces étapes, les circuits intégrés (CIs) sont vulnérables à des altérations malignes : les chevaux de Troie matériels (HTs). Dans les applications sécuritaires, il est important de garantir que les circuits intégrés utilisés ne soient pas altérés par de tels dispositifs. Afin d'offrir un niveau de confiance élevé dans ces circuits, il est nécessaire de développer de nouvelles techniques de test pour détecter les HTs, aussi légers et furtifs soient-ils. Cette thèse étudie les menaces et propose deux approches originales de test post-fabrication pour détecter des HTs implantés après synthèse. La première technique exploite des capteurs de courant incorporés au substrat (BBICS), originalement conçus pour identifier les défauts transitoires dans les CIs. Dans notre cas, ils fournissent une signature numérique obtenue par analyse statistique permettant de détecter tout éventuel HT, même au niveau dopant. La deuxième proposition est une méthode non intrusive pour détecter les HTs dans les circuits asynchrones. Cette technique utilise la plateforme de test du circuit et ne requiert aucun matériel supplémentaire. Elle permet la détection de HTs dont la surface est inférieure à 1% de celle du circuit. Les méthodes et les techniques-,- mises au point dans cette thèse-,- contribuent donc à réduire la vulnérabilité des CIs aux HTs soit par adjonction d'un capteur (BBICS), soit en exploitant les mécanismes de test s'il s'agit de circuits asynchrones
The world globalization has led the semiconductor industry to outsource design and fabrication phases, making integrated circuits (ICs) potentially more vulnerable to malicious modifications at design or fabrication time: the hardware Trojans (HTs). New efficient testing techniques are thus required to disclose potential slight and stealth HTs, and to ensure trusted devices. This thesis studies possible threats and proposes two new post-silicon testing techniques able to detect HTs implanted after the generation of the IC netlist. The first proposed technique exploits bulk built-in current sensors (BBICS) -- which are originally designed to identify transient faults in ICs -- by using them as testing mechanisms that provide statistically-comparable digital signatures of the devices under test. With only 16 IC samples, the testing technique can detect dopant-level Trojans of zero-area overhead. The second proposition is a non-intrusive technique for detection of gate-level HTs in asynchronous circuits. With this technique, neither additional hardware nor alterations on the original test set-up are required to detect Trojans smaller than 1% of the original circuit. The studies and techniques devised in this thesis contribute to reduce the IC vulnerability to HT, reusing testing mechanisms and keeping security features of original devices
APA, Harvard, Vancouver, ISO, and other styles
8

Elshamy, Mohamed. "Design for security in mixed analog-digital integrated circuits." Electronic Thesis or Diss., Sorbonne université, 2021. http://www.theses.fr/2021SORUS093.

Full text
Abstract:
Récemment, les coûts faramineux d'une usine de fabrication de semi-conducteurs ont contraint de nombreuses entreprises à renoncer à avoir leur usine en propre. En externalisant la fabrication de CI/PI à des sociétés tierces, le procédé de fabrication a été confié à des sociétés potentiellement peu fiables. Il en résulte des menaces de sécurité pour l'industrie des semi-conducteurs, telles que la contrefaçon, la rétro-ingénierie et l'insertion de HT. Dans cette thèse, nous proposons une contre-mesure anti-piratage pour protéger les CI/PI AMS, une nouvelle attaque HT pour les CI/PI AMS et une nouvelle PUF. La technique anti-piratage que nous proposons est basée sur le verrouillage des circuits analogiques configurables. Notre technique exploite le mécanisme de configuration du circuit pour y introduire une fonction verrouillage. Nous présentons son implémentation et ses capacités de résilience contre les attaques. L'attaque HT proposée pour les circuits analogiques exploite l'infrastructure de test. Le HT est introduit dans le sous-système numérique du système AMS et transfère sa charge utile au circuit analogique via le bus de test. Le HT est invisible dans le domaine analogique. Le HT est montré sur deux études de cas. Cette thèse montre l'importance de nouvelles contre-mesures de sécurité et de confiance adaptées aux CI analogiques. La fonction PUF proposée utilise un neurone à impulsions comme source d'entropie. Sa caractéristique principale est de n'utiliser qu'une seule cellule PUF et une redondance temporelle pour générer une clé arbitrairement longue, ce qui réduit les coûts additionnels en surface et en énergie par rapport aux fonctions PUF traditionnelles
Recently, the enormous cost of owning and maintaining a modern semiconductor manufacturing plant has coerced many companies to go fabless. By outsourcing the manufacturing IC/IP to third-party and often off-shore companies, the process has been extended to potentially untrustworthy companies. This has resulted in several security threats to the semiconductor industry such as counterfeiting, reverse engineering, and HTs insertion. In this thesis, we propose an anti-piracy countermeasure to protect AMS ICs/IPs, a novel HT attack for AMS ICs/IPs, and a novel PUF. More specifically, we propose an anti-piracy technique based on locking for programmable analog circuits. The proposed technique leverages the programmability fabric to implement a natural lock-less locking. We discuss its implementation and its resilience capabilities against foreseen attacks. The proposed HT attack for analog circuits leverages the test infrastructure. The HT is hidden effectively in a digital core and transfers its payload to the analog circuit via the test bus and the interface of the analog circuit to the test bus. Its key characteristic is that it is invisible in the analog domain. The proposed HT is demonstrated on two case studies. This thesis sheds light on the importance of developing new security and trust countermeasures tailored for analog circuits. The proposed PUF, called "neuron-PUF", uses a single spiking neuron as the source of entropy. Its key characteristic is that it uses a single PUF cell and temporal redundancy to generate an arbitrarily long key, which results in significant low area and power overheads compared to mainstream PUFs, such as delay-based and memory-based PUFs
APA, Harvard, Vancouver, ISO, and other styles
9

Benhani, El mehdi. "Sécurité des systèmes sur puce complexes hétérogènes." Thesis, Lyon, 2020. http://www.theses.fr/2020LYSES016.

Full text
Abstract:
La thèse étudie la sécurité de la technologie ARM TrustZone dans le cadre des SoCs complexes hétérogènes. La thèse présente des attaques matérielles qui touchent des éléments de l’architecture des SoCs et elle présente aussi des stratégies de contremesure
The thesis studies the security of the ARM TrustZone technology in the context of complex heterogeneous SoCs. The thesis presents hardware attacks that affect elements of the SoCs architecture and it also presents countermeasure strategies
APA, Harvard, Vancouver, ISO, and other styles
10

Lecomte, Maxime. "Système embarque de mesure de la tension pour la détection de contrefaçons et de chevaux de Troie matériels." Thesis, Lyon, 2016. http://www.theses.fr/2016LYSEM018/document.

Full text
Abstract:
Avec la mondialisation du marché des semi-conducteurs, l'intégrité des circuits intégrés (CI) est devenue préoccupante... On distingue deux menaces principales : les chevaux de Troie matériel (CTM) et les contrefaçons. La principale limite des méthodes de vérification de l’intégrité proposées jusqu'à maintenant est le biais induit par les variations des procédés de fabrication. Cette thèse a pour but de proposer une méthode de détection embarquée de détection de CTM et de contrefaçons. À cette fin, une caractérisation de l'impact des modifications malveillantes sur un réseau de capteurs embarqué a été effectuée. L'addition malicieuse de portes logiques (CTM) ou la modification de l'implémentation du circuit (contrefaçons) modifie la distribution de la tension à la l'intérieur du circuit. Une nouvelle approche est proposée afin d'éliminer l'influence des variations des procédés. Nous posons que pour des raisons de cout et de faisabilité, une infection est faite à l'échelle d'un lot de production. Un nouveau modèle de variation de performance temporelle des structures CMOS en condition de design réel est introduit. Ce modèle est utilisé pour créer des signatures de lots indépendantes des variations de procédé et utilisé pour définir une méthode permettant de détecter les CTMs et les contrefaçons.Enfin nous proposons un nouveau distingueur permettant de déterminer, avec un taux de succès de 100%, si un CI est infecté ou non. Ce distingueur permet de placer automatiquement un seuil de décision adapté à la qualité des mesures et aux variations de procédés. Les résultats ont été expérimentalement validés sur un lot de cartes de prototypage FPGA
Due to the trend to outsourcing semiconductor manufacturing, the integrity of integrated circuits (ICs) became a hot topic. The two mains threats are hardware Trojan (HT) and counterfeits. The main limit of the integrity verification techniques proposed so far is that the bias, induced by the process variations, restricts their efficiency and practicality. In this thesis we aim to detect HTs and counterfeits in a fully embedded way. To that end we first characterize the impact of malicious insertions on a network of sensors. The measurements are done using a network of Ring oscillators. The malicious adding of logic gates (Hardware Trojan) or the modification of the implementation of a different design (counterfeits) will modify the voltage distribution within the IC.Based on these results we present an on-chip detection method for verifying the integrity of ICs. We propose a novel approach which in practice eliminates this limit of process variation bias by making the assumption that IC infection is done at a lot level. We introduce a new variation model for the performance of CMOS structures. This model is used to create signatures of lots which are independent of the process variations. A new distinguisher has been proposed to evaluate whether an IC is infected. This distinguisher allows automatically setting a decision making threshold that is adapted to the measurement quality and the process variation. The goal of this distinguisher is to reach a 100\% success rate within the set of covered HTs family. All the results have been experientially validated and characterized on a set of FPGA prototyping boards
APA, Harvard, Vancouver, ISO, and other styles
More sources

Books on the topic "Cheval de Troie matériel"

1

Jacques, Martin. Le cheval de Troie. Tournai, Belgique: Casterman, 1988.

Find full text
APA, Harvard, Vancouver, ISO, and other styles
2

Opération "Cheval de Troie". Montréal: L. Courteau, 1990.

Find full text
APA, Harvard, Vancouver, ISO, and other styles
3

La société civile, un cheval de Troie? Levallois Perret: Studyrama, 2012.

Find full text
APA, Harvard, Vancouver, ISO, and other styles
4

Mal-Maeder, D. van. Le cheval de Troie: Variations autour d'une guerre. Gollion: Infolio, 2007.

Find full text
APA, Harvard, Vancouver, ISO, and other styles
5

Valle, Alexandre del. La Turquie dans l'Europe: Un cheval de Troie islamiste? Paris: Editions des Syrtes, 2004.

Find full text
APA, Harvard, Vancouver, ISO, and other styles
6

Hélène de Troie: Roman. [Paris]: Albin Michel, 2007.

Find full text
APA, Harvard, Vancouver, ISO, and other styles
7

Volkoff, Vladimir. Petite histoire de la désinformation: Du Cheval de Troie à Internet. Monaco: Rocher, 1999.

Find full text
APA, Harvard, Vancouver, ISO, and other styles
8

Little, Emily. Le cheval de Troie: Comment les Grecs ont gagne la guerre. Saint-Lambert: Heritage, 1990.

Find full text
APA, Harvard, Vancouver, ISO, and other styles
9

Les 1000 trucs du cavalier. 4th ed. Paris: Vigot, 2004.

Find full text
APA, Harvard, Vancouver, ISO, and other styles
10

Jeune homme assis dans la neige, ou, Le cheval de Troie: Roman. Paris: Barrault, 1985.

Find full text
APA, Harvard, Vancouver, ISO, and other styles
More sources

Book chapters on the topic "Cheval de Troie matériel"

1

Brodersen, Hans. "L’euro, « cheval de Troie » de la mondialisation ?" In France-Allemagne. Les défis de l'euro. Des politiques économiques entre traditions nationales et intégration, 212–25. Presses Sorbonne Nouvelle, 2002. http://dx.doi.org/10.4000/books.psn.3022.

Full text
APA, Harvard, Vancouver, ISO, and other styles
2

"4. Politics And The Novel: Le Cheval De Troie." In Paul Nizan: Committed Literature in a Conspiratorial World, 119–50. Princeton: Princeton University Press, 2015. http://dx.doi.org/10.1515/9781400870837-006.

Full text
APA, Harvard, Vancouver, ISO, and other styles
3

Mangin, David, and Sylvain Allemand. "IV. L’économie présentielle, cheval de Troie de l’urbanisme de zoning." In Cultures et créations dans les métropoles-monde, 315–26. Hermann, 2016. http://dx.doi.org/10.3917/herm.lussa.2016.01.0315.

Full text
APA, Harvard, Vancouver, ISO, and other styles
4

Buton, Philippe. "Nous les Garçons et les Filles ou le cheval de Troie communiste." In Le photojournalisme des années 1930 à nos jours, 109–20. Presses universitaires de Rennes, 2014. http://dx.doi.org/10.4000/books.pur.50376.

Full text
APA, Harvard, Vancouver, ISO, and other styles
5

Belhabib, Assia. "Abdelkebir Khatibi, éloge des seuils." In D'un seuil à l'autre, 151–57. Editions des archives contemporaines, 2017. http://dx.doi.org/10.17184/eac.768.

Full text
Abstract:
À y regarder de près, l'œuvre de Abdelkébir Khatibi se détermine sous le signe du voyage. Une œuvre complexe, dense, pluridisciplinaire dans laquelle l'auteur se définit lui-même comme étranger professionnel. Cette habileté, des années durant, à observer le monde et à découper des plans de cultures, est tendue par le souci de l'autre. Khatibi exalte dans ses récits la force du voyage et du voyageur. Pourquoi fait-il de cette tradition chevaleresque son cheval de Troie? Pourquoi tient-il à marcher sur les traces des grands découvreurs du monde comme Segalen, par exemple? Pourquoi ses personnages empruntent-ils les traits de personnages mythiques de la littérature universelle comme Don Quichotte ou Candide? La quête du Graal n'a pas d'âge et enjambe les frontières culturelles comme le fait justement Abdelkébir Khatibi, petit poucet aux bottes des sept lieux. C'est à ces questions, plus philosophiques que simplement rhétoriques que nous convie une œuvre riche et diversifiée à partir de sa langue d'écriture: hospitalité de et dans la langue de l'autre.
APA, Harvard, Vancouver, ISO, and other styles
6

de Nadaï, Anne. "La description géographique, un cheval de Troie de la géographicité sur le terrain des classes de lycée." In Acteurs et action, 87–100. Presses universitaires de Caen, 2016. http://dx.doi.org/10.4000/books.puc.12934.

Full text
APA, Harvard, Vancouver, ISO, and other styles
7

Bourque, Dominique. "Un Cheval de Troie nommé dé-marquage : la neutralisation des catégories de sexe dans l’œuvre de Monique Wittig." In Lire Monique Wittig aujourd’hui, 67–87. Presses universitaires de Lyon, 2012. http://dx.doi.org/10.4000/books.pul.4224.

Full text
APA, Harvard, Vancouver, ISO, and other styles

Conference papers on the topic "Cheval de Troie matériel"

1

Bonnet, Gilles. "Le livre implémenté." In Internet est un cheval de Troie. Fabula, 2017. http://dx.doi.org/10.58282/colloques.4127.

Full text
APA, Harvard, Vancouver, ISO, and other styles
2

Cahen, Françoise. "L’éclatement du dialogue romanesque par le Net. L’exemple de deux œuvres d’Éric Reinhardt." In Internet est un cheval de Troie. Fabula, 2017. http://dx.doi.org/10.58282/colloques.4155.

Full text
APA, Harvard, Vancouver, ISO, and other styles
3

Routhier, Élisabeth. "Performance auctoriale et dispositif littéraire. Autour de Pourquoi Bologne d’Alain Farah." In Internet est un cheval de Troie. Fabula, 2017. http://dx.doi.org/10.58282/colloques.4167.

Full text
APA, Harvard, Vancouver, ISO, and other styles
4

Bonnet, Gilles. "ARGUMENT." In Internet est un cheval de Troie. Fabula, 2017. http://dx.doi.org/10.58282/colloques.4121.

Full text
APA, Harvard, Vancouver, ISO, and other styles
5

Figuerola, Carme. "Formater sa mémoire : le cas de Programme sensible d’Anne-Marie Garat." In Internet est un cheval de Troie. Fabula, 2017. http://dx.doi.org/10.58282/colloques.4142.

Full text
APA, Harvard, Vancouver, ISO, and other styles
6

Rossi, Marie-Laure. "Le ramdam et le gazouillis. Alain Veinstein, twitter dans le bruit du monde." In Internet est un cheval de Troie. Fabula, 2017. http://dx.doi.org/10.58282/colloques.4148.

Full text
APA, Harvard, Vancouver, ISO, and other styles
7

Marie-Jeanne Zenetti, Université Lyon 2, sans prénom. "Pulsion de documentation, excès du roman contemporain : Emmanuelle Pireyre, Aurélien Bellanger, Philippe Vasset." In Internet est un cheval de Troie. Fabula, 2017. http://dx.doi.org/10.58282/colloques.4137.

Full text
APA, Harvard, Vancouver, ISO, and other styles
8

Blesch, Agnès. "Recombiner les data : Féerie générale d’Emmanuelle Pireyre, un « livre-Web »." In Internet est un cheval de Troie. Fabula, 2017. http://dx.doi.org/10.58282/colloques.4139.

Full text
APA, Harvard, Vancouver, ISO, and other styles
9

Baetens, Jan. "La suite sur scène. Kenneth lecteur de Goldsmith." In Internet est un cheval de Troie. Fabula, 2017. http://dx.doi.org/10.58282/colloques.4163.

Full text
APA, Harvard, Vancouver, ISO, and other styles
10

Rongier, Sébastien. "Le Général Instin, les vies multiples du littéraire." In Internet est un cheval de Troie. Fabula, 2017. http://dx.doi.org/10.58282/colloques.4184.

Full text
APA, Harvard, Vancouver, ISO, and other styles
You might also be interested in the extended bibliographies on the topic 'Cheval de Troie matériel' for particular source types:
Journal articles Dissertations / Theses Books
We offer discounts on all premium plans for authors whose works are included in thematic literature selections. Contact us to get a unique promo code!

To the bibliography