Zeitschriftenartikel zum Thema „Neural network accelerator“
Geben Sie eine Quelle nach APA, MLA, Chicago, Harvard und anderen Zitierweisen an
Machen Sie sich mit Top-50 Zeitschriftenartikel für die Forschung zum Thema "Neural network accelerator" bekannt.
Neben jedem Werk im Literaturverzeichnis ist die Option "Zur Bibliographie hinzufügen" verfügbar. Nutzen Sie sie, wird Ihre bibliographische Angabe des gewählten Werkes nach der nötigen Zitierweise (APA, MLA, Harvard, Chicago, Vancouver usw.) automatisch gestaltet.
Sie können auch den vollen Text der wissenschaftlichen Publikation im PDF-Format herunterladen und eine Online-Annotation der Arbeit lesen, wenn die relevanten Parameter in den Metadaten verfügbar sind.
Sehen Sie die Zeitschriftenartikel für verschiedene Spezialgebieten durch und erstellen Sie Ihre Bibliographie auf korrekte Weise.
Eliahu, Adi, Ronny Ronen, Pierre-Emmanuel Gaillardon und Shahar Kvatinsky. „multiPULPly“. ACM Journal on Emerging Technologies in Computing Systems 17, Nr. 2 (April 2021): 1–27. http://dx.doi.org/10.1145/3432815.
Der volle Inhalt der QuelleCho, Jaechan, Yongchul Jung, Seongjoo Lee und Yunho Jung. „Reconfigurable Binary Neural Network Accelerator with Adaptive Parallelism Scheme“. Electronics 10, Nr. 3 (20.01.2021): 230. http://dx.doi.org/10.3390/electronics10030230.
Der volle Inhalt der QuelleNoskova, E. S., I. E. Zakharov, Y. N. Shkandybin und S. G. Rykovanov. „Towards energy-efficient neural network calculations“. Computer Optics 46, Nr. 1 (Februar 2022): 160–66. http://dx.doi.org/10.18287/2412-6179-co-914.
Der volle Inhalt der QuelleHong, JiUn, Saad Arslan, TaeGeon Lee und HyungWon Kim. „Design of Power-Efficient Training Accelerator for Convolution Neural Networks“. Electronics 10, Nr. 7 (26.03.2021): 787. http://dx.doi.org/10.3390/electronics10070787.
Der volle Inhalt der QuelleFerianc, Martin, Hongxiang Fan, Divyansh Manocha, Hongyu Zhou, Shuanglong Liu, Xinyu Niu und Wayne Luk. „Improving Performance Estimation for Design Space Exploration for Convolutional Neural Network Accelerators“. Electronics 10, Nr. 4 (23.02.2021): 520. http://dx.doi.org/10.3390/electronics10040520.
Der volle Inhalt der QuelleSunny, Febin P., Asif Mirza, Mahdi Nikdast und Sudeep Pasricha. „ROBIN: A Robust Optical Binary Neural Network Accelerator“. ACM Transactions on Embedded Computing Systems 20, Nr. 5s (31.10.2021): 1–24. http://dx.doi.org/10.1145/3476988.
Der volle Inhalt der QuelleAnmin, Kong, und Zhao Bin. „A Parallel Loading Based Accelerator for Convolution Neural Network“. International Journal of Machine Learning and Computing 10, Nr. 5 (05.10.2020): 669–74. http://dx.doi.org/10.18178/ijmlc.2020.10.5.989.
Der volle Inhalt der QuelleXia, Chengpeng, Yawen Chen, Haibo Zhang, Hao Zhang, Fei Dai und Jigang Wu. „Efficient neural network accelerators with optical computing and communication“. Computer Science and Information Systems, Nr. 00 (2022): 66. http://dx.doi.org/10.2298/csis220131066x.
Der volle Inhalt der QuelleTang, Wenkai, und Peiyong Zhang. „GPGCN: A General-Purpose Graph Convolution Neural Network Accelerator Based on RISC-V ISA Extension“. Electronics 11, Nr. 22 (21.11.2022): 3833. http://dx.doi.org/10.3390/electronics11223833.
Der volle Inhalt der QuelleAn, Fubang, Lingli Wang und Xuegong Zhou. „A High Performance Reconfigurable Hardware Architecture for Lightweight Convolutional Neural Network“. Electronics 12, Nr. 13 (27.06.2023): 2847. http://dx.doi.org/10.3390/electronics12132847.
Der volle Inhalt der QuelleBiookaghazadeh, Saman, Pravin Kumar Ravi und Ming Zhao. „Toward Multi-FPGA Acceleration of the Neural Networks“. ACM Journal on Emerging Technologies in Computing Systems 17, Nr. 2 (April 2021): 1–23. http://dx.doi.org/10.1145/3432816.
Der volle Inhalt der QuelleGe, Fen, Ning Wu, Hao Xiao, Yuanyuan Zhang und Fang Zhou. „Compact Convolutional Neural Network Accelerator for IoT Endpoint SoC“. Electronics 8, Nr. 5 (05.05.2019): 497. http://dx.doi.org/10.3390/electronics8050497.
Der volle Inhalt der QuelleClements, Joseph, und Yingjie Lao. „DeepHardMark: Towards Watermarking Neural Network Hardware“. Proceedings of the AAAI Conference on Artificial Intelligence 36, Nr. 4 (28.06.2022): 4450–58. http://dx.doi.org/10.1609/aaai.v36i4.20367.
Der volle Inhalt der QuelleXia, Chengpeng, Yawen Chen, Haibo Zhang und Jigang Wu. „STADIA: Photonic Stochastic Gradient Descent for Neural Network Accelerators“. ACM Transactions on Embedded Computing Systems 22, Nr. 5s (09.09.2023): 1–23. http://dx.doi.org/10.1145/3607920.
Der volle Inhalt der QuelleWei, Rongshan, Chenjia Li, Chuandong Chen, Guangyu Sun und Minghua He. „Memory Access Optimization of a Neural Network Accelerator Based on Memory Controller“. Electronics 10, Nr. 4 (10.02.2021): 438. http://dx.doi.org/10.3390/electronics10040438.
Der volle Inhalt der QuelleHu, Jian, Xianlong Zhang und Xiaohua Shi. „Simulating Neural Network Processors“. Wireless Communications and Mobile Computing 2022 (23.02.2022): 1–12. http://dx.doi.org/10.1155/2022/7500195.
Der volle Inhalt der QuelleChen, Weijian, Zhi Qi, Zahid Akhtar und Kamran Siddique. „Resistive-RAM-Based In-Memory Computing for Neural Network: A Review“. Electronics 11, Nr. 22 (09.11.2022): 3667. http://dx.doi.org/10.3390/electronics11223667.
Der volle Inhalt der QuelleLim, Se-Min, und Sang-Woo Jun. „MobileNets Can Be Lossily Compressed: Neural Network Compression for Embedded Accelerators“. Electronics 11, Nr. 6 (09.03.2022): 858. http://dx.doi.org/10.3390/electronics11060858.
Der volle Inhalt der QuelleAfifi, Salma, Febin Sunny, Amin Shafiee, Mahdi Nikdast und Sudeep Pasricha. „GHOST: A Graph Neural Network Accelerator using Silicon Photonics“. ACM Transactions on Embedded Computing Systems 22, Nr. 5s (09.09.2023): 1–25. http://dx.doi.org/10.1145/3609097.
Der volle Inhalt der QuelleLi, Yihang. „Sparse-Aware Deep Learning Accelerator“. Highlights in Science, Engineering and Technology 39 (01.04.2023): 305–10. http://dx.doi.org/10.54097/hset.v39i.6544.
Der volle Inhalt der QuelleXie, Xiaoru, Mingyu Zhu, Siyuan Lu und Zhongfeng Wang. „Efficient Layer-Wise N:M Sparse CNN Accelerator with Flexible SPEC: Sparse Processing Element Clusters“. Micromachines 14, Nr. 3 (24.02.2023): 528. http://dx.doi.org/10.3390/mi14030528.
Der volle Inhalt der QuelleYang, Zhi. „Dynamic Logo Design System of Network Media Art Based on Convolutional Neural Network“. Mobile Information Systems 2022 (31.05.2022): 1–10. http://dx.doi.org/10.1155/2022/3247229.
Der volle Inhalt der QuelleHosseini, Morteza, und Tinoosh Mohsenin. „Binary Precision Neural Network Manycore Accelerator“. ACM Journal on Emerging Technologies in Computing Systems 17, Nr. 2 (April 2021): 1–27. http://dx.doi.org/10.1145/3423136.
Der volle Inhalt der QuellePark, Sang-Soo, und Ki-Seok Chung. „CENNA: Cost-Effective Neural Network Accelerator“. Electronics 9, Nr. 1 (10.01.2020): 134. http://dx.doi.org/10.3390/electronics9010134.
Der volle Inhalt der QuelleKim, Dongyoung, Junwhan Ahn und Sungjoo Yoo. „ZeNA: Zero-Aware Neural Network Accelerator“. IEEE Design & Test 35, Nr. 1 (Februar 2018): 39–46. http://dx.doi.org/10.1109/mdat.2017.2741463.
Der volle Inhalt der QuelleChen, Tianshi, Zidong Du, Ninghui Sun, Jia Wang, Chengyong Wu, Yunji Chen und Olivier Temam. „A High-Throughput Neural Network Accelerator“. IEEE Micro 35, Nr. 3 (Mai 2015): 24–32. http://dx.doi.org/10.1109/mm.2015.41.
Der volle Inhalt der QuelleTo, Chun-Hao, Eduardo Rozo, Elisabeth Krause, Hao-Yi Wu, Risa H. Wechsler und Andrés N. Salcedo. „LINNA: Likelihood Inference Neural Network Accelerator“. Journal of Cosmology and Astroparticle Physics 2023, Nr. 01 (01.01.2023): 016. http://dx.doi.org/10.1088/1475-7516/2023/01/016.
Der volle Inhalt der QuelleLiang, Yong, Junwen Tan, Zhisong Xie, Zetao Chen, Daoqian Lin und Zhenhao Yang. „Research on Convolutional Neural Network Inference Acceleration and Performance Optimization for Edge Intelligence“. Sensors 24, Nr. 1 (31.12.2023): 240. http://dx.doi.org/10.3390/s24010240.
Der volle Inhalt der QuelleLiu, Yang, Yiheng Zhang, Xiaoran Hao, Lan Chen, Mao Ni, Ming Chen und Rong Chen. „Design of a Convolutional Neural Network Accelerator Based on On-Chip Data Reordering“. Electronics 13, Nr. 5 (04.03.2024): 975. http://dx.doi.org/10.3390/electronics13050975.
Der volle Inhalt der QuelleRo, Yuhwan, Eojin Lee und Jung Ahn. „Evaluating the Impact of Optical Interconnects on a Multi-Chip Machine-Learning Architecture“. Electronics 7, Nr. 8 (27.07.2018): 130. http://dx.doi.org/10.3390/electronics7080130.
Der volle Inhalt der QuelleHuang, Hongmin, Zihao Liu, Taosheng Chen, Xianghong Hu, Qiming Zhang und Xiaoming Xiong. „Design Space Exploration for YOLO Neural Network Accelerator“. Electronics 9, Nr. 11 (16.11.2020): 1921. http://dx.doi.org/10.3390/electronics9111921.
Der volle Inhalt der QuelleChen, Zhimei. „Hardware Accelerated Optimization of Deep Learning Model on Artificial Intelligence Chip“. Frontiers in Computing and Intelligent Systems 6, Nr. 2 (15.12.2023): 11–14. http://dx.doi.org/10.54097/fcis.v6i2.03.
Der volle Inhalt der QuelleBrennsteiner, Stefan, Tughrul Arslan, John Thompson und Andrew McCormick. „A Real-Time Deep Learning OFDM Receiver“. ACM Transactions on Reconfigurable Technology and Systems 15, Nr. 3 (30.09.2022): 1–25. http://dx.doi.org/10.1145/3494049.
Der volle Inhalt der QuelleCho, Mannhee, und Youngmin Kim. „FPGA-Based Convolutional Neural Network Accelerator with Resource-Optimized Approximate Multiply-Accumulate Unit“. Electronics 10, Nr. 22 (19.11.2021): 2859. http://dx.doi.org/10.3390/electronics10222859.
Der volle Inhalt der QuelleChoubey, Abhishek, und Shruti Bhargava Choubey. „A Promising Hardware Accelerator with PAST Adder“. Advances in Science and Technology 105 (April 2021): 241–48. http://dx.doi.org/10.4028/www.scientific.net/ast.105.241.
Der volle Inhalt der Quellede Sousa, André L., Mário P. Véstias und Horácio C. Neto. „Multi-Model Inference Accelerator for Binary Convolutional Neural Networks“. Electronics 11, Nr. 23 (30.11.2022): 3966. http://dx.doi.org/10.3390/electronics11233966.
Der volle Inhalt der QuelleKang, Soongyu, Seongjoo Lee und Yunho Jung. „Design of Network-on-Chip-Based Restricted Coulomb Energy Neural Network Accelerator on FPGA Device“. Sensors 24, Nr. 6 (15.03.2024): 1891. http://dx.doi.org/10.3390/s24061891.
Der volle Inhalt der QuelleCosatto, E., und H. P. Craf. „A neural network accelerator for image analysis“. IEEE Micro 15, Nr. 3 (Juni 1995): 32–38. http://dx.doi.org/10.1109/40.387680.
Der volle Inhalt der QuelleKuznar, Damian, Robert Szczygiel, Piotr Maj und Anna Kozioł. „Design of artificial neural network hardware accelerator“. Journal of Instrumentation 18, Nr. 04 (01.04.2023): C04013. http://dx.doi.org/10.1088/1748-0221/18/04/c04013.
Der volle Inhalt der QuelleWang, Yuejiao, Zhong Ma und Zunming Yang. „Sequential Characteristics Based Operators Disassembly Quantization Method for LSTM Layers“. Applied Sciences 12, Nr. 24 (12.12.2022): 12744. http://dx.doi.org/10.3390/app122412744.
Der volle Inhalt der QuelleSeto, Kenshu. „A Survey on System-Level Design of Neural Network Accelerators“. Journal of Integrated Circuits and Systems 16, Nr. 2 (18.08.2021): 1–10. http://dx.doi.org/10.29292/jics.v16i2.505.
Der volle Inhalt der QuellePark, Sang-Soo, und Ki-Seok Chung. „CONNA: Configurable Matrix Multiplication Engine for Neural Network Acceleration“. Electronics 11, Nr. 15 (29.07.2022): 2373. http://dx.doi.org/10.3390/electronics11152373.
Der volle Inhalt der QuelleWang, Hongzhe, Junjie Wang, Hao Hu, Guo Li, Shaogang Hu, Qi Yu, Zhen Liu, Tupei Chen, Shijie Zhou und Yang Liu. „Ultra-High-Speed Accelerator Architecture for Convolutional Neural Network Based on Processing-in-Memory Using Resistive Random Access Memory“. Sensors 23, Nr. 5 (21.02.2023): 2401. http://dx.doi.org/10.3390/s23052401.
Der volle Inhalt der QuelleGowda, Kavitha Malali Vishveshwarappa, Sowmya Madhavan, Stefano Rinaldi, Parameshachari Bidare Divakarachari und Anitha Atmakur. „FPGA-Based Reconfigurable Convolutional Neural Network Accelerator Using Sparse and Convolutional Optimization“. Electronics 11, Nr. 10 (22.05.2022): 1653. http://dx.doi.org/10.3390/electronics11101653.
Der volle Inhalt der QuelleC., Dr Aarthi, und Kowsalya S. „Feed Forward Neural Network With Column-Wise Matrix–Vector Multiplication on FPGAs“. International Research Journal of Computer Science 11, Nr. 04 (05.04.2024): 355–59. http://dx.doi.org/10.26562/irjcs.2024.v1104.42.
Der volle Inhalt der QuelleHou, Jia, Zichu Liu, Zepeng Yang und Chen Yang. „Hardware Trojan Attacks on the Reconfigurable Interconnections of Field-Programmable Gate Array-Based Convolutional Neural Network Accelerators and a Physically Unclonable Function-Based Countermeasure Detection Technique“. Micromachines 15, Nr. 1 (19.01.2024): 149. http://dx.doi.org/10.3390/mi15010149.
Der volle Inhalt der QuelleDeng, Bao, und Hao Lv. „Research on Dynamic Reconfigurable Convolutional Neural Network Accelerator“. Journal of Physics: Conference Series 1952, Nr. 3 (01.06.2021): 032045. http://dx.doi.org/10.1088/1742-6596/1952/3/032045.
Der volle Inhalt der QuelleYAN, Jiale, Ying ZHANG, Fengbin TU, Jianxun YANG, Shixuan ZHENG, Peng OUYANG, Leibo LIU, Yuan XIE, Shaojun WEI und Shouyi YIN. „Research on low-power neural network computing accelerator“. SCIENTIA SINICA Informationis 49, Nr. 3 (01.03.2019): 314–33. http://dx.doi.org/10.1360/n112018-00282.
Der volle Inhalt der QuelleKim, Doo Young, Jin Min Kim, Hakbeom Jang, Jinkyu Jeong und Jae W. Lee. „A neural network accelerator for mobile application processors“. IEEE Transactions on Consumer Electronics 61, Nr. 4 (November 2015): 555–63. http://dx.doi.org/10.1109/tce.2015.7389812.
Der volle Inhalt der QuelleGao, Chang, Antonio Rios-Navarro, Xi Chen, Shih-Chii Liu und Tobi Delbruck. „EdgeDRNN: Recurrent Neural Network Accelerator for Edge Inference“. IEEE Journal on Emerging and Selected Topics in Circuits and Systems 10, Nr. 4 (Dezember 2020): 419–32. http://dx.doi.org/10.1109/jetcas.2020.3040300.
Der volle Inhalt der Quelle