Zeitschriftenartikel zum Thema „Memory and power applications“
Geben Sie eine Quelle nach APA, MLA, Chicago, Harvard und anderen Zitierweisen an
Machen Sie sich mit Top-50 Zeitschriftenartikel für die Forschung zum Thema "Memory and power applications" bekannt.
Neben jedem Werk im Literaturverzeichnis ist die Option "Zur Bibliographie hinzufügen" verfügbar. Nutzen Sie sie, wird Ihre bibliographische Angabe des gewählten Werkes nach der nötigen Zitierweise (APA, MLA, Harvard, Chicago, Vancouver usw.) automatisch gestaltet.
Sie können auch den vollen Text der wissenschaftlichen Publikation im PDF-Format herunterladen und eine Online-Annotation der Arbeit lesen, wenn die relevanten Parameter in den Metadaten verfügbar sind.
Sehen Sie die Zeitschriftenartikel für verschiedene Spezialgebieten durch und erstellen Sie Ihre Bibliographie auf korrekte Weise.
Zhang, Kaiqiang, Dongyang Ou, Congfeng Jiang, Yeliang Qiu und Longchuan Yan. „Power and Performance Evaluation of Memory-Intensive Applications“. Energies 14, Nr. 14 (06.07.2021): 4089. http://dx.doi.org/10.3390/en14144089.
Der volle Inhalt der QuelleKumar, S., M. Santhanalakshmi und R. Navaneethakrishnan. „Content addressable memory for energy efficient computing applications“. Scientific Temper 14, Nr. 02 (06.06.2023): 430–36. http://dx.doi.org/10.58414/scientifictemper.2023.14.2.30.
Der volle Inhalt der QuelleTyler, Neil. „Tempo Targets Low-Power Chips for AI Applications“. New Electronics 52, Nr. 13 (09.07.2019): 7. http://dx.doi.org/10.12968/s0047-9624(22)61557-8.
Der volle Inhalt der QuelleKumar Lamba, Anil, und Anuradha Konidena. „IoT Applications: Analysis of MTCMOS Cache Memory Architecture in a Processor“. Journal of Futuristic Sciences and Applications 2, Nr. 1 (2019): 24–33. http://dx.doi.org/10.51976/jfsa.211905.
Der volle Inhalt der QuelleZuo, Ze Yu, Wei Hu, Rui Xin Hu, Heng Xiong, Wen Bin Du und Xiu Cai. „Efficient Scratchpad Memory Management for Mobile Multimedia Application“. Advanced Materials Research 748 (August 2013): 932–35. http://dx.doi.org/10.4028/www.scientific.net/amr.748.932.
Der volle Inhalt der QuelleBirla, Shilpi. „Variability aware FinFET SRAM cell with improved stability and power for low power applications“. Circuit World 45, Nr. 4 (04.11.2019): 196–207. http://dx.doi.org/10.1108/cw-12-2018-0098.
Der volle Inhalt der QuelleMarchal, P., J. I. Gomez, D. Atienza, S. Mamagkakis und F. Catthoor. „Power aware data and memory management for dynamic applications“. IEE Proceedings - Computers and Digital Techniques 152, Nr. 2 (2005): 224. http://dx.doi.org/10.1049/ip-cdt:20045077.
Der volle Inhalt der QuelleK, Bharathi, und Vijayakumar S. „QCA Design of Encoder for Low Power Memory Applications“. International Journal of Electronics and Communication Engineering 3, Nr. 11 (25.11.2016): 13–15. http://dx.doi.org/10.14445/23488549/ijece-v3i11p114.
Der volle Inhalt der QuelleFang, Juan, Jiajia Lu, Mengxuan Wang und Hui Zhao. „A Performance Conserving Approach for Reducing Memory Power Consumption in Multi-Core Systems“. Journal of Circuits, Systems and Computers 28, Nr. 07 (27.06.2019): 1950113. http://dx.doi.org/10.1142/s0218126619501135.
Der volle Inhalt der QuelleYadav, Pradeep Singh, und Harsha Jain. „Review of 6T SRAM for Embedded Memory Applications“. Indian Journal of VLSI Design 3, Nr. 1 (30.03.2023): 24–30. http://dx.doi.org/10.54105/ijvlsid.a1217.033123.
Der volle Inhalt der QuelleKumar, Anurag, und Sheo Kumar. „Memory Architecture: Low-Power Single-Bit Cache“. Journal of Futuristic Sciences and Applications 3, Nr. 2 (2020): 64–72. http://dx.doi.org/10.51976/jfsa.322007.
Der volle Inhalt der QuellePal, Srijani, Divya S. Salimath, Banusha Chandran, A. Anita Angeline und V. S. Kanchana Bhaaskaran. „Low Power Memory System Design Using Power Gated SRAM Cell“. IOP Conference Series: Materials Science and Engineering 1187, Nr. 1 (01.09.2021): 012008. http://dx.doi.org/10.1088/1757-899x/1187/1/012008.
Der volle Inhalt der QuelleSantoro, Giulia, Giovanna Turvani und Mariagrazia Graziano. „New Logic-In-Memory Paradigms: An Architectural and Technological Perspective“. Micromachines 10, Nr. 6 (31.05.2019): 368. http://dx.doi.org/10.3390/mi10060368.
Der volle Inhalt der QuelleAkdemir, Bayram, und Hasan Üzülmez. „Providing Security of Vital Data for Conventional Microcontroller Applications“. Applied Mechanics and Materials 789-790 (September 2015): 1059–66. http://dx.doi.org/10.4028/www.scientific.net/amm.789-790.1059.
Der volle Inhalt der QuelleTabbassum, Kavita, Shahnawaz Talpur und Noor-u.-Zaman Laghari. „Managing Scratchpad Memory Architecture for Lower Power Consumption Using Programming Techniques“. Asian Journal of Applied Science and Engineering 9, Nr. 1 (18.05.2020): 79–86. http://dx.doi.org/10.18034/ajase.v9i1.31.
Der volle Inhalt der QuelleL, Saranya, Abinaya Inbamani, Nivedita A und Arulanantham D. „Power Reduction in 4T DRAM Cell Using Low Power Topologies“. ECS Transactions 107, Nr. 1 (24.04.2022): 5569–75. http://dx.doi.org/10.1149/10701.5569ecst.
Der volle Inhalt der QuelleDatti, VenkataRamana, und Dr P. V. Sridevi. „A Novel Ternary Content Addressable Memory Cell“. International Journal of Engineering & Technology 7, Nr. 4.24 (27.11.2018): 67. http://dx.doi.org/10.14419/ijet.v7i4.24.21857.
Der volle Inhalt der QuelleXue, Xingsi, Aruru Sai Kumar, Osamah Ibrahim Khalaf, Rajendra Prasad Somineni, Ghaida Muttashar Abdulsahib, Anumala Sujith, Thanniru Dhanuja und Muddasani Venkata Sai Vinay. „Design and Performance Analysis of 32 × 32 Memory Array SRAM for Low-Power Applications“. Electronics 12, Nr. 4 (07.02.2023): 834. http://dx.doi.org/10.3390/electronics12040834.
Der volle Inhalt der QuelleKonig, R., U. Maurer und R. Renner. „On the Power of Quantum Memory“. IEEE Transactions on Information Theory 51, Nr. 7 (Juli 2005): 2391–401. http://dx.doi.org/10.1109/tit.2005.850087.
Der volle Inhalt der QuelleFarrahi, Amir H., Gustavo E. Téllez und Majid Sarrafzadeh. „Exploiting Sleep Mode for Memory Partitioning and Other Applications“. VLSI Design 7, Nr. 3 (01.01.1998): 271–87. http://dx.doi.org/10.1155/1998/50491.
Der volle Inhalt der QuelleZhan, Ming, Zhibo Pang, Kan Yu und Hong Wen. „Reverse Calculation-Based Low Memory Turbo Decoder for Power Constrained Applications“. IEEE Transactions on Circuits and Systems I: Regular Papers 68, Nr. 6 (Juni 2021): 2688–701. http://dx.doi.org/10.1109/tcsi.2021.3068623.
Der volle Inhalt der QuelleSingh, Pooran, B. S. Reniwal, V. Vijayvargiya, V. Sharma und S. K. Vishvakarma. „Dynamic Feedback Controlled Static Random Access Memory for Low Power Applications“. Journal of Low Power Electronics 13, Nr. 1 (01.03.2017): 47–59. http://dx.doi.org/10.1166/jolpe.2017.1470.
Der volle Inhalt der QuelleGuchang, Han, Huang Jiancheng, Sim Cheow Hin, Michael Tran und Lim Sze Ter. „Switching methods in magnetic random access memory for low power applications“. Journal of Physics D: Applied Physics 48, Nr. 22 (06.05.2015): 225001. http://dx.doi.org/10.1088/0022-3727/48/22/225001.
Der volle Inhalt der QuelleSalamy, Hassan, und Semih Aslan. „Pipelined-Scheduling of Multiple Embedded Applications on a Multi-Processor-SoC“. Journal of Circuits, Systems and Computers 26, Nr. 03 (21.11.2016): 1750042. http://dx.doi.org/10.1142/s0218126617500426.
Der volle Inhalt der QuelleLai, Chun Sing, Zhekang Dong und Donglian Qi. „Memristive Devices and Systems: Modeling, Properties and Applications“. Electronics 12, Nr. 3 (02.02.2023): 765. http://dx.doi.org/10.3390/electronics12030765.
Der volle Inhalt der QuelleGnawali, Krishna Prasad, Seyed Nima Mozaffari und Spyros Tragoudas. „Low Power Spintronic Ternary Content Addressable Memory“. IEEE Transactions on Nanotechnology 17, Nr. 6 (November 2018): 1206–16. http://dx.doi.org/10.1109/tnano.2018.2869734.
Der volle Inhalt der QuelleKOUGIA, STAMATIKI, ALEXANDER CHATZIGEORGIOU und SPIRIDON NIKOLAIDIS. „EVALUATING POWER EFFICIENT DATA-REUSE DECISIONS FOR EMBEDDED MULTIMEDIA APPLICATIONS: AN ANALYTICAL APPROACH“. Journal of Circuits, Systems and Computers 13, Nr. 01 (Februar 2004): 151–80. http://dx.doi.org/10.1142/s0218126604001313.
Der volle Inhalt der QuelleKrishna, R., und Punithavathi Duraiswamy. „Low leakage decoder using dual-threshold technique for static random-access memory applications“. Indonesian Journal of Electrical Engineering and Computer Science 30, Nr. 3 (01.06.2023): 1420. http://dx.doi.org/10.11591/ijeecs.v30.i3.pp1420-1427.
Der volle Inhalt der QuelleYook, Chan-Gi, Jung Nam Kim, Yoon Kim und Wonbo Shim. „Design Strategies of 40 nm Split-Gate NOR Flash Memory Device for Low-Power Compute-in-Memory Applications“. Micromachines 14, Nr. 9 (07.09.2023): 1753. http://dx.doi.org/10.3390/mi14091753.
Der volle Inhalt der QuelleBirla, Shilpi. „FinFET SRAM cell with improved stability and power for low power applications.“ Journal of Integrated Circuits and Systems 14, Nr. 2 (25.08.2019): 1–8. http://dx.doi.org/10.29292/jics.v14i2.57.
Der volle Inhalt der QuelleRhee, Chae Eun, Seung-Won Park, Jungwoo Choi, Hyunmin Jung und Hyuk-Jae Lee. „Power-Time Exploration Tools for NMP-Enabled Systems“. Electronics 8, Nr. 10 (28.09.2019): 1096. http://dx.doi.org/10.3390/electronics8101096.
Der volle Inhalt der QuelleBanerjee, Writam. „Challenges and Applications of Emerging Nonvolatile Memory Devices“. Electronics 9, Nr. 6 (22.06.2020): 1029. http://dx.doi.org/10.3390/electronics9061029.
Der volle Inhalt der QuelleTripathi, Tripti, D. S. Chauhan und S. K. Singh. „Low leakage SRAM cell for ULP applications“. International Journal of Engineering & Technology 7, Nr. 4 (24.09.2018): 2521. http://dx.doi.org/10.14419/ijet.v7i4.14028.
Der volle Inhalt der QuelleZHAO, WEISHENG, RAPHAEL MARTINS BRUM, LIONEL TORRES, JACQUES-OLIVIER KLEIN, GILLES SASSATELLI, DAFINÉ RAVELOSONA und CLAUDE CHAPPERT. „SPINTRONIC MEMORY-BASED RECONFIGURABLE COMPUTING“. SPIN 03, Nr. 04 (Dezember 2013): 1340010. http://dx.doi.org/10.1142/s2010324713400109.
Der volle Inhalt der QuelleFanariotis, Anastasios, Theofanis Orphanoudakis und Vassilis Fotopoulos. „Reducing the Power Consumption of Edge Devices Supporting Ambient Intelligence Applications“. Information 15, Nr. 3 (12.03.2024): 161. http://dx.doi.org/10.3390/info15030161.
Der volle Inhalt der QuelleChang, Meng-Fan, Mary Jane Irwin und Robert Michael Owens. „Power-Area Trade-Offs in Divided Word Line Memory Arrays“. Journal of Circuits, Systems and Computers 07, Nr. 01 (Februar 1997): 49–67. http://dx.doi.org/10.1142/s021812669700005x.
Der volle Inhalt der QuelleDawwd, Shefa, und Suha Nori. „Reduced Area and Low Power Implementation of FFT/IFFT Processor“. Iraqi Journal for Electrical and Electronic Engineering 14, Nr. 2 (01.12.2018): 108–19. http://dx.doi.org/10.37917/ijeee.14.2.3.
Der volle Inhalt der QuelleMaciel, Nilson, Elaine Marques, Lírida Naviner, Yongliang Zhou und Hao Cai. „Magnetic Tunnel Junction Applications“. Sensors 20, Nr. 1 (24.12.2019): 121. http://dx.doi.org/10.3390/s20010121.
Der volle Inhalt der QuelleKotb, Youssef, Islam Elgamal und Mohamed Serry. „Shape Memory Alloy Capsule Micropump for Drug Delivery Applications“. Micromachines 12, Nr. 5 (06.05.2021): 520. http://dx.doi.org/10.3390/mi12050520.
Der volle Inhalt der QuelleChen, Ying-Chen, Szu-Tung Hu, Chih-Yang Lin, Burt Fowler, Hui-Chun Huang, Chao-Cheng Lin, Sungjun Kim, Yao-Feng Chang und Jack C. Lee. „Graphite-based selectorless RRAM: improvable intrinsic nonlinearity for array applications“. Nanoscale 10, Nr. 33 (2018): 15608–14. http://dx.doi.org/10.1039/c8nr04766a.
Der volle Inhalt der QuelleHayashikoshi, Masanori, Hideyuki Noda, Hiroyuki Kawai, Yasumitsu Murai, Sugako Otani, Koji Nii, Yoshio Matsuda und Hiroyuki Kondo. „Low-Power Multi-Sensor System with Power Management and Nonvolatile Memory Access Control for IoT Applications“. IEEE Transactions on Multi-Scale Computing Systems 4, Nr. 4 (01.10.2018): 784–92. http://dx.doi.org/10.1109/tmscs.2018.2827388.
Der volle Inhalt der QuelleTakagi, Shinichi, Kasidit Toprasertpong, Kent Tahara, Eishin Nako, Ryosho Nakane, Zeyu Wang, Xuan Luo, Tsung-En Lee und Mitsuru Takenaka. „(Invited) HfZrO-Based Ferroelectric Devices for Lower Power AI and Memory Applications“. ECS Transactions 104, Nr. 4 (01.10.2021): 17–26. http://dx.doi.org/10.1149/10404.0017ecst.
Der volle Inhalt der QuelleTakagi, Shinichi, Kasidit Toprasertpong, Kent Tahara, Eishin Nako, Ryosho Nakane, Zeyu Wang, Xuan Luo, Tsung-En Lee und Mitsuru Takenaka. „(Invited) HfZrO-Based Ferroelectric Devices for Lower Power AI and Memory Applications“. ECS Meeting Abstracts MA2021-02, Nr. 30 (19.10.2021): 909. http://dx.doi.org/10.1149/ma2021-0230909mtgabs.
Der volle Inhalt der QuelleBanerjee, Writam, Sheikh Ziaur Rahaman, Amit Prakash und Siddheswar Maikap. „High-κ Al2O3/WOxBilayer Dielectrics for Low-Power Resistive Switching Memory Applications“. Japanese Journal of Applied Physics 50, Nr. 10S (01.10.2011): 10PH01. http://dx.doi.org/10.7567/jjap.50.10ph01.
Der volle Inhalt der QuelleBalestra, Francis. „Multi-gate Devices for High Performance, Ultra Low Power and Memory Applications“. ECS Transactions 25, Nr. 7 (17.12.2019): 77–90. http://dx.doi.org/10.1149/1.3203945.
Der volle Inhalt der QuelleBarradas, Filipe M., Pedro M. Tome, Telmo R. Cunha und Jose C. Pedro. „Compensation of Power Amplifier Long-Term Memory Behavior for Pulsed Radar Applications“. IEEE Transactions on Microwave Theory and Techniques 67, Nr. 12 (Dezember 2019): 5249–56. http://dx.doi.org/10.1109/tmtt.2019.2940185.
Der volle Inhalt der QuelleHansoo Kim und In-Cheol Park. „High-performance and low-power memory-interface architecture for video processing applications“. IEEE Transactions on Circuits and Systems for Video Technology 11, Nr. 11 (2001): 1160–70. http://dx.doi.org/10.1109/76.964782.
Der volle Inhalt der QuelleWang, Chen, Xiuli Zhao, Hao Liu, Xin Chao, Hao Zhu und Qingqing Sun. „A High-Density Memory Design Based on Self-Aligned Tunneling Window for Large-Capacity Memory Application“. Electronics 10, Nr. 16 (13.08.2021): 1954. http://dx.doi.org/10.3390/electronics10161954.
Der volle Inhalt der QuelleRao, M. V. Nageswara, Mamidipaka Hema, Ramakrishna Raghutu, Ramakrishna S. S. Nuvvula, Polamarasetty P. Kumar, Ilhami Colak und Baseem Khan. „Design and Development of Efficient SRAM Cell Based on FinFET for Low Power Memory Applications“. Journal of Electrical and Computer Engineering 2023 (07.06.2023): 1–13. http://dx.doi.org/10.1155/2023/7069746.
Der volle Inhalt der QuelleStruharik, Rastislav, und Vuk Vranjković. „Striping input feature map cache for reducing off-chip memory traffic in CNN accelerators“. Telfor Journal 12, Nr. 2 (2020): 116–21. http://dx.doi.org/10.5937/telfor2002116s.
Der volle Inhalt der Quelle