Auswahl der wissenschaftlichen Literatur zum Thema „Cache partagé“

Les expériences d’agriculture urbaine françaises – telles que développées dans les jardins partagés, les zones de cueillette, les fermes pédagogiques... – retranscrivent essentiellement un besoin des habitants, de citadins notamment, de s’approprier (se réapproprier ?) des savoir-faire, des solidarités, ancrés dans un territoire dont ils ont perdu la maîtrise. Que se cache-t-il derrière ce désir agri-urbain ? Celui-ci ne saurait se réduire à une pure nécessité alimentaire, ni même se justifier par un simple discours de transition écologique. À l’heure actuelle, le véritable enjeu de ces pratiques semble bien plus reposer sur la reviviscence d’une certaine convivialité. Que seraient les jardins partagés sans leurs temps de fête, que seraient des fermes pédagogiques sans humanité, que seraient les temps de cueillette sans la cuisine et le repas qui les suivent ? Nous formulons ici l’hypothèse que de telles pratiques festives relèvent du désir, un désir habitant. Un désir d’habiter ? L’ambition de notre propos est en effet de relier la question du désir à celles de l’usage et de la fabrication des territoires contemporains par l’interrogation – historique, philosophique et politique – d’hétérochronies singulières, de fêtes aux jardins, incarnées ici par l’exemple emblématique de la «Ferme du Bonheur ». S’intéresser à l’émergence de ces pratiques permettra d’évoquer, voire de dévoiler, un projet d’infraterritorialisation ; car bien que ces pratiques puissent paraître anecdotiques, même résiduelles, elles n’en seraient pas moins révélatrices d’un nouveau paradigme des territoires contemporains.

Comme Roland Barthes, Claude Simon aurait pu écrire « Proust, c’est ce qui me vient », tant Marcel Proust est omniprésent dans l’ensemble de son oeuvre, se cache dans la plupart de ses recoins, les plus lumineux comme les plus sombres. Qu’il le prenne comme modèle de ses propres expérimentations dans ses entretiens, puise dans son oeuvre des leçons de composition, partage avec lui le goût des métaphores, déstructure et parodie ses analyses psychologiques, en fasse un personnage de ses romans, le regarde travailler et relire ses épreuves ou décrive avec lyrisme ses phrases « d’une mortelle somptuosité », il semble le lire et le relire sans fin. En suivant quelques fils de lecture, qui parfois s’entremêlent — la mémoire, les haies d’aubépines, les rats, la peinture ou les poissons cathédrales —, cet article tente de lire Simon lisant Proust, de lire Proust écrit par Simon, de lire Simon en prenant par Proust, de (re)lire Proust à travers Simon, etc.

Il n’est pas de fiction en prose narrative qui témoigne d’une intentionnalité ludique plus manifeste qu’une « histoire comique » : cet article l’illustre en analysant d’abord les stratégies de Scarron, maître du jeu, dans l’incipit burlesque du Roman comique. Enjambant les trois siècles qui séparent la parution du roman de Scarron (1651) de celle de Molloy (1951), non sans souligner l’impact qu’a eu le cinéma muet sur les moyens et les effets du burlesque dans une fiction en prose narrative, on interroge ensuite les stratégies de Beckett, plus complexes ou plus équivoques, non seulement parce que l’auteur semble cacher son jeu, à l’abri d’une voix narratrice, mais aussi parce que la fiction, entendue comme « feintise ludique partagée », s’ouvre alors à l’interférence registrale du pathétique.

Cet article constitue une tentative de récit ethnographique qui compte rendre l’expérience vécue de la fête de San Juan/Inti Raymi dans la région d’Otavalo (Andes équatoriennes) de différents acteurs et de l’anthropologue. L’auteur s’essaie à la description minutieuse afin de montrer, à partir d’une perspective pragmatique, le développement des actions dans l’espace et dans le temps, permettant de mettre en évidence le savoir pratique et la créativité de ses interlocuteurs, ainsi que la dimension d’indétermination des situations. Par ce faire, aucune explication sous-jacente ou cachée est recherchée, le sens se trouvant dans la pratique festive même. L’abondance des détails a également pour objectif de faire vivre aux lecteurs les situations et de leur faire prendre conscience de leur caractère complexe et situé.

Centré sur la question de la mémoire autour du marronnage et du maquis, cet article pose la problématique de l’exhumation de l’histoire, celle des Antillais et des Africains, partagée avec l’Occident. Il vise à secouer la conscience collective, à ressusciter et à enseigner des pans méconnus de l’histoire aux nouvelles générations, afin qu’elles puissent tirer fierté du passé et s’assumer au présent. Il s’agit de rompre le silence pudique, d’assumer le devoir de mémoire et de restituer l’histoire cachée. Il faut susciter la réflexion historique, commandée par « les sommations impérieuses que le présent adresse au passé » (Chesneaux) et, ici, reconstituer et se réapproprier à partir du patrimoine immatériel que représentent deux romans, Au seuil d’un nouveau cri de Bertène Juminer et Demain est encore loin de Victor Bouadjio, les traces d’une partie de l’Histoire des Antilles et de l’Afrique.

Cette étude se situe à l’interface entre l’analyse du discours, la pragmatique et la syntaxe. Elle a pour objectif de montrer l’existence de multiples interprétations du signifiant linguistique dans les slogans. L’analyse des slogans dans notre étude fait ressortir d’une part, le caractère intensif des structures lexico-syntaxiques partagées par les slogans relevant de la publicité verte et sociale, et d’autre part, l’existence du potentiel interprétatif du signifiant linguistique, en corrélation avec le signifiant iconique dans les slogans. Outre la modalité, le choix de certains éléments linguistiques ainsi que les effacements en surface sont source d’implicite et font émerger l’apparition de sens multiples, et donc de la face cachée du slogan, comparable à celle d’un iceberg.

Au-delà des clichés et des idées reçues, Élisabeth de Fontenay et Laurent Demoulin, racontent leur relation unique avec un proche autistique. Dans Robinson (2016), Laurent Demoulin se cache derrière le roman autobiographique pour parler de son fils et de leur relation interdépendante. De même, Élisabeth de Fontenay fusionne fiction, autobiographie et philosophie pour « saisir » le caractère unique de la personnalité de son frère de quatre-vingts ans dans Gaspard de la nuit (2018). À la lumière des théories sur le care et sur la vulnérabilité, l’article examine de quelle manière ces auteurs cherchent à déconstruire le cliché de la bulle autistique en exposant la fragilité de l’être aimé, mais aussi sa présence chaleureuse enrichie de moments d’échanges indicibles et d’expériences partagées. De plus, puisque « [l]e care est [une] confrontation à sa vulnérabilité propre », il s’agit d’observer comment les narrateurs révèlent leurs propres défaillances et leurs interrogations sur les mondes extérieur et autistique tout en mettant en évidence l’influence de l’altérité du sujet vulnérable sur leurs carrières respectives.

Cet article retrace les pratiques et croyances entourant les menstruations au Québec au cours de la période 1900-1950. En s’appuyant sur des témoignages recueillis auprès d’hommes et de femmes qui ont vécu au Québec au cours de la période étudiée, l’auteur traite du secret entourant le phénomène menstruel, des moyens dont disposaient les femmes pour ne pas laisser voir qu’elles étaient menstruées, des expressions utilisées pour faire allusion aux menstruations sans les nommer, ainsi que des craintes et interdits entourant le sang menstruel. Le recours à diverses études portant sur les menstruations dans d’autres cultures ou à d’autres époques permet en outre de démontrer que les pratiques et croyances recueillies au Québec étaient loin d’être exclusives, certaines étant même universellement partagées et s’inscrivant dans la longue durée.

Après ses premiers films où il met en scène la revendication de l’homosexualité comme une liberté de choix dans l’accomplissement de désirs surgissant dans l’ordre social, Lionel Soukaz présente l’impossibilité de cet accomplissement dans la dernière partie de Race d’Ep. Il s’agit du moment où les corps sont subsumés par les fantasmes et où les fantasmes sont tout ce qui reste à une minorité subversive quand elle entre dans un processus de revendication de tolérance, au lieu de se battre afin que son existence soit acceptée. Les corps attachés à une topographie des plaisirs où surgissent les désirs inassimilables sont condamnés à rester dans une nuit cachée sous peine de perdre leur jouissance. Ni celui qui, curieux et bienveillant, se fait guider dans ces hétérotopies, ni son guide, à partir du moment où il cherche à se rendre tolérable, n’y pénètrent véritablement. Le premier a l’assurance qu’il n’y restera pas. Il peut bien être fasciné ou tolérant, il ne touche pas ces corps et ne partage pas leurs plaisirs ni leurs désirs. Pour le second, cette nuit n’excite que sur le mode du fantasme, qui semble devoir remplacer les plaisirs et les corps désirants dès qu’il s’agit de les montrer et de les faire reconnaître.

Resumé Cet article présente des narrations bijaa (balanta mané) sur le peuplement, les identités et les divisions territoriales du pays ajaa sur la rive gauche du fleuve Cacheu (Guinée-Bissau) et dans le Balantakunda (Sénégal). Dans ce cas particulier, la possibilité d’intégrer des sources orales et des documents écrits primaires permet de constater une continuité des transmissions depuis le XVIIe siècle à partir des observations des commerçants et témoins directs Lemos Coelho (1669) et Bertrand-Bocandé (1837-1848), des informations du commandant militaire et cartographe Graça Falcão (1894-1897), des Cahiers de recouvrement fiscal à partir des années 1920, et finalement des narrations bijaa sur la fondation des territoires et villages du Jaa. L’ensemble des perspectives, extérieures et locales, donnent l’idée d’une stabilité territoriale à long terme mais aussi d’une énorme fluidité identitaire au niveau des acteurs dominants, bañun/kasanga, mandinka, ajaa. La configuration territoire, sanctuaires, clans/lignages perdure, tandis que les identités ethniques des occupants et conquéreurs successifs se confondent ou superposent. L’article se veut une invitation à des enquêtes - en accord avec de nouvelles approches socio linguistiques (Lüpke, 2018) - sur l’unité culturelle et les mémoires orales partagées par de différents occupants du même espace qui ne parlent pas nécessairement la même langue.

L'architecture TSAR (Tera-Scale ARchitecture) développée conjointement par BULL, le Lip6 et le CEA-LETI est une architecture manycore CC-NUMA extensible jusqu'à 1024 cœurs. Le protocole de cohérence de cache DHCCP dans l'architecture TSAR repose sur le principe du répertoire global distribué en utilisant la stratégie d'écriture simultanée afin de passer à l'échelle, mais cette scalabilité a un coût énergétique important que nous cherchons à réduire. Actuellement, les plus grosses entreprises dans le domaine des semi-conducteurs, comme Intel ou AMD, utilisent les protocoles MESI ou MOESI dans leurs processeurs multicoeurs. Ces types de protocoles utilisent la stratégie d'écriture différée pour réduire la forte consommation énergétique due aux écritures. Mais la complexité d'implémentation et la forte augmentation de ce trafic de cohérence quand le nombre de processeurs augmente limite le passage à l'échelle de ces protocoles au-delà de quelques dizaines de coeurs. Dans cette thèse, nous proposons un nouveau protocole de cohérence de cache utilisant une méthode hybride pour traiter les écritures dans le cache L1 privé : pour les lignes non partagées, le contrôleur de cache L1 utilise la stratégie d'écriture différée, de façon à modifier les lignes localement. Pour les lignes partagées, le contrôleur de cache L1 utilise la stratégie d'écriture immédiate pour éviter l'état de propriété exclusive sur ces lignes partagées. Cette méthode, appelée RWT pour Released Write Through, passe non seulement à l'échelle, mais réduit aussi significativement la consommation énergétique liée aux écritures. Nous avons aussi optimisé la solution actuelle pour gérer la cohérence des TLBs dans l'architecture TSAR, en termes de performance et de consommation énergétique. Enfin, nous introduisons dans cette thèse un nouveau petit cache, appelé micro-cache, entre le coeur et le cache L1, afin de réduire le nombre d'accès au cache d'instructions
The TSAR architecture (Tera-Scale ARchitecture) developed jointly by Lip6 Bull and CEA-LETI is a CC-NUMA manycore architecture which is scalable up to 1024 cores. The DHCCP cache coherence protocol in the TSAR architecture is a global directory protocol using the write-through policy in the L1 cache for scalability purpose, but this write policy causes a high power consumption which we want to reduce. Currently the biggest semiconductors companies, such as Intel or AMD, use the MESI MOESI protocols in their multi-core processors. These protocols use the write-back policy to reduce the high power consumption due to writes. However, the complexity of implementation and the sharp increase in the coherence traffic when the number of processors increases limits the scalability of these protocols beyond a few dozen cores. In this thesis, we propose a new cache coherence protocol using a hybrid method to process write requests in the L1 private cache : for exclusive lines, the L1 cache controller chooses the write-back policy in order to modify locally the lines as well as eliminate the write traffic for exclusive lines. For shared lines, the L1 cache controller uses the write-through policy to simplify the protocol and in order to guarantee the scalability. We also optimized the current solution for the TLB coherence problem in the TSAR architecture. The new method which is called CC-TLB not only improves the performance, but also reduces the energy consumption. Finally, this thesis introduces a new micro cache between the core and the L1 cache, which allows to reduce the number of accesses to the instruction cache, in order to save energy

L'architecture TSAR (Tera-Scale ARchitecture) développée conjointement par BULL, le Lip6 et le CEA-LETI est une architecture manycore CC-NUMA extensible jusqu'à 1024 cœurs. Le protocole de cohérence de cache DHCCP dans l'architecture TSAR repose sur le principe du répertoire global distribué en utilisant la stratégie d'écriture simultanée afin de passer à l'échelle, mais cette scalabilité a un coût énergétique important que nous cherchons à réduire. Actuellement, les plus grosses entreprises dans le domaine des semi-conducteurs, comme Intel ou AMD, utilisent les protocoles MESI ou MOESI dans leurs processeurs multicoeurs. Ces types de protocoles utilisent la stratégie d'écriture différée pour réduire la forte consommation énergétique due aux écritures. Mais la complexité d'implémentation et la forte augmentation de ce trafic de cohérence quand le nombre de processeurs augmente limite le passage à l'échelle de ces protocoles au-delà de quelques dizaines de coeurs. Dans cette thèse, nous proposons un nouveau protocole de cohérence de cache utilisant une méthode hybride pour traiter les écritures dans le cache L1 privé : pour les lignes non partagées, le contrôleur de cache L1 utilise la stratégie d'écriture différée, de façon à modifier les lignes localement. Pour les lignes partagées, le contrôleur de cache L1 utilise la stratégie d'écriture immédiate pour éviter l'état de propriété exclusive sur ces lignes partagées. Cette méthode, appelée RWT pour Released Write Through, passe non seulement à l'échelle, mais réduit aussi significativement la consommation énergétique liée aux écritures. Nous avons aussi optimisé la solution actuelle pour gérer la cohérence des TLBs dans l'architecture TSAR, en termes de performance et de consommation énergétique. Enfin, nous introduisons dans cette thèse un nouveau petit cache, appelé micro-cache, entre le coeur et le cache L1, afin de réduire le nombre d'accès au cache d'instructions
The TSAR architecture (Tera-Scale ARchitecture) developed jointly by Lip6 Bull and CEA-LETI is a CC-NUMA manycore architecture which is scalable up to 1024 cores. The DHCCP cache coherence protocol in the TSAR architecture is a global directory protocol using the write-through policy in the L1 cache for scalability purpose, but this write policy causes a high power consumption which we want to reduce. Currently the biggest semiconductors companies, such as Intel or AMD, use the MESI MOESI protocols in their multi-core processors. These protocols use the write-back policy to reduce the high power consumption due to writes. However, the complexity of implementation and the sharp increase in the coherence traffic when the number of processors increases limits the scalability of these protocols beyond a few dozen cores. In this thesis, we propose a new cache coherence protocol using a hybrid method to process write requests in the L1 private cache : for exclusive lines, the L1 cache controller chooses the write-back policy in order to modify locally the lines as well as eliminate the write traffic for exclusive lines. For shared lines, the L1 cache controller uses the write-through policy to simplify the protocol and in order to guarantee the scalability. We also optimized the current solution for the TLB coherence problem in the TSAR architecture. The new method which is called CC-TLB not only improves the performance, but also reduces the energy consumption. Finally, this thesis introduces a new micro cache between the core and the L1 cache, which allows to reduce the number of accesses to the instruction cache, in order to save energy

Dans le contexte des réseaux de diffusion de contenu, les avantages puissants de la combinaison du cache et de la multidiffusion codée ont été démontrés pour les réseaux où chaque utilisateur est équipé de son propre cache isolé. Cette thèse vise à fournir les principes fondamentaux des réseaux à cache partagé où la communication avec les utilisateurs est assistée par un petit ensemble de caches, chacun d'entre eux servant un nombre arbitraire d'utilisateurs. Notre modèle de cache partagé, non seulement capture les réseaux cellulaires sans fil hétérogènes où les petites stations de base assistées par cache coexistent avec une macro station de base, mais il peut également représenter un modèle pour les réseaux où les utilisateurs demandent plusieurs fichiers. Nous verrons également comment ce problème des demandes de fichiers multiples se pose dans le contexte de calcul distribué codé, où nous appliquerons les mêmes idées et techniques que celles utilisées pour les réseaux avec cache. De plus, il est bien connu que la limitation du nombre de caches à une valeur beaucoup plus petite que le nombre d'utilisateurs peut être inévitable dans des scénarios pratiques où la taille des fichiers est finie et limitée. C'est pourquoi nous pensons que l'étude des réseaux de caches partagés est d'une importance critique pour le développement des techniques de mise en cache codée
In the context of communication networks, the emergence of predictable content has brought to the fore the use of caching as a fundamental ingredient for handling the exponential growth in data volumes. This thesis aims at providing the fundamental limits of shared-cache networks where the communication to users is aided by a small set of caches. Our shared-cache model, not only captures heterogeneous wireless cellular networks, but it can also represent a model for users requesting multiple files simultaneously, and it can be used as a simple yet effective way to deal with the so-called subpacketization bottleneck of coded caching. Furthermore, we will also see how our techniques developed for caching networks can find application in the context of heterogeneous coded distributed computing

Dans cette thèse, nous élevons la mise en cache codée de son cadre purement théorique de l'information à un cadre stochastique où la stochasticité des réseaux provient de l'hétérogénéité des comportements de demande des utilisateurs. Nos résultats soulignent que la stochasticité des réseaux assistés par cache peut conduire à la disparition des gains de la mise en cache codée. Nous déterminons l'étendue exacte du goulot d'étranglement du déséquilibre de la charge du cache codé dans les réseaux stochastiques, ce qui n'a jamais été exploré auparavant. Notre travail fournit des techniques pour atténuer l'impact de ce goulot d'étranglement pour le scénario où les associations d'état entre l'utilisateur et le cache sont restreintes par des contraintes de proximité entre les utilisateurs et les nœuds d'aide (c.-à-d. un cadre de cache partagé) ainsi que pour le scénario où les stratégies d'associations d'état entre l'utilisateur et le cache sont considérées comme un paramètre de conception (c.-à-d. un cadre contraint par la mise en sous-paquets)
In this thesis, we elevate coded caching from their purely information-theoretic framework to a stochastic setting where the stochasticity of the networks originates from the heterogeneity in users’ request behaviors. Our results highlight that stochasticity in the cache-aided networks can lead to the vanishing of the gains of coded caching. We determine the exact extent of the cache-load imbalance bottleneck of coded caching in stochastic networks, which has never been explored before. Our work provides techniques to mitigate the impact of this bottleneck for the scenario where the user-to-cache state associations are restricted by proximity constraints between users and helper nodes (i.e., shared-cache setting) as well as for the scenario where user-to-cache state associations strategies are considered, as a design parameter (i.e., subpacketization-constrained setting)

Les systèmes temps-réel strict sont soumis à des contraintes temporelles dont le non respect peut entraîner des conséquences économiques, écologiques, humaines catastrophiques. Le processus de validation, garantissant la sûreté de ces logiciels en assurant le respect de ces contraintes dans toutes les situations possibles y compris le pire cas, se base sur la connaissance à priori du pire temps d'exécution de chacune des tâches du logiciel. Cependant, l'obtention de ce pire temps d'exécution est un problème difficile pour les architectures actuelles, en raison des mécanismes matériels complexes pouvant amener une variabilité importante du temps d'exécution. Ce document se concentre sur l'analyse du comportement temporel pire cas des hiérarchies de mémoires cache, afin de déterminer leur contribution au pire temps d'exécution. Plusieurs approches sont proposées afin de prédire et d'améliorer le pire temps d'exécution des tâches s'exécutant sur des processeurs multi-cœurs disposant d'une hiérarchie de mémoires cache avec des niveaux partagés entre les différents cœurs de calculs.

Les systèmes temps-réel strict sont soumis à des contraintes temporelles dont le non respect peut entraîner des conséquences économiques, écologiques, humaines catastrophiques. Le processus de validation, garantissant la sûreté de ces logiciels en assurant le respect de ces contraintes dans toutes les situations possibles y compris le pire cas, se base sur la connaissance à priori du pire temps d’exécution de chacune des tâches du logiciel. Cependant, l’obtention de ce pire temps d’exécution est un problème difficile pour les architectures actuelles, en raison des mécanismes matériels complexes pouvant amener une variabilité importante du temps d’exécution. Ce document se concentre sur l’analyse du comportement temporel pire cas des hiérarchies de mémoires cache, afin de déterminer leur contribution au pire temps d’exécution. Plusieurs approches sont proposées afin de prédire et d’améliorer le pire temps d’exécution des tâches s’exécutant sur des processeurs multi-coeurs disposant d’une hiérarchie de mémoires cache avec des niveaux partagés entre les différents coeurs de calculs
Hard real-time systems are subject to timing constraints and failure to respect them can cause economic, ecological or human disasters. The validation process which guarantees the safety of such software, by ensuring the respect of these constraints in all situations including the worst case, is based on the knowledge of the worst case execution time of each task. However, determining the worst case execution time is a difficult problem for modern architectures because of complex hardware mechanisms that could cause significant execution time variability. This document focuses on the analysis of the worst case timing behavior of cache hierarchies, to determine their contribution to the worst case execution time. Several approaches are proposed to predict and improve the worst case execution time of tasks running on multicore processors with a cache hierarchy in which some cache levels are shared between cores

Dans cette thèse, nous avons étudié le problème de cache codée en construisant la connexion entre le problème de cache codée avec placement non-codé et codage d'index, et en tirant parti des résultats de codage d'index pour caractériser les limites fondamentales du problème de cache codée. Nous avons principalement analysé le problème de cache codée dans le modèle de diffusion à liaison partagée et dans les réseaux combinés. Dans la première partie de cette thèse, pour les réseaux de diffusion de liens partagés, nous avons considéré la contrainte que le contenu placé dans les caches est non-codé. Lorsque le contenu du cache est non-codé et que les demandes de l'utilisateur sont révélées, le problème de cache peut être lié à un problème de codage d'index. Nous avons dérivé des limites fondamentales pour le problème de cache en utilisant des outils pour le problème de codage d'index. Nous avons dérivé un nouveau schéma réalisable de codage d'index en base d'un codage de source distribué. Cette borne interne est strictement meilleure que la borne interne du codage composite largement utilisée. Pour le problème de cache centralisée, une borne externe sous la contrainte de placement de cache non-codé est proposée en base de une borne externe “acyclic” de codage d’index. Il est prouvé que cette borne externe est atteinte par le schéma cMAN lorsque le nombre de fichiers n'est pas inférieur au nombre d'utilisateurs, et par le nouveau schéma proposé pour le codage d’index, sinon. Pour le problème de cache décentralisée, cette thèse propose une borne externe sous la contrainte que chaque utilisateur stocke des bits uniformément et indépendamment au hasard. Cette borne externe est atteinte par le schéma dMAN lorsque le nombre de fichiers n'est pas inférieur au nombre d'utilisateurs, et par notre codage d'index proposé autrement. Dans la deuxième partie de cette thèse, nous avons considéré le problème de cache dans les réseaux de relais, où le serveur communique avec les utilisateurs aidés par le cache via certains relais intermédiaires. En raison de la dureté de l'analyse sur les réseaux généraux, nous avons principalement considéré un réseau de relais symétrique bien connu, `réseaux de combinaison’, y compris H relais et binom {H} {r} utilisateurs où chaque utilisateur est connecté à un r-sous-ensemble de relais différent. Nous avons cherché à minimiser la charge de liaison maximale pour les cas les plus défavorables. Nous avons dérivé des bornes externes et internes dans cette thèse. Pour la borne externes, la méthode directe est que chaque fois que nous considérons une coupure de x relais et que la charge totale transmise à ces x relais peut être limitée à l'extérieur par la borne externes du modèle de lien partagé, y compris binom {x} {r} utilisateurs. Nous avons utilisé cette stratégie pour étendre les bornes externes du modèle de lien partagé et la borne externe “acyclic” aux réseaux de combinaison. Dans cette thèse, nous avons également resserré la borne externe “acyclic” dans les réseaux de combinaison en exploitant davantage la topologie du réseau et l'entropie conjointe des diverses variables aléatoires. Pour les schémas réalisables, il existe deux approches, la séparation et la non-séparation. De plus, nous avons étendu nos résultats à des modèles plus généraux, tels que des réseaux combinés où tous les relais et utilisateurs sont équipés par cache, et des systèmes de cache dans des réseaux relais plus généraux. Les résultats d'optimisation ont été donnés sous certaines contraintes et les évaluations numériques ont montré que nos schémas proposés surpassent l'état de l'art
In this thesis, we investigated the coded caching problem by building the connection between coded caching with uncoded placement and index coding, and leveraging the index coding results to characterize the fundamental limits of coded caching problem. We mainly analysed the caching problem in shared-link broadcast model and in combination networks. In the first part of this thesis, for cache-aided shared-link broadcast networks, we considered the constraint that content is placed uncoded within the caches. When the cache contents are uncoded and the user demands are revealed, the caching problem can be connected to an index coding problem. We derived fundamental limits for the caching problem by using tools for the index coding problem. A novel index coding achievable scheme was first derived based on distributed source coding. This inner bound was proved to be strictly better than the widely used “composite (index) coding” inner bound by leveraging the ignored correlation among composites and the non-unique decoding. For the centralized caching problem, an outer bound under the constraint of uncoded cache placement is proposed based on the “acyclic index coding outer bound”. This outer bound is proved to be achieved by the cMAN scheme when the number of files is not less than the number of users, and by the proposed novel index coding achievable scheme otherwise. For the decentralized caching problem, this thesis proposes an outer bound under the constraint that each user stores bits uniformly and independently at random. This outer bound is achieved by dMAN when the number of files is not less than the number of users, and by our proposed novel index coding inner bound otherwise. In the second part of this thesis, we considered the centralized caching problem in two-hop relay networks, where the server communicates with cache-aided users through some intermediate relays. Because of the hardness of analysis on the general networks, we mainly considered a well-known symmetric relay networks, combination networks, including H relays and binom{H}{r} users where each user is connected to a different r-subset of relays. We aimed to minimize the max link-load for the worst cases. We derived outer and inner bounds in this thesis. For the outer bound, the straightforward way is that each time we consider a cut of x relays and the total load transmitted to these x relays could be outer bounded by the outer bound for the shared-link model including binom{x}{r} users. We used this strategy to extend the outer bounds for the shared-link model and the acyclic index coding outer bound to combination networks. In this thesis, we also tightened the extended acyclic index coding outer bound in combination networks by further leveraging the network topology and joint entropy of the various random variables. For the achievable schemes, there are two approaches, separation and non-separation. In the separation approach, we use cMAN cache placement and multicast message generation independent of the network topology. We then deliver cMAN multicast messages based on the network topology. In the non-separation approach, we design the placement and/or the multicast messages on the network topology. We proposed four delivery schemes on separation approach. On non-separation approach, firstly for any uncoded cache placement, we proposed a delivery scheme by generating multicast messages on network topology. Moreover, we also extended our results to more general models, such as combination networks with cache-aided relays and users, and caching systems in more general relay networks. Optimality results were given under some constraints and numerical evaluations showed that our proposed schemes outperform the state-of-the-art

Le problème du passage à l’échelle des protocoles de cohérence de cache qui se pose pour les machines parallèles se pose maintenant aussi sur puce, suite à l’émergence des architectures manycores. Il existe fondamentalement deux classes de protocoles : ceux basés sur l’espionnage et ceux utilisant un répertoire. Les protocoles basés sur l’espionnage, qui doivent transmettre à tous les caches les informations de cohérence, engendrent un nombre important de messages dont peu sont effectivement utiles. En revanche, les protocoles avec répertoires visent à n’envoyer des messages qu’aux caches qui en ont besoin. L’implémentation la plus évidente utilise un champ de bits complet dont la taille dépend uniquement du nombre de cœurs. Ce champ de bits représente la liste des copies. Pour passer à l’échelle, un protocole de cohérence doit émettre un nombre raisonnable de messages de cohérence et limiter le matériel utilisé pour la cohérence et en particulier pour la liste des copies. Afin d’évaluer et de comparer les différents protocoles et leurs représentations de la liste des copies, nous proposons tout d’abord une méthode de simulation basée sur l’injection de traces dans un modèle de cache à haut niveau. Cette méthode permet d’effectuer rapidement l’exploration architecturale des protocoles de cohérence de cache. Dans un second temps, nous proposons une nouvelle représentation dynamique de la liste des copies pour le passage à l’échelle des protocoles de cohérence de cache. Pour une architecture à 64 cœurs, 93% des lignes de cache sont partagées par au maximum 8 cœurs, sachant par ailleurs que le système d’exploitation chercher à placer les tâches communicantes proches les unes des autres. Notre représentation dynamique de la liste des copies tire parti de ces deux observations en utilisant un champ de bits pour un sous-ensemble des copies et une liste chaînée. Le champ de bits correspond à un rectangle à l’intérieur duquel la représentation de la liste des copies est exacte. La position et la forme de ce rectangle évoluent au cours de la durée de vie des applications. Plusieurs algorithmes pour le placement du rectangle cohérent sont proposés et évalués. Pour finir, nous effectuons une comparaison avec les représentations de la liste des copies de l’état de l’art
Cache coherence protocol scalability problem for parallel architecture is also a problem for on chip architecture, following the emergence of manycores architectures. There are two protocol classes : snooping and directory-based.Protocols based on snooping, which send coherence information to all caches, generate a lot of messages whose few are useful.On the other hand, directory-based protocols send messages only to caches which need them. The most obvious implementation uses a full bit vector whose size depends only on the number of cores. This bit vector represents the sharing set. To scale, a coherence protocol must produce a reasonable number of messages and limit hardware ressources used by the coherence and in particular for the sharing set.To evaluate and compare protocols and their sharing set, we first propose a method based on trace injection in a high-level cache model. This method enables a very fast architectural exploration of cache coherence protocols.We also propose a new dynamic sharing set for cache coherence protocols, which is scalable. With 64 cores, 93% of cache blocks are shared by up to 8 cores.Futhermore, knowing that the operating system looks to place communicating tasks close to each other. Our dynamic sharing set takes advantage from these two observations by using a bit vector for a subset of copies and a linked list. The bit vector corresponds to a rectangle which stores the exact sharing set. The position and shape of this rectangle evolve over application's lifetime. Several algorithms for coherent rectangle placement are proposed and evaluated. Finally, we make a comparison with sharing sets from the state of the art

Bien que le développement actuel d'accélérateurs se concentre principalement sur la création de puces Multiprocesseurs (MPSoC) hétérogènes, c'est-à-dire composés de processeurs spécialisées, de nombreux acteurs de la microélectronique s'intéressent au développement d'un autre type de MPSoC, constitué d'une grille de processeurs identiques. Ces MPSoC homogènes, bien que composés de processeurs énergétiquement moins efficaces, possèdent une programmabilité et une flexibilité plus importante que les MPSoC hétérogènes, ce qui favorise notamment l'adaptation du système à la charge demandée, et offre un espace de solutions de configuration potentiellement plus vaste et plus simple à contrôler. C'est dans ce contexte que s'inscrit cette thèse, en exposant la création d'une architecture MPSoC homogène scalable (c'est-à-dire dont la mise à l'échelle des performances est linéaire), ainsi que le développement de différents systèmes d'adaptation et de programmation sur celle-ci.Cette architecture, constituée d'une grille de processeurs de type MicroBlaze, possédant chacun sa propre mémoire, au sein d'un Réseau sur Puce 2D, a été développée conjointement avec un système d'exploitation temps réel (RTOS) spécialisé et modulaire. Grâce à la création d'une pile de communication complexe, plusieurs mécanismes d'adaptation ont été mis en œuvre : une migration de tâche « avec redirection de données », permettant de diminuer l'impact de cette migration avec des applications de type flux de données, ainsi qu'un mécanisme dit « d'exécution distante ». Ce dernier consiste non plus à migrer le code instruction d'une mémoire à une autre, mais de conserver le code dans sa mémoire initiale et de le faire exécuter par un processeur distinct. Les différentes expériences réalisées avec ce mécanisme ont permis de souligner la meilleure réactivité de celui-ci face à la migration de tâche, tout en possédant des performances d'adaptation plus faible.Ce dernier mécanisme a conduit naturellement à la création d'un modèle de programmation de type « mémoire partagée » au sein de l'architecture. La mise en place de ce dernier nécessitait la création d'un mécanisme de cohérence mémoire, qui a été réalisé de façon matérielle/logicielle et scalable par l'intermédiaire du développement de la librairie PThread. Les performances ainsi obtenues mettent en évidence les avantages d'un MPSoC homogène tout en utilisant une programmation « classique » de type multiprocesseur
Although the accelerators market is dominated by heterogeneous MultiProcessor Systems-on-Chip (MPSoC), i.e. with different specialized processors, a growing interest is put on another type of MPSoC, composed by an array of identical processors. Even if these processors achieved lower performance to power ratio, the better flexibility and programmability of these homogeneous MPSoC allow an easier adaptation to the load, and offer a wider space of configurations. In this context, this thesis exposes the development of a scalable homogeneous MPSoC – i.e. with linear performance scaling – and different kind of adaptive mechanisms and programming model on it.This architecture is based on an array of MicroBlaze-like processors, each having its own memory, and connected through a 2D NoC. A modular RTOS was build on top of it. Thanks to a complex communication stack, different adaptive mechanisms were made: a “redirected data” task migration mechanism, reducing the impact of the migration mechanism for data-flow applications, and a “remote execution” mechanism. Instead of migrate the instruction code from a memory to another, this last consists in only migrate the execution, keeping the code in its initial memory. The different experiments shows faster reactivity but lower performance of this mechanism compared to migration.This development naturally led to the creation of a shared memory programming model. To achieve this, a scalable hardware/software memory consistency and cache coherency mechanism has been made, through the PThread library development. Experiments show the advantage of using NoC based homogeneous MPSoC with a brand programming model

L’avant-dernier poème du cycle Niemandsrose de Paul Celan porte dans son titre « Und mit dem Buch aus Tarussa » l’annonce de son intertexte tsvetaevien à travers la mention de Taroussa où se trouvait la résidence secondaire de la famille Tsvetaev. Plus précisément, la mention du « livre de Taroussa » est un clin d’œil intertextuel aux Pages de Taroussa [Тарусские страницы], florilège de textes inédits publiés par Constantin Paoustovski en 1961 à l’insu de la censure étatique et vite retiré de la circulation. Les allusions à la poétesse russe sont confirmées par un autre élément du paratexte consistant en une citation imprécise du « Poème de la fin » de Tsvetaeva. Je voudrais tout d’abord mesurer les enjeux de l’écart entre la citation déformée et sa source en partant du présupposé que cette imprécision dans la façon de recycler l’intertexte tsvetaevien dans le paratexte de « Und mit dem Buch aus Tarussa » représente une négligence délibérée de la part du poète. Quant au texte de « Und mit dem Buch aus Tarussa », il contient des allusions transparentes à Tsvetaeva désignée métonymiquement à travers la mention du cours de l’Oka où se jette la rivière Taroussa, éponyme de la ville située au confluent de la Taroussa et de l’Oka. Un autre poète russe est du reste implicitement mentionné dans ce poème : Alexandre Blok, l’auteur du poème Скифы « Les Scythes » auquel semble faire allusion la formule skythisch/ zusammengereimt « à la scythe / rimés ensemble ». Cet intertexte intense avec deux représentants majeurs de la poésie russe de la première moitié du XXe siècle est encore renforcé par le fait que l’ensemble du recueil Die Niemandsrose est dédicacé « à la mémoire d’Ossip Mandelstam » (dem Andenken Ossip Mandelstams). L’étude de l’intertexte russe de Die Niemandsrose en général et de « Und mit dem Buch aus Tarussa » en particulier, soulève la question des enjeux de la citation dans l’économie du poème. La citation est-elle plus suggestive quand elle est isolée du texte sous la forme d’une épigraphe sous l’invocation de laquelle se déroule le nouveau poème ? Ou bien au contraire, son enchâssement, souvent sur le mode de l’implicite, participe-t-il d’une stratégie visant à rendre le texte hermétique tout en proposant une clé herméneutique à travers le recours à un intertexte susceptible de révéler le sens caché dans l’immanence de l’œuvre ?