Zeitschriftenartikel zum Thema „Cache codée“
Geben Sie eine Quelle nach APA, MLA, Chicago, Harvard und anderen Zitierweisen an
Machen Sie sich mit Top-50 Zeitschriftenartikel für die Forschung zum Thema "Cache codée" bekannt.
Neben jedem Werk im Literaturverzeichnis ist die Option "Zur Bibliographie hinzufügen" verfügbar. Nutzen Sie sie, wird Ihre bibliographische Angabe des gewählten Werkes nach der nötigen Zitierweise (APA, MLA, Harvard, Chicago, Vancouver usw.) automatisch gestaltet.
Sie können auch den vollen Text der wissenschaftlichen Publikation im PDF-Format herunterladen und eine Online-Annotation der Arbeit lesen, wenn die relevanten Parameter in den Metadaten verfügbar sind.
Sehen Sie die Zeitschriftenartikel für verschiedene Spezialgebieten durch und erstellen Sie Ihre Bibliographie auf korrekte Weise.
Ding, Wei, Yuanrui Zhang, Mahmut Kandemir und Seung Woo Son. „Compiler-Directed File Layout Optimization for Hierarchical Storage Systems“. Scientific Programming 21, Nr. 3-4 (2013): 65–78. http://dx.doi.org/10.1155/2013/167581.
Der volle Inhalt der QuelleCalciu, Irina, M. Talha Imran, Ivan Puddu, Sanidhya Kashyap, Hasan Al Maruf, Onur Mutlu und Aasheesh Kolli. „Using Local Cache Coherence for Disaggregated Memory Systems“. ACM SIGOPS Operating Systems Review 57, Nr. 1 (26.06.2023): 21–28. http://dx.doi.org/10.1145/3606557.3606561.
Der volle Inhalt der QuelleCharrier, Dominic E., Benjamin Hazelwood, Ekaterina Tutlyaeva, Michael Bader, Michael Dumbser, Andrey Kudryavtsev, Alexander Moskovsky und Tobias Weinzierl. „Studies on the energy and deep memory behaviour of a cache-oblivious, task-based hyperbolic PDE solver“. International Journal of High Performance Computing Applications 33, Nr. 5 (15.04.2019): 973–86. http://dx.doi.org/10.1177/1094342019842645.
Der volle Inhalt der QuelleMittal, Shaily, und Nitin. „Memory Map: A Multiprocessor Cache Simulator“. Journal of Electrical and Computer Engineering 2012 (2012): 1–12. http://dx.doi.org/10.1155/2012/365091.
Der volle Inhalt der QuelleMoon, S. M. „Increasing cache bandwidth using multiport caches for exploiting ILP in non-numerical code“. IEE Proceedings - Computers and Digital Techniques 144, Nr. 5 (1997): 295. http://dx.doi.org/10.1049/ip-cdt:19971283.
Der volle Inhalt der QuelleMa, Ruhui, Haibing Guan, Erzhou Zhu, Yongqiang Gao und Alei Liang. „Code cache management based on working set in dynamic binary translator“. Computer Science and Information Systems 8, Nr. 3 (2011): 653–71. http://dx.doi.org/10.2298/csis100327022m.
Der volle Inhalt der QuelleDas, Abhishek, und Nur A. Touba. „A Single Error Correcting Code with One-Step Group Partitioned Decoding Based on Shared Majority-Vote“. Electronics 9, Nr. 5 (26.04.2020): 709. http://dx.doi.org/10.3390/electronics9050709.
Der volle Inhalt der QuelleSimecek, Ivan, und Pavel Tvrdík. „A new code transformation technique for nested loops“. Computer Science and Information Systems 11, Nr. 4 (2014): 1381–416. http://dx.doi.org/10.2298/csis131126075s.
Der volle Inhalt der QuelleLuo, Ya Li. „Research of Adaptive Control Algorithm Based on the Cached Playing of Streaming Media“. Applied Mechanics and Materials 539 (Juli 2014): 502–6. http://dx.doi.org/10.4028/www.scientific.net/amm.539.502.
Der volle Inhalt der QuelleHeirman, Wim, Stijn Eyerman, Kristof Du Bois und Ibrahim Hur. „Automatic Sublining for Efficient Sparse Memory Accesses“. ACM Transactions on Architecture and Code Optimization 18, Nr. 3 (Juni 2021): 1–23. http://dx.doi.org/10.1145/3452141.
Der volle Inhalt der QuelleПуйденко, Вадим Олексійович, und Вячеслав Сергійович Харченко. „МІНІМІЗАЦІЯ ЛОГІЧНОЇ СХЕМИ ДЛЯ РЕАЛІЗАЦІЇ PSEUDO LRU ШЛЯХОМ МІЖТИПОВОГО ПЕРЕХОДУ У ТРИГЕРНИХ СТРУКТУРАХ“. RADIOELECTRONIC AND COMPUTER SYSTEMS, Nr. 2 (26.04.2020): 33–47. http://dx.doi.org/10.32620/reks.2020.2.03.
Der volle Inhalt der QuelleSasongko, Muhammad Aditya, Milind Chabbi, Mandana Bagheri Marzijarani und Didem Unat. „ReuseTracker : Fast Yet Accurate Multicore Reuse Distance Analyzer“. ACM Transactions on Architecture and Code Optimization 19, Nr. 1 (31.03.2022): 1–25. http://dx.doi.org/10.1145/3484199.
Der volle Inhalt der QuelleZhang, Kang, Fan Fu Zhou und Alei Liang. „DCC: A Replacement Strategy for DBT System Based on Working Sets“. Applied Mechanics and Materials 251 (Dezember 2012): 114–18. http://dx.doi.org/10.4028/www.scientific.net/amm.251.114.
Der volle Inhalt der QuelleDuangthong, Chatuporn, Pornchai Supnithi und Watid Phakphisut. „Two-Dimensional Error Correction Code for Spin-Transfer Torque Magnetic Random-Access Memory (STT-MRAM) Caches“. ECTI Transactions on Computer and Information Technology (ECTI-CIT) 16, Nr. 3 (18.06.2022): 237–46. http://dx.doi.org/10.37936/ecti-cit.2022163.246903.
Der volle Inhalt der QuelleGordon-Ross, Ann, Frank Vahid und Nikil Dutt. „Combining code reordering and cache configuration“. ACM Transactions on Embedded Computing Systems 11, Nr. 4 (Dezember 2012): 1–20. http://dx.doi.org/10.1145/2362336.2399177.
Der volle Inhalt der QuelleZhao, Yiqiang, Boning Shi, Qizhi Zhang, Yidong Yuan und Jiaji He. „Research on Cache Coherence Protocol Verification Method Based on Model Checking“. Electronics 12, Nr. 16 (11.08.2023): 3420. http://dx.doi.org/10.3390/electronics12163420.
Der volle Inhalt der QuelleDing, Chen, Dong Chen, Fangzhou Liu, Benjamin Reber und Wesley Smith. „CARL: Compiler Assigned Reference Leasing“. ACM Transactions on Architecture and Code Optimization 19, Nr. 1 (31.03.2022): 1–28. http://dx.doi.org/10.1145/3498730.
Der volle Inhalt der QuelleVishnekov, A. V., und E. M. Ivanova. „DYNAMIC CONTROL METHODS OF CACHE LINES REPLACEMENT POLICY“. Vestnik komp'iuternykh i informatsionnykh tekhnologii, Nr. 191 (Mai 2020): 49–56. http://dx.doi.org/10.14489/vkit.2020.05.pp.049-056.
Der volle Inhalt der QuelleVishnekov, A. V., und E. M. Ivanova. „DYNAMIC CONTROL METHODS OF CACHE LINES REPLACEMENT POLICY“. Vestnik komp'iuternykh i informatsionnykh tekhnologii, Nr. 191 (Mai 2020): 49–56. http://dx.doi.org/10.14489/vkit.2020.05.pp.049-056.
Der volle Inhalt der QuelleMa, Cong, Dinghao Wu, Gang Tan, Mahmut Taylan Kandemir und Danfeng Zhang. „Quantifying and Mitigating Cache Side Channel Leakage with Differential Set“. Proceedings of the ACM on Programming Languages 7, OOPSLA2 (16.10.2023): 1470–98. http://dx.doi.org/10.1145/3622850.
Der volle Inhalt der QuelleSahuquillo, Julio, Noel Tomas, Salvador Petit und Ana Pont. „Spim-Cache: A Pedagogical Tool for Teaching Cache Memories Through Code-Based Exercises“. IEEE Transactions on Education 50, Nr. 3 (August 2007): 244–50. http://dx.doi.org/10.1109/te.2007.900021.
Der volle Inhalt der QuelleLiu, Cong, Xinyu Xu, Zhenjiao Chen und Binghao Wang. „A Universal-Verification-Methodology-Based Testbench for the Coverage-Driven Functional Verification of an Instruction Cache Controller“. Electronics 12, Nr. 18 (09.09.2023): 3821. http://dx.doi.org/10.3390/electronics12183821.
Der volle Inhalt der QuelleMakhkamova, Ozoda, und Doohyun Kim. „A Conversation History-Based Q&A Cache Mechanism for Multi-Layered Chatbot Services“. Applied Sciences 11, Nr. 21 (25.10.2021): 9981. http://dx.doi.org/10.3390/app11219981.
Der volle Inhalt der QuelleLin, Bo, Shangwen Wang, Ming Wen und Xiaoguang Mao. „Context-Aware Code Change Embedding for Better Patch Correctness Assessment“. ACM Transactions on Software Engineering and Methodology 31, Nr. 3 (31.07.2022): 1–29. http://dx.doi.org/10.1145/3505247.
Der volle Inhalt der QuelleAnsari, Ali, Pejman Lotfi-Kamran und Hamid Sarbazi-Azad. „Code Layout Optimization for Near-Ideal Instruction Cache“. IEEE Computer Architecture Letters 18, Nr. 2 (01.07.2019): 124–27. http://dx.doi.org/10.1109/lca.2019.2924429.
Der volle Inhalt der QuelleTomiyama, Hiroyuki, und Hiroto Yasuura. „Code placement techniques for cache miss rate reduction“. ACM Transactions on Design Automation of Electronic Systems 2, Nr. 4 (Oktober 1997): 410–29. http://dx.doi.org/10.1145/268424.268469.
Der volle Inhalt der QuelleRyoo, Jihyun, Mahmut Taylan Kandemir und Mustafa Karakoy. „Memory Space Recycling“. Proceedings of the ACM on Measurement and Analysis of Computing Systems 6, Nr. 1 (24.02.2022): 1–24. http://dx.doi.org/10.1145/3508034.
Der volle Inhalt der QuelleBłaszyński, Piotr, und Włodzimierz Bielecki. „High-Performance Computation of the Number of Nested RNA Structures with 3D Parallel Tiled Code“. Eng 4, Nr. 1 (03.02.2023): 507–25. http://dx.doi.org/10.3390/eng4010030.
Der volle Inhalt der QuelleBielecki, Włodzimierz, Piotr Błaszyński und Marek Pałkowski. „3D Tiled Code Generation for Nussinov’s Algorithm“. Applied Sciences 12, Nr. 12 (09.06.2022): 5898. http://dx.doi.org/10.3390/app12125898.
Der volle Inhalt der QuelleMurugan, Dr. „Hybrid LRU Algorithm for Enterprise Data Hub using Serverless Architecture“. Turkish Journal of Computer and Mathematics Education (TURCOMAT) 12, Nr. 4 (11.04.2021): 441–49. http://dx.doi.org/10.17762/turcomat.v12i4.525.
Der volle Inhalt der QuelleSteenkiste, P. „The impact of code density on instruction cache performance“. ACM SIGARCH Computer Architecture News 17, Nr. 3 (Juni 1989): 252–59. http://dx.doi.org/10.1145/74926.74954.
Der volle Inhalt der QuelleMarathe, Jaydeep, und Frank Mueller. „Source-Code-Correlated Cache Coherence Characterization of OpenMP Benchmarks“. IEEE Transactions on Parallel and Distributed Systems 18, Nr. 6 (Juni 2007): 818–34. http://dx.doi.org/10.1109/tpds.2007.1058.
Der volle Inhalt der QuelleNaik Dessai, Sanket Suresh, und Varuna Eswer. „Embedded Software Testing to Determine BCM5354 Processor Performance“. International Journal of Software Engineering and Technologies (IJSET) 1, Nr. 3 (01.12.2016): 121. http://dx.doi.org/10.11591/ijset.v1i3.4577.
Der volle Inhalt der QuelleOktrifianto, Rahmat, Dani Adhipta und Warsun Najib. „Page Load Time Speed Increase on Disease Outbreak Investigation Information System Website“. IJITEE (International Journal of Information Technology and Electrical Engineering) 2, Nr. 4 (10.09.2019): 114. http://dx.doi.org/10.22146/ijitee.46599.
Der volle Inhalt der QuelleWang, Xiang, Zongmin Zhao, Dongdong Xu, Zhun Zhang, Qiang Hao, Mengchen Liu und Yu Si. „Two-Stage Checkpoint Based Security Monitoring and Fault Recovery Architecture for Embedded Processor“. Electronics 9, Nr. 7 (18.07.2020): 1165. http://dx.doi.org/10.3390/electronics9071165.
Der volle Inhalt der QuelleEswer, Varuna, und Sanket Suresh Naik Dessai. „Embedded Software Engineering Approach to Implement BCM5354 Processor Performance“. International Journal of Software Engineering and Technologies (IJSET) 1, Nr. 1 (01.04.2016): 41. http://dx.doi.org/10.11591/ijset.v1i1.4568.
Der volle Inhalt der QuelleWang, Weike, Xiang Wang, Pei Du, Yuntong Tian, Xiaobing Zhang, Qiang Hao, Zhun Zhang und Bin Xu. „Embedded System Confidentiality Protection by Cryptographic Engine Implemented with Composite Field Arithmetic“. MATEC Web of Conferences 210 (2018): 02047. http://dx.doi.org/10.1051/matecconf/201821002047.
Der volle Inhalt der QuelleBenini, L., A. Macii und A. Nannarelli. „Code compression architecture for cache energy minimisation in embedded systems“. IEE Proceedings - Computers and Digital Techniques 149, Nr. 4 (2002): 157. http://dx.doi.org/10.1049/ip-cdt:20020467.
Der volle Inhalt der QuelleChen, W. Y., P. P. Chang, T. M. Conte und W. W. Hwu. „The effect of code expanding optimizations on instruction cache design“. IEEE Transactions on Computers 42, Nr. 9 (1993): 1045–57. http://dx.doi.org/10.1109/12.241594.
Der volle Inhalt der QuelleFahringer, T., und A. Požgaj. „P3T+: A Performance Estimator for Distributed and Parallel Programs“. Scientific Programming 8, Nr. 2 (2000): 73–93. http://dx.doi.org/10.1155/2000/217384.
Der volle Inhalt der QuelleShin, Dong-Jin, und Jeong-Joon Kim. „Cache-Based Matrix Technology for Efficient Write and Recovery in Erasure Coding Distributed File Systems“. Symmetry 15, Nr. 4 (06.04.2023): 872. http://dx.doi.org/10.3390/sym15040872.
Der volle Inhalt der QuelleSieck, Florian, Zhiyuan Zhang, Sebastian Berndt, Chitchanok Chuengsatiansup, Thomas Eisenbarth und Yuval Yarom. „TeeJam: Sub-Cache-Line Leakages Strike Back“. IACR Transactions on Cryptographic Hardware and Embedded Systems 2024, Nr. 1 (04.12.2023): 457–500. http://dx.doi.org/10.46586/tches.v2024.i1.457-500.
Der volle Inhalt der QuelleCho, Won, und Joonho Kong. „Memory and Cache Contention Denial-of-Service Attack in Mobile Edge Devices“. Applied Sciences 11, Nr. 5 (08.03.2021): 2385. http://dx.doi.org/10.3390/app11052385.
Der volle Inhalt der QuelleSavage, John E., und Mohammad Zubair. „Evaluating Multicore Algorithms on the Unified Memory Model“. Scientific Programming 17, Nr. 4 (2009): 295–308. http://dx.doi.org/10.1155/2009/681708.
Der volle Inhalt der QuelleXu, Xiaoran, Keith Cooper, Jacob Brock, Yan Zhang und Handong Ye. „ShareJIT: JIT code cache sharing across processes and its practical implementation“. Proceedings of the ACM on Programming Languages 2, OOPSLA (24.10.2018): 1–23. http://dx.doi.org/10.1145/3276494.
Der volle Inhalt der QuelleBottcher, Axel. „A visualization environment for super scalar machines“. Facta universitatis - series: Electronics and Energetics 17, Nr. 2 (2004): 199–208. http://dx.doi.org/10.2298/fuee0402199b.
Der volle Inhalt der QuelleWang, Bei, Stephane Ethier, William Tang, Khaled Z. Ibrahim, Kamesh Madduri, Samuel Williams und Leonid Oliker. „Modern gyrokinetic particle-in-cell simulation of fusion plasmas on top supercomputers“. International Journal of High Performance Computing Applications 33, Nr. 1 (29.06.2017): 169–88. http://dx.doi.org/10.1177/1094342017712059.
Der volle Inhalt der QuelleIshitobi, Yuriko, Tohru Ishihara und Hiroto Yasuura. „Code and Data Placement for Embedded Processors with Scratchpad and Cache Memories“. Journal of Signal Processing Systems 60, Nr. 2 (05.11.2008): 211–24. http://dx.doi.org/10.1007/s11265-008-0306-3.
Der volle Inhalt der QuellePARUCHURI, PAVAN KUMAR, Satyanarayana CH, Ananda Rao A und Radica Raju P. „Design and Implementation of Task Reprocessing on Medium-large Multi-core Architecture“. Application and Theory of Computer Technology 2, Nr. 3 (27.04.2017): 25. http://dx.doi.org/10.22496/atct.v2i3.80.
Der volle Inhalt der QuelleMorse, Gregory. „Self-Spectre, Write-Execute and the Hidden State“. Tatra Mountains Mathematical Publications 73, Nr. 1 (01.08.2019): 131–44. http://dx.doi.org/10.2478/tmmp-2019-0010.
Der volle Inhalt der Quelle